GUÍA DE

ELECTRÓNICA DIGITAL

Jairo Plaza Castillo

c Universidad del Atlántico
Barranquilla, 2011
ii

GUÍA DE ELECTRÓNICA DIGITAL

JAIRO PLAZA CASTILLO
ISBN: 978-958-8123-77-6

UNIVERSIDAD DEL ATLÁNTICO

RECTORA
ANA SOFIA MESA DE CUERVO
VICERECTOR ADMINISTRATIVO Y FINANCIERO
FREDDY DÍAZ
VICERECTOR DE DOCENCIA
FERNANDO CABARCAS CHARRIS
VICERECTORA DE INVESTIGACIÓN, EXTENSIÓN Y PROYECCIÓN SOCIAL
RAFAELA VOS OBESO
DECANO FACULTAD DE CIENCIAS BÁSICAS
LUÍS CARLOS GUTIÉRREZ MORENO

SE HIZO UN TIRAJE DE 300 LIBROS

EL MATERIAL DE ESTA PUBLICACIÓN NO PUEDE SER REPRODUCIDO SIN LA
AUTORIZACIÓN DE LOS AUTORES Y EDITORES. LA RESPONSABILIDAD DEL
CONTENIDO DE ESTE TEXTO CORRESPONDE A SUS AUTORES.

IMPRESO Y HECHO EN COLOMBIA

c UNIVERSIDAD DEL ATLÁNTICO
BARRANQUILLA, 2010
 prefacio

La electrónica y especialmente la electrónica digital es una herramienta que debe ser

incorporada a nuestra vida diaria. Su implementación nos facilitará la ejecución de tareas coti-
dianas que por su frecuencia se hacen molestas. Pudiéramos pensar, erróneamente, que esta tarea
es compleja y requiere de mucha lectura y esfuerzo para llevarla a cabo, pero por el contrario,
incluso en un nivel básico, podemos hacer cosas útiles implementando elementos electrónicos
de fácil adquisición. Con esta premisa nos aventuramos a diseñar este material, con el cual no
se pretende formar ingenieros electrónicos, pues está diseñado para cursos de electrónica de
estudiantes de licenciaturas, ciencias puras e ingenierías como la mecánica e industrial.
Así pues, en este material encontraremos conceptos básicos, principios de funcionamiento
y ejemplos de la implementación de temas como compuertas lógicas, las funciones lógicas más
importantes, hasta llegar a los flip-flops. En cada caso se hace referencia a los circuitos integrados
que implementan estos elementos. Es necesario que el usuario de esta guía complemente la
información con los datos técnicos de cada dispositivo, información que provee el fabricante y a
la cual se accede fácilmente por internet.

iii
iv
 Contenido

Prefacio IV

Contenido VI

1. Sistemas Electrónicos 1
1.1. Sistemas electrónicos análogos: . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1
1.2. Sistemas electrónicos digitales: . . . . . . . . . . . . . . . . . . . . . . . . . . . . 2

2. Sistemas numéricos 5
2.1. Números octales y hexadecimales: . . . . . . . . . . . . . . . . . . . . . . . . . . . 6
2.2. Códigos binarios: . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 6
2.3. Lógica binaria: . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 7
2.4. Compuertas lógicas: . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 8
2.5. Circuitos integrados digitales: . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 9

3. Álgebra Booleana 11
3.1. Álgebra booleana de dos valores: . . . . . . . . . . . . . . . . . . . . . . . . . . . 12
3.2. Principio de dualidad: . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 12
3.3. Teoremas básicos: . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 12
3.4. Funciones booleanas: . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 13
3.5. Simplificación algebraica: . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 14

4. Construcción y simplificación de funciones Booleanas 17

4.1. Codificación binaria: . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 17
4.2. Decodificación: . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 20
4.3. Simplificación de la funciones booleanas mediante el método de mapas: . . . . . . 22
4.4. Condiciones “no importa”: . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 24

5. Diseño de circuitos combinacionales 27

5.1. Diseño con redes modulares: . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 27
5.2. Sumadores: . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 28
5.3. Comparadores: . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 30

v
vi CONTENIDO

5.4. Multiplexores: . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 31
5.5. Demultiplexores: . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 32

6. Sistemas secuenciales 37
6.1. Flip-flops: . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 38
6.2. Flip-flops con reloj: . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 39
6.3. Flip-flop RS: . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 40
6.4. Flip-flop JK: . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 42
6.5. Flip-flop T: . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 43
6.6. Flip-flop D: . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 44
6.7. Análisis de circuitos secuenciales temporizados: . . . . . . . . . . . . . . . . . . . 45
6.8. Secuenciador de 3 bits: . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 46
6.9. Circuito para los motores de paso: . . . . . . . . . . . . . . . . . . . . . . . . . . 48

7. Anexos 51
7.1. Familias lógicas . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 51
7.2. Circuitos integrados de uso común: . . . . . . . . . . . . . . . . . . . . . . . . . . 51
7.3. Distribución de los pines de algunos circuitos integrados: . . . . . . . . . . . . . . 53
7.4. Distribución de los pines de algunos visualizadores: . . . . . . . . . . . . . . . . . 53
 1
Sistemas Electrónicos

Las señales eléctricas obtenidas de los elementos eléctricos y electrónicos son procesadas
por los sistemas a los que se les denomina sistemas electrónicos. Ellos reciben una o varias señales
eléctricas de entrada y entregan una o varias señales de salida, cuya magnitud depende de las
entradas. En la figura 1.1 se representa un sistema electrónico con dos señales de entrada (Vin1
y Vin2 ) y la señal de respuesta o salida (Vo ).

Figura 1.1: Diagrama que representa un sistema electrónico con dos entradas y
una salida. La descripción del sistema da la información de su comportamiento
eléctrico, es decir, define la función Vo = f (Vin1 , Vin2 ).

Los sistemas electrónicos se dividen en dos grupos, acordes con los tipos de señales que
procesan:

1.1. Sistemas electrónicos análogos:

Se caracterizan por recibir señales que varían en forma continua, dentro de rangos de-
finidos. Igualmente las salidas también son análogas. Por ejemplo, un amplificador operacional
implementado como sumador recibe dos señales de entrada Vin1 y Vin2 , en donde el voltaje de
salida es una función de estas dos variables V0 = kVin1 + lVin2 , donde k y l son constantes.
Observe en la figura 1.2 la respuesta obtenida al procesar las dos señales de entrada.

1
 CAPÍTULO 1. SISTEMAS ELECTRÓNICOS

Figura 1.2: Respuesta de un amplificador operacional implementado como su-

mador. La señal a la salida del amplificador es la suma de las dos señales de
entrada: Vo = Vin1 + Vin2 .

Puesto que la mayoría de variables físicas presentan cambios continuos dentro de rangos
específicos, los equipos análogos tienen gran implementación como medidores de dichas variables,
para lo cual se recurre a elementos sensores que traducen la magnitud a medir en una señal
eléctrica y esta se procesa mediante elementos electrónicos análogos.

Ejercicio 1: Implementar un sumador empleando un amplificador operacional. Para obte-

ner la entrada Vin1 emplee un potenciómetro y para obtener Vin2 recurra a un divisor de voltaje.
Varíe el potenciómetro y observe el cambio a la salida del amplificador operacional. Haga los
cálculos correspondientes para mostrar los que dice la teoría.

1.2. Sistemas electrónicos digitales:

Son aquellos que procesan señales con valores discretos. Tanto las entradas como las
salidas toman valores definidos. Así, una compuerta lógica recibirá y entregará voltajes bajos o
altos cuyos niveles dependerán del tipo de tecnología de fabricación. El voltaje de salida es una
función de los voltajes de entrada. Un ejemplo de estos sistemas se encuentra en la compuerta
XOR representada en la figura 1.3.
El gran desarrollo alcanzado por los sistemas electrónicos digitales se debe a la analogía
existente entre los niveles de voltaje y las representaciones numéricas de las cantidades en los sis-
temas numéricos. Por ello, se hace corresponder la base del sistema numérico con el número de ni-
veles existentes. Así, por ejemplo, si una señal tiene 8 niveles diferentes (0, V0 , 2V0 , 3V0 , ... 7V0 ),
con ella se implementa un sistema numérico octal. En electrónica las señales más implementadas

2
1.2. SISTEMAS ELECTRÓNICOS DIGITALES:

Figura 1.3: Respuesta del dispositivo electrónico digital que implementa la fun-
ción lógica XOR. Observe los cambios de estado en la respuesta, en los tiempos
t1, t2 y t3, de tal forma que se satisface la función Vo = Vin1 XOR Vin2 .

son las digitales binarias, con dos posibles valores, 0 y V0 (expresados como 0 y 1, ó bajo y alto).
Por su gran similitud con los sistemas lógicos matemáticos, a estos sistemas se les denomina
sistemas lógicos digitales o binarios.

Actualmente existe la tendencia a hacer digitales los equipos análogos, esto debido a las
múltiples ventajas que éstos poseen, entre otras se pueden mencionar la facilidad de almacena-
miento, transmisión y reproducción de la información sin deterioro o pérdida en la fidelidad de
la señal.

Los voltajes en los circuitos digitales tienen solamente dos valores permitidos (alto y bajo)
y en la práctica son dos franjas de voltajes que contienen a dichos valores, estas franjas están
separadas por una región de voltajes que no garantizan un buen comportamiento del circuito.
Los fabricantes de circuitos integrados digitales definen sus franjas de trabajo para el estado alto
y bajo respectivamente. Ver figura 1.4.

Figura 1.4: Valores digitales. Los valores de voltaje definidos como “alto” y
“bajo” están dentro de rangos de valores de voltajes aceptados para cada nivel.

3
 CAPÍTULO 1. SISTEMAS ELECTRÓNICOS

Ejercicio 2: Alimente apropiadamente el integrado 74LS04 (circuito integrado con 6

compuertas NOT) y conecte en la entrada de la primera compuerta un potenciómetro cuyos
extremos están conectados a 5 voltios y cero voltios respectivamente. Variando el potenciómetro
y observando la respuesta de la compuerta, determine las franjas de valores definidos para esta
tecnología.

4
 2
Sistemas numéricos

En la vida cotidiana, la representación más usual de las cantidades se hace empleando

el sistema decimal, pues en este sistema numérico se han definido 10 símbolos, 0, 1, 2,. . . 8 y
9, y cualquier cantidad se representa con un número resultante de la combinación de ellos. Los
sistemas electrónicos binarios efectúan la toma de información, procesamiento y el respectivo
almacenamiento con señales de dos dígitos o bits. Para nuestro entendimiento, el resultado debe
reportarse en el sistema numérico decimal.
Un número decimal como el 472 equivaldría a la representación numérica 4 × 102 + 7 ×
101 + 2 × 100 , en la que cada columna cambia su valor en un factor de 10 (su base), siendo los
valores de la columna de la izquierda 10 veces mayores que los de su predesesora, la columna
de la derecha. Igualmente en un sistema diferente, una cantidad representada como 21034 , el
subíndice indica que su base es cuatro y tendra 4 símbolos diferentes: 0, 1, 2 y 3. Esta cantidad
representada en el sistema decimal corresponde al número 2 × 43 + 1 × 42 + 0 × 41 + 3 × 40 = 147.
De esta manera se puede calcular en un número de cualquier base, el equivalente en
decimal. El proceso inverso requiere de divisiones sucesivas del número en decimal por la base
del otro sistema. Así, el decimal 151 escrito en el sistema base 4 será:

151 ÷ 4 = 37 −→ Residuo =
3
37 ÷ 4 = 9 −→ Residuo =
1
9 ÷ 4 =
2 −→ Residuo =
1

El número resultante es el 21134 .

5
 CAPÍTULO 2. SISTEMAS NUMÉRICOS

Ejercicio 3: Complete la tabla siguiente. Calcule las equivalencias de las cantidades dadas
en los demás sistemas numéricos.

SISTEMAS NUMÉRICOS
DECIMAL HEXADECIMAL OCTAL BINARIO
291
A5
376
110100111

2.1. Números octales y hexadecimales:

Las conversiones entre números binarios, octales y hexadecimales es muy usual en el

manejo de las computadoras, sus bases 2, 8 y 16 se pueden expresar como potencias: 20 , 23 y 24 .
Cada dígito octal corresponde a 3 dígitos binarios y cada dígito hexadecimal corresponde a
4 dígitos binarios. Un binario se puede expresar fácilmente en octal organizando grupos de 3
dígitos, a partir del punto decimal, es decir, desde el dígito menos significativo) y reemplazando
el valor de cada grupo de binarios por su equivalente en octal. Es así como el número 1277
expresado en binario es 10 011 111 101 y su equivalente en octal se obtiene agrupando:

BINARIO 10 011 111 101

OCTAL 2 3 7 5

El resultado es el número 23758 . Con grupos de 4 binarios, se obtiene el hexadecimal

equivalente 4F D16 .

Ejercicio 4: Exprese en binario puro y en octal los hexadecimales 8A, FF y B9C.

2.2. Códigos binarios:

Un grupo de n elementos binarios distintos (n bits) es posible ordenarlos en 2n formas

diferentes. Para representar las cantidades 0 y 1 se requiere de un bit (21 = 2), con 3 bits re-
presentaríamos 8 cantidades 000, 001, 010, 011, 100, 101, 110 y 111, equivalentes a los valores
0, 1, 2, 3, 4, 5, 6 y 7 respectivamente. Para representar los primeros 10 números decimales se

6
2.3. LÓGICA BINARIA:

requieren como mínimo 4 bits. Puesto que es posible ordenar en formas diferentes las 2n com-
binaciones, existen varios códigos binarios con los cuales se pueden representar las cantidades,
como el BCD (del inglés “binary coded decimal”), el código gray, exceso-3, etc. Estos códigos,
y sus equivalencias se visualizan en la siguiente tabla:

Decimal Binario puro BCD Gray Exceso-3

0 0000 0000 0000 0011
1 0001 0001 0001 0100
2 0010 0010 0011 0101
3 0011 0011 0010 0110
4 0100 0100 0110 0111
5 0101 0101 0111 1000
6 0110 0110 0101 1001
7 0111 0111 0100 1010
8 1000 1000 1100 1011
9 1001 1001 1101 1100
10 1010 1 0000 1111 1101
11 1011 1 0001 1110 1110

Ejercicio 5: Exprese en binario puro y BCD los números decimales 32 y 250. Cuántos
dígitos se requieren en cada codificación para representar estos valores?

2.3. Lógica binaria:

Trata con variables que toman solamente dos posibles valores: falso y verdadero, bajo y
alto ó 0 y 1. Una señal eléctrica en un circuito lógico toma solamente dos valores de voltaje,
0 y 5 voltios (para la tecnología TTL) y se representan como 0 y 1 respectivamente. La lógica
binaria consta de variables y operaciones lógicas. Hay tres operaciones lógicas básicas: AND,
OR y NOT.

AND (y): Esta operación se representa mediante un punto (·) o por la ausencia del operador
y el resultado es 1 solamente cuando las variables de entrada son 1.

7
 CAPÍTULO 2. SISTEMAS NUMÉRICOS

O (o): Se representa mediante un signo de suma (+) y es igual a 0 solamente cuando

ambas entradas son 0.

NOT (no): Está representada por una barra sobre la variable o por una comilla ( ¯ o ´ ).
El resultado es 0 si la entrada es 1 o 1 si la entrada es 0.

AND OR NOT
X Y X·Y X Y X+Y X X̄
0 0 0 0 0 0 0 1
0 1 0 0 1 1 1 0
1 0 0 1 0 1
1 1 1 1 1 1

2.4. Compuertas lógicas:

Los circuitos electrónicos digitales conocidos como circuitos lógicos operan con señales
binarias. Cada señal representa una variable y su respuesta igualmente es una señal binaria.
El diseño de las compuertas es tal que se permiten rangos de trabajo para los dos niveles. Por
ejemplo, en los circuitos integrados de tecnología TTL, la lógica 0 está definida entre −0, 5 y 0, 5
voltios y la lógica 1 está entre 2,5 y 5,0 voltios. Los circuitos lógicos que realizan las operaciones
de AND, OR y NOT son bloques de circuitos electrónicos conformados por transistores, dio-
dos, resistencias y capacitores que satisfacen los requisitos de la lógica. Los símbolos de cada
compuerta se representan a continuación:

Figura 2.1: Diagrama de las compuertas básicas. Las compuertas AND y OR

representan circuitos electrónicos de dos entradas y una salida, el negador es una
función de una sola entrada y una salida.

Ejercicio 6: Represente con compuertas lógicas la función Z = A · (B + C̄)

8
2.5. CIRCUITOS INTEGRADOS DIGITALES:

2.5. Circuitos integrados digitales:

Un circuito integrado es un pequeño cristal semiconductor de silicio que contiene un

gran número de componentes electrónicos conectados para conformar un circuito electrónico.
Este circuito se empaqueta en un material plástico al que se le adicionan las clavijas externas
(pines) con las que se tendrá acceso al circuito integrado. Comúnmente, aunque hay otros, los
circuitos integrados se fabrican en el paquete plano y el paquete dual en línea (DIP). Este
último es el de mayor uso por su fácil conexión en los tableros de experimentación, por ejemplo,
cuatro compuertas AND están dentro de un DIP de 14 pines de 20x8x3 mm. Su identificación
se hace mediante un número que el fabricante escribe en la parte superior y que documenta
en catálogos. Algunos de los integrados que contienen las compuertas AND, OR y NOT son el
7408, 7432 y 7404 respectivamente. En la figura 2.2 se detalla la configuración interna de estos
circuitos integrados.

Figura 2.2: Diagrama de la configuración interna de los circuitos integrados de

las compuertas AND, OR y NOT. Las Figuras fueron tomadas de las hojas de da-
tos que proveen los fabricantes: ON Semiconductor, FAIRCHILD Semiconductor
y ON Semiconductor respectivamente.

La mayoría de los integrados agrupan una gran cantidad de compuertas conectadas de

tal forma que satisfacen una función en particular, como lo es el 7486, el cual contiene 4 com-
puertas XOR. Cada una de ellas se podría obtener combinando 2 compuertas AND, una OR y
2 negadores, implementando la función X ⊕ Y = X · Ȳ + X̄ · Y . Esta función y su circuito se
muestran en la figuras 2.3 y 2.4.

Ejercicio 7: Implemente el circuito de la figura 2.4.

9
 CAPÍTULO 2. SISTEMAS NUMÉRICOS

Figura 2.3: Diagrama del la implementación del la función XOR. El circuito

integrado 7486 agrupa todas estas funciones y provee de 4 compuertas XOR
dispuestas como las AND en el 7408.

Figura 2.4: Implementación con compuertas de la función lógica XOR. El estado

de la señales de entrada X y Y se observa en los LEDs L1 y L2, la respuesta se
visualiza en L3.

10
 3
Álgebra Booleana

Se dio el nombre de álgebra booleana en homenaje al matemático inglés George Boole,

quien en 1854 publicó el libro con los resultados del trabajo de investigación en el que su propósito
era el de realizar un análisis matemático de la lógica.
En el álgebra booleana se definen un conjunto de elementos que tienen una propiedad
común y dos operadores binarios + y ·. que asignan a cada par de elementos del conjunto un
elemento único del conjunto y que satisfacen los siguientes postulados:

Cierre con respecto al operador +.

Cierre con respecto al operador ·.

Un elemento identidad con respecto a +, designado por 0, tal que X+0 = 0+X = X.

Un elemento identidad con respecto a ·, designado por 1, tal que X·1 = 1·X = X.

Conmutativo con respecto a +, X+Y = Y +X.

Conmutativo con respecto a ·, X·Y = Y ·X.

· es distributivo sobre +, X·(Y +Z) = (X·Y )+(X·Z).

+ es distributivo sobre ·, X+(Y ·Z) = (X+Y )·(X+Z).

Para cada elemento X ∈ B, existe un elemento X̄ ∈B (denominado complemento) tal que

X+X̄ = 1 y X·X̄ = 0.

Existen cuando menos dos elementos X, Y ∈ B tales que X6=Y.

11
 CAPÍTULO 3. ÁLGEBRA BOOLEANA

En electrónica tiene interés el álgebra de dos valores por su aplicabilidad en los circuitos
lógicos.

3.1. Álgebra booleana de dos valores:

Se define un conjunto de elementos, B = {0, 1}, con las reglas para dos operadores
binarios + y ·, como se muestra en la tabla siguiente:

X Y X·Y X Y X+Y X X̄
0 0 0 0 0 0 0 1
0 1 0 0 1 1 1 0
1 0 0 1 0 1
1 1 1 1 1 1

Que corresponden a las operaciones lógicas AND, OR y NOT respectivamente y que

están asociados a los símbolos de la figura 2.1.

Ejercicio 8: Compare esta tabla con la tabla de la sección 2.3

Demostrando que se satisfacen los postulados anteriores, se define de una manera mate-
máticamente formal el álgebra booleana para dos valores y se muestra que es equivalente a la
lógica binaria.

3.2. Principio de dualidad:

Se observa que toda expresión algebraica deducida de los postulados del álgebra booleana
sigue siendo válida al intercambiar los operadores y los elementos identidad.

3.3. Teoremas básicos:

En el listado siguiente se especifican los teoremas y postulados más empleados en el

álgebra booleana de dos valores:

12
3.4. FUNCIONES BOOLEANAS:

POSTULADOS Y TEOREMAS DEL ÁLGEBRA BOOLEANA

Identidad X+0 = X X·1 = X
Complemento X+X̄ = 1 X·X̄ = 0
X+X = X X·X = X
X+1 = 1 X·0 = 0
Involución (X̄) = X
Conmutatividad X+Y = Y +X X·Y = Y ·X
Asociatividad X+(Y +Z) = (X+Y )+Z X·(Y ·Z) = (X·Y )·Z
Distributividad X·(Y +Z) = (X·Y )+(X·Z) X+(Y ·Z) = (X+Y )·(X+Z)
De Morgan (X+Y ) = X̄·Ȳ (X·Y ) = X̄+Ȳ
Absorción X+(X·Y ) = X X·(X+Y ) = X

Al comparar las columnas 2 y 3 de la tabla, en cada uno de los postulados y teoremas, se

corrobora el principio de dualidad, no es si no reemplazar un operador por el otro y el elemento
identidad cuando éste esté presente.

Ejercicio 9: Empleando compuertas, demuestre el cumplimiento de los postulados y

teoremas del álgebra booleana.

3.4. Funciones booleanas:

Son funciones resultantes de las combinaciones de los operandos AND ( · ), OR ( + ) y

NOT ( ¯ ), actuando sobre variables binarias. Una función le asocia a cada combinación de las
variables un solo valor (0 ó 1 en el caso de variables booleanas de dos valores). Si la función
opera sobre n variables, habrá 2n posibles combinaciones y a cada una se le asignará un valor.
Estas se representan en una tabla de verdad. Por ejemplo, la función expresada algebraicamente
A = (X·Ȳ )+(Y ·Z) asigna un resultado a cada una de las 8 combinaciones resultantes, tal como
se representa en la siguiente tabla de verdad:

13
 CAPÍTULO 3. ÁLGEBRA BOOLEANA

X Y Z X·Ȳ Y ·Z A
0 0 0 0 0 0
0 0 1 0 0 0
0 1 0 0 0 0
0 1 1 0 1 1
1 0 0 1 0 1
1 0 1 1 0 1
1 1 0 0 0 0
1 1 1 0 1 1

Y la implementación con compuertas se muestra en la figura 3.1:

Figura 3.1: Implementación de una función lógica con compuertas. A es una

función de X, Y y Z, así: A = (X · Ȳ ) + (Y · Z).

Ejercicio 10: Haga la tabla de verdad y represente con su respectivo diagrama de com-
puertas la función A = (X + Y ) · (Z + X) · Z̄

3.5. Simplificación algebraica:

Aplicando teoremas y postulados a una función, se obtienen expresiones equivalentes más

sencillas facilitándose su implementación. Por ejemplo, dada la función:

Z = [(X̄·Ȳ )+X]+(X·Y )

14
3.5. SIMPLIFICACIÓN ALGEBRAICA:

es posible obtener una expresión más simple aplicando:

De Morgan e involución Z = [(X+Y )+X]+(X·Y )

Distributividad de + sobre · Z = {[(X+Y )+X]+X}·{[(X+Y )+X]+Y }
Asociatividad y conmutatividad Z = {[(X+X)+X]+Y }·{(X+Y )+(X+Y )}
M+M=M Z = (X+Y )·(X+Y )
M ·M = M Z = X+Y

Existen algunas combinaciones de los operandos AND, OR y NOT cuyos resultados son
funciones de uso común. Las más empleadas son NAND, NOR, OR excluyente y NOR excluyente.
Estas funciones están implementadas en los IC 7400, 7402, 7486 y 74LS266 respectivamente.

NOMBRE FUNCIÓN SÍMBOLO

NAND (X·Y ) X↑Y
NOR (X+Y ) X↓Y
OR excluyente X·Ȳ +X̄·Y X ⊕Y
NOR excluyente X·Y +X̄·Ȳ X ⊗Y

El símbolo empleado en cada compuerta se muestra en la figura 3.2:

Figura 3.2: Implementación de funciones lógicas de uso común, basadas en las

compuertas básicas: NAND, NOR, XOR y XNOR.

Ejercicio 11: Haga la tabla de verdad de la función A = X + [(Y + Z̄) · (X̄ + Z̄)].

15
 CAPÍTULO 3. ÁLGEBRA BOOLEANA

Ejercicio 12: Simplifique la función anterior, haga la tabla de verdad de esta nueva
función y compare.

Ejercicio 13: Represente con compuertas las funciones anteriores.

Ejercicio 14: Simplifique la función A = (X · Y · Z) · [X + (Z · X) + X̄] y represéntela

con compuertas lógicas.

Ejercicio 15: Haga los cambios necesarios para implementar la función anterior empleando
solamente negadores y compuertas OR.

16
 4
Construcción y simplificación de funciones Booleanas

Las funciones del álgebra booleana de dos valores se construyen a partir de actividades
y operaciones lógicas que definen el estado de una variable. Por ejemplo, si se quiere asignar un
código a un grupo de elementos debemos saber cuántos elementos se deben codificar, cuántos
elementos de salida se requieren y las operaciones lógicas que ayudan a definir el código de cada
elemento.

4.1. Codificación binaria:

Para asignar un código binario a un grupo de m elementos (m entradas), se requiere de n

dígitos (n salidas), tales que m = 2n puesto que se obtienen hasta 2n posibles combinaciones. Por
ejemplo, para codificar los elementos p, q, r y s (m = 4), se requieren 2 dígitos A y B (4 = 22 ).
Una combinación apropiada de las variables de salida A y B, para codificar las variables de
entrada p, q, r y s es la siguiente:

ENTRADAS SALIDAS
p q r s B A
1 0 0 0 0 0
0 1 0 0 0 1
0 0 1 0 1 0
0 0 0 1 1 1

Las variables de salida A y B son funciones de las variables de entrada p, q, r y s. Observe

que A es 1 (verdadera) solamente cuando q es 1 y las demás son cero, ó cuando s es 1 y p, q, r

17
 CAPÍTULO 4. CONSTRUCCIÓN Y SIMPLIFICACIÓN DE FUNCIONES BOOLEANAS

son 0. La función que describe a A es:

A = (p̄·q·r̄·s̄) + (p̄·q̄·r̄·s)

Y aplicando un poco de álgebra se llega a una expresión más simple:

A = [p+r+(q·s)]

De idéntica manera obtenemos una expresión para B

B = [p+q+(r·s)]

En este ejemplo es necesario resaltar que por ser A y B funciones de 4 variables (p, q,
r y s), una completa definición de la función requiere de las 16 posibles combinaciones, por lo
tanto, en el ejemplo existen 8 combinaciones que no se han tenido en cuenta, pues se considera
que nunca se presentarán.

Ejercicio 16: Identifique las 8 combinaciones faltantes en el ejemplo anterior y evalúe el

resultado de A y B en caso de que estas se presenten.

Para codificar los símbolos del sistema decimal se requieren como mínimo 4 bits. La
codificación más utilizada es la del BCD (sigla del inglés Binary Coded Decimal que significa
Decimal Codificado en Binario). Si se quiere codificar un número mayor que 9 y menor que 99
se deben emplear 8 bits, cuatro por cada dígito, así:

9310 = 1001 00112

Los códigos alfanuméricos (letras, números, símbolos ortográficos, caracteres de control,

etc.) se han codificado con el código ASCII (American Standard Code for Information Interchan-
ge), que implementa 7 bits y 8 bits el ASCII extendido. Así pues, los teclados de las calculadoras
y computadores utilizan entre sus componentes diversos codificadores como el 74C922, codifica-
dor de 16 teclas y el 74147 que codifica 10 líneas a 4 y emplea el código BCD como se muestra
en la siguiente tabla:

18
4.1. CODIFICACIÓN BINARIA:

ENTRADAS SALIDAS
I1 I2 I3 I4 I5 I6 I7 I8 I9 OD OC OB OA
H H H H H H H H H H H H H
X X X X X X X X L L H H L
X X X X X X X L H L H H H
X X X X X X L H H H L L L
X X X X X L H H H H L L H
X X X X L H H H H H L H L
X X X L H H H H H H L H H
X X L H H H H H H H H L L
X L H H H H H H H H H L H
L H H H H H H H H H H H L

Figura 4.1: El IC 74147 es un codificador de 10 líneas y emplea el BCD como

código de salida. Este IC es de lógica negativa, es decir, se decodifica la entrada
más alta que esté en bajo (I9 > I8 > ... > I1 ) y la respuesta se representa en
OD OC OB OA , también con lógica negativa.

Ejercicio 17: Sabiendo que los códigos ASCII y ASCII extendido emplean 7 y 8 bits
respectivamente, hasta cuantos símbolos pueden representar en cada caso?

19
 CAPÍTULO 4. CONSTRUCCIÓN Y SIMPLIFICACIÓN DE FUNCIONES BOOLEANAS

4.2. Decodificación:

Conjunto de operaciones que especifica a qué elemento corresponde un determinado có-

digo. Un código de n bits permite decodificar hasta 2n elementos (n entradas y 2n salidas).
Un circuito integrado muy empleado en los secuenciadores es el 74LS139, decodificador dual
(dos decodificadores implementados en un IC) de 2 líneas a 4. Su tabla de verdad se muestra
a continuación, observe en ella que las entradas trabajan con lógica positiva, mientras que las
salidas con lógica negativa.

ENTRADAS SALIDAS
Enabled Selector
G B A Y0 Y1 Y2 Y3
L X X H H H H
H L L L H H H
H L H H L H H
H H L H H L H
H H H H H H L

Figura 4.2: IC decodificador dual de 2 líneas a 4, cada decodificador consta de

un pin que lo habilita (G), dos selectores (A, B) y cuatro salidas (Y0 , Y1 , Y2 y
Y3 ). Con este integrado se implementan los secuenciadores.

Ejercicio 18: Se quiere implementar un secuenciador de 8 elementos y se cuenta con un

74LS139, que elementos se deben adicionar al circuito? Haga el respectivo gráfico de la imple-

20
4.2. DECODIFICACIÓN:

mentación.

Si se quiere representar un número hexadecimal de un dígito (binario de 4 dígitos) en

un visualizador (display) de 7 segmentos (como el de la figura 4.3, en la que se detallan los
segmentos a, b, c, d, e, f y g), construimos funciones que seleccionen cada segmento solamente
en los respectivos códigos. Así, el segmento horizontal superior (segmento a) se pone en alto con
los códigos 0, 2, 3, 5, 6, 7, 8, 9, A, C, E y F como se especifica en la siguiente tabla de verdad:

Hexadecimal Código binario Segmentos

D C B A a b c d e f g
0 0 0 0 0 1
1 0 0 0 1 0
2 0 0 1 0 1
3 0 0 1 1 1
4 0 1 0 0 0
5 0 1 0 1 1
6 0 1 1 0 1
7 0 1 1 1 1
8 1 0 0 0 1
9 1 0 0 1 1
A 1 0 1 0 1
b 1 0 1 1 0
C 1 1 0 0 1
d 1 1 0 1 0
E 1 1 1 0 1
F 1 1 1 1 1

Existen 12 posibles combinaciones para las cuales el segmento a debe activarse y se

especifican en la función (en adelante, en la operación AND se omitirá el símbolo · ):

a = ĀB̄ C̄ D̄+ĀB C̄ D̄+AB C̄ D̄+AB̄C D̄+ĀBC D̄+ABC D̄

+ĀB̄ C̄D+AB̄ C̄D+ĀB C̄D+ĀB̄CD+ĀBCD+ABCD

21
 CAPÍTULO 4. CONSTRUCCIÓN Y SIMPLIFICACIÓN DE FUNCIONES BOOLEANAS

Figura 4.3: Display de 7 segmentos. Cada segmento (diodo LED) se activa

por separado, de tal forma que se pueden representar los símbolos del sistema
decimal. Se encuentran en rojo, verde, etc., algunos incluyen el punto decimal y
se fabrican en dos presentaciones: ánodo común y cátodo común [5].

Y después de la simplificación algebraica

a = ĀC̄ D̄+D̄[A(B ⊕ C)+ĀBC]+D[(B ⊕ C)+Ā(B ⊕ C)]

Ejercicio 19: Complete las columnas de los segmentos b, c, d, e, f y g y obtenga las

funciones que controlan su encendido en el display de 7 segmentos.

Las funciones que definen todos los segmentos del visualizador se implementan en circui-
tos integrados como el ECG8370, conocido como decodificador de hexadecimal a 7 segmentos. El
IC 7447 es un decodificador de BCD a 7 segmentos. Este último se caracteriza por tener salidas
de colector abierto.

4.3. Simplificación de la funciones booleanas mediante el método de ma-

pas:

Al simplificar las funciones booleanas algebraicamente, es posible encontrar diferentes

expresiones para la misma función dada la gran variedad en los pasos sucesivos de la manipu-
lación algebraica. El método propuesto por E. W. Veitch en 1952, conocido como “diagrama
de Veitch” o “mapa de Karnaugh”, consiste en un rectángulo dividido en recuadros donde cada

22
4.3. SIMPLIFICACIÓN DE LA FUNCIONES BOOLEANAS MEDIANTE EL MÉTODO DE
MAPAS:

Figura 4.4: Decodificador del display de 7 segmentos. Sus salidas están en ca-
pacidad de drenar de 20 a 30 mA, esto para encender los LEDs del display. Sus
entradas trabajan con lógica positiva mientras que las salidas con lógica negativa,
en este caso se sugiere su conexión a un display de 7 segmentos de ánodo común.

recuadro representa una de las posibles combinaciones de las variables, operadas por una AND,
cada uno de estos términos se denomina mintérmino o producto estándar. El rectángulo tendrá
en total 2n mintérminos, para n variables. El gráfico facilita la visualización de las condiciones
semejantes en los grupos de mintérminos, permitiendo hallar la expresión más sencilla.
Un “diagrama de Veitch” para dos variables contendrá 4 recuadros así:

B B̄
A
Ā

Observe que los mintérminos correspondientes a la primera columna cumplen la condición

B y los de la segunda, la condición B̄, así mismo, los mintérminos de la primera fila cumplen la
condición A, y Ā los de la segunda.
Sea la función f (A, B) = AB+AB̄+ĀB̄. La representación de los mintérminos es la
siguiente:

B B̄
A 1 1
Ā 1

23
 CAPÍTULO 4. CONSTRUCCIÓN Y SIMPLIFICACIÓN DE FUNCIONES BOOLEANAS

Los dos primeros términos de la función están en la primera fila, por lo tanto ambos
cumplen la condición A (por simplificación algebraica se demuestra que AB+AB̄ = A). Dos
términos consecutivos en una fila simplifican una de las variables localizadas en las columnas.
El segundo y tercer término de la función se ubican en la segunda columna, por lo tanto
ambos cumplen la condición B̄ (se cumple que AB̄+ĀB̄ = B̄). Dos términos consecutivos en
una columna simplifican una de las variables localizadas en las filas.
Agrupar 2n recuadros consecutivos (por filas, columnas o en rectángulos) simplifica n
variables.
En la decodificación de códigos binarios en un “display” de 7 segmentos obtuvimos una
función para el segmento a, los 12 mintérminos resultantes los llevamos a un diagrama de Veitch
y formamos 6 grupos para simplificar la función, una columna de 4 y otra de dos, una fila de 4
y otra de dos y dos recuadros de 4, así:

B B B̄ B̄
A 1 1 C̄
A 1 1 1 C
Ā 1 1 1 C
Ā 1 1 1 1 C̄
D̄ D D D̄

En el orden descrito, se obtiene la función con los siguientes términos:

a = B D̄+B̄ C̄D+ĀC̄+AC D̄+BC+ĀD

Ejercicio 20: Empleando los mapas de Karnaugh simplifique las funciones descritas para
los segmentos b, c, d, e, f y g.

4.4. Condiciones “no importa”:

Al describir algunas funciones, nos damos cuenta de que existen algunos mintérminos
que nunca se van a presentar, o si se presentan, no tienen sentido en la definición de la función,
por ejemplo, en la decodificación del código BCD al display de 7 segmentos, las combinaciones
correspondientes a 1010, 1011, 1100, 1101, 1110 y 1111 (A, B, C, D, E y F respectivamente)
no están definidas en el BCD y no tendrán ocurrencia. Utilizamos estas condiciones de “no

24
4.4. CONDICIONES “NO IMPORTA”:

importa”, para simplificar la función resultante, ubicándolas en el diagrama y conformando

grupos con ellas si es conveniente.

B B B̄ B̄
A 1 X 1 C̄
A 1 X X 1 C
Ā 1 X X C
Ā 1 X 1 1 C̄
D̄ D D D̄

Conformamos dos grupos de dos columna de 4 y dos de una fila de 4, creándose la función
siguiente para el segmento a, con los términos en el respectivo orden:
a = B+D+AC+ĀC̄.

Ejercicio 21: Emplee las condiciones “no importa” para simplificar al máximo las fun-
ciones que controlan los segmentos b, c, d, e, f y g del display de 7 segmentos.

25
 CAPÍTULO 4. CONSTRUCCIÓN Y SIMPLIFICACIÓN DE FUNCIONES BOOLEANAS

26
 5
Diseño de circuitos combinacionales

Como se mostró en la sección anterior, una función lógica puede implementarse en cir-
cuitos combinacionales de dos niveles, pero por su magnitud nos hace ver el problema como
algo complejo y tedioso de implementar. Así, por ejemplo, resolver la suma aritmética de nú-
meros binarios de 4 bits nos representaría 5 funciones lógicas, una para cada salida, en la que
se emplean decenas de compuertas. Por ello, se sugiere trabajar modularmente, en la que cada
módulo realiza una tarea específica.

5.1. Diseño con redes modulares:

Un módulo resuelve sólo una pequeña parte del problema. Éste intercambiará información
con los demás, recibiendo datos de unos y entregándole a otros. Para su interconexión deben
tenerse en cuenta las siguientes normas:

Los niveles lógicos de las salidas deben ser iguales a los de las entradas.

Una salida va conectada con una entrada; nunca dos salidas entre si. Algunas tecnologías
soportan dos o más salidas conectadas a una entrada. Estas configuraciones reciben los
nombres de OR cableada o AND cableada. Otro caso particular se da cuando los módulos
dejan sus salidas en un estado de alta impedancia y sólo un módulo está habilitado al
tiempo. En este caso los módulos tendrán una entrada adicional de habilitación (E de
“Enable”).

Cada salida debe ser capaz de alimentar la entrada o entradas con la(s) que se interconecta.

27
 CAPÍTULO 5. DISEÑO DE CIRCUITOS COMBINACIONALES

Ejercicio 22: Investigar cual es el valor de la corriente máxima que es capaz de entregar
en las salidas la compuerta 74LS00 y el valor de la corriente mínima requerida para su correcto
funcionamiento en las entradas.

Ejercicio 23: Investigar cómo se obtiene una OR cableada o una AND cableada.

Ejercicio 24: Investigar qué es una salida de colector abierto.

Ejercicio 25: Investigar qué son salidas tri-estado.

5.2. Sumadores:

La suma de 2 números binarios, de 4 o más dígitos, se divide en operaciones modulares,

una suma por cada columna:

X3 X2 X1 X0
+ Y3 Y2 Y1 Y0
Z4 Z3 Z2 Z1 Z0

el resultado de la columna n (Zn ) depende del valor de los respectivos dígitos y de Cn ,

variable que es 1 cuando el resultado de la columna anterior es mayor que 1, es decir, cuando se
produce un acarreo:

Zn = Xn + Yn + Cn

Relación válida para todas las columnas, menos para la primera, en la que Z0 = X0 + Y0 .
Se muestra que cada módulo tiene 3 entradas y dos salidas, las cuales satisfacen la tabla de
verdad que se muestra a continuación. Éstas se representan en la figura 5.1.

28
5.2. SUMADORES:

Xn Yn Cn Cn+1 Zn
0 0 0 0 0
0 0 1 0 1
0 1 0 0 1
0 1 1 1 0
1 0 0 0 1
1 0 1 1 0
1 1 0 1 0
1 1 1 1 1

Figura 5.1: Diagrama de un módulo sumador completo, con sus entradas (Xn ,
Yn , Cn ) y sus salidas (Zn , Cn+1 ).

A este módulo se le conoce como sumador completo. Para Z0 se implementa el circuito

conocido como medio sumador, en el que las salidas no dependen de C0 .
En este caso se ha sumado solamente una columna de 2 bits con el acarreo de la columna
anterior. La suma de 4 bits implica la implementación de 4 módulos interconectados. Cada uno
recibe información del que le precede (el menos significativo) y entrega un resultado al siguiente,
tal como se muestra en la figura 5.2. La variable que sirve para recibir o entregar información
recibe el nombre de variable de encadenamiento.
Un sumador de 4 bits está implementado en el IC 7483 y 74LS83, suma las variables A
P
y B, donde cada una se compone de 4 dígitos. El resultado lo obtenemos en y C. Igualmente
P
se compone de 4 bits y C, que es la variable de encadenamiento o acarreo, corresponde a C4 .
La distribución de sus pines se ve en la figura 5.3.

29
 CAPÍTULO 5. DISEÑO DE CIRCUITOS COMBINACIONALES

Figura 5.2: Sumador de 4 bits. Aquí se implementan 3 sumadores completos

y un medio sumador. Sus entradas son X = X3 X2 X1 X0 y Y = Y3 Y2 Y1 Y0 . Su
salida, de 5 dígitos, es Z = Z4 C3 C2 C1 C0 .

Ejercicio 26: Una calculadora muy limitada suma números decimales de dos dígitos,
implemente con varios integrados 74LS83 el módulo que efectúa las sumas.

5.3. Comparadores:

Son circuitos que comparan dos magnitudes enteras binarias de n bits, A y B, con tres
salidas, A>B, A=B, A<B y tres entradas de encadenamiento (E>, E=, E<). La tabla de verdad
para un comparador elemental se muestra a continuación:

A B E> E= E< A>B A=B A<B

0 1 X X X 0 0 1
1 0 X X X 1 0 0
1 0 0 1 0 0
A=B 0 1 0 0 1 0
0 0 1 0 0 1

La comparación de datos de n bits se logra encadenando comparadores elementales. Un

comparador de 4 bits se encuentra implementado en los ICs 7485 y 74LS85, con la distribución
de pines como se muestra en la figura 5.4.

30
5.4. MULTIPLEXORES:

Figura 5.3: IC sumador completo de 4 bits. Cuenta con 9 entradas (C0 , A1 , B1 ,

P P P P
A2 , B2 , A3 , B3 , A4 , B4 ) y 5 salidas ( 1
, 2
, 3
, 4
, C4 ).

5.4. Multiplexores:

Un multiplexor o selector es un circuito lógico combinacional de m datos de entradas o

canales, n entradas selectoras o de control y una salida. El circuito pone en la salida el valor del
canal seleccionado, pudiéndose multiplexar hasta 2n canales (m ≤ 2n ). Un multiplexor de 4 bits
satisface la siguiente tabla de verdad:

ENTRADAS SALIDA
U W X Y S1 S0 Z
x x x x 0 0 U
x x x x 0 1 W
x x x x 1 0 X
x x x x 1 1 Y

Este funcionamiento puede expresarse fácilmente en notación algebraica así:

Z = U (S̄1 S̄0 ) + W (S̄1 S0 ) + X(S1 S̄0 ) + Y (S1 S0 )

Algunos multiplexores poseen salidas de 3-estado, para lo cual cuentan con un pin adi-
cional de habilitación que activa la salida o la deja en un estado de alta impedancia. Los multi-
plexores se han implementado en ICs como el 74153, integrado que cuenta con dos multiplexores

31
 CAPÍTULO 5. DISEÑO DE CIRCUITOS COMBINACIONALES

Figura 5.4: IC comparador de 4 bits. Compara las entradas A y B y en caso

de ser iguales evalúa el dato de las entradas E> , E= y E< . El resultado está en
S> , S= y S< .

de 4 líneas a una, el 74157 y el 74257 contienen cuatro de 2 líneas a una, el último con salidas
en 3-estado. Otro multiplexor se encuentra en el 74150, el cual multiplexa 16 líneas a una.

El 74LS298 es una versión de cuatro multiplexores de 2 líneas a una con memoria. La

entrada de los datos está controlada por los estados de un reloj externo. La distribución de los
pines se muestra en la figura 5.6 .

Ejercicio 27: Implemente con compuertas un multiplexor para dos entradas X y Y, el

selector y lógicamente 1 salida. Cuántos bits se requieren para el selector?

Ejercicio 28: Alguien implementó un multiplexor de 8 entradas a una salida empleando

3 integrados 74LS298. Qué es más barato, esta implementación o una con compuertas? Realice
los correspondientes diagramas y los cálculos con los precios actuales de los integrados.

5.5. Demultiplexores:

Circuitos que efectúan la operación inversa a la multiplexación. El dato de la entrada

debe escribirse en la salida seleccionada. El demultiplexor tendrá una entrada, n selectores y 2n
salidas. Su comportamiento se muestra en la siguiente tabla de verdad:

32
5.5. DEMULTIPLEXORES:

Figura 5.5: Esquema de un multiplexor de 4 canales (U, W, X y Y), 2 selectores

(S0 y S1 ) y una salida (Z).

Y S1 S0 A B C D
x 0 0 Y 0 0 0
x 0 1 0 Y 0 0
x 1 0 0 0 Y 0
x 1 1 0 0 0 Y

Algunos demultiplexores poseen entradas de habilitación ( E ) que al desactivarla hace

que el circuito deje todas las salidas en el mismo estado, como si no hubiera decodificado ninguna.
Según la tabla anterior, A, B, C y D se pondrán en cero si E = 0, independiente de los valores
de Y, S1 y S0 .
El IC 74154 demultiplexa la entrada por 16 salidas (4 selectores), el 74LS139 contiene
dos demultiplexores de 4 salidas cada uno y el 74LS138 es un demultiplexor de 8 salidas. En la
figura 5.8 se muestra la distribución de los pines.

Ejercicio 29: Para iluminar una discoteca se desea construir un secuenciador empleando
el circuito integrado 74LS139, el prototipo se implementó a partir de LEDs. Este secuenciador
es tal que permite series de 4, es decir, dos secuencias de 4 LEDs y también una serie de 8 LEDs.
Haga el diagrama con el cual logra dicha implementación.

33
 CAPÍTULO 5. DISEÑO DE CIRCUITOS COMBINACIONALES

Figura 5.6: IC multiplexor con memoria. Las entradas X y Y al igual que la

salida Z se componen de 4 bits. Z es igual a X cuando S está en bajo y es igual
a Y cuando S está en alto. La transferencia del dato se hace cuando ocurre la
transición del reloj CK de alto a bajo.

Figura 5.7: Esquema de un demultiplexor de 2 selectores y 4 salidas. El dato se

ingresa por Y y sale por A, B, C o D. La salida activa es selecciona con S0 y S1 .
E habilita o deshabilita las salidas.

34
5.5. DEMULTIPLEXORES:

Figura 5.8: Este IC decodificador / demultiplexor se compone de 6 entradas y 8

salidas. Para habilitar las salidas se debe cumplir que G1 = 1 y G2A + G2B = 0.
Una salida se selecciona con la combinación de S2 S1 S0 , en este caso solamente
la salida seleccionada se pone en estado bajo.

35
 CAPÍTULO 5. DISEÑO DE CIRCUITOS COMBINACIONALES

36
 6
Sistemas secuenciales

En los circuitos lógicos vistos hasta ahora, su respuesta es función de las variables de
entrada, si hacemos que una de ellas (o varias) sea función de sus salidas, su resultado depende
de su respuesta anterior, en este caso tenemos un circuito combinacional con retroalimentación,
a cada una de sus posibles respuestas le llamaremos estado.

Analicemos los posibles estados de un circuito conformado por una compuerta NAND en
la que una de sus entradas es retroalimentada por su única salida, como se muestra en la figura
6.1. Observe que el estado de S depende de la variable A y de S, diremos que el estado posterior
de S es una función de A y del estado actual de S. S(t + 1) = f (A, S(t))

Figura 6.1: Compuerta NAND con retroalimentación.

En este circuito, independientemente del estado de S(t), si A = 0, S(t + 1) = 1, pero si

A = 1, S(t + 1) = S(t). Si se mira la evolución en el tiempo del sistema para esta condición, S
alternará sus estados entre 0 y 1, como se describe en su tabla de verdad.

37
 CAPÍTULO 6. SISTEMAS SECUENCIALES

A S(t) S(t + 1)
0 0 1
0 1 1
1 0 S(t) = 1
1 1 S(t) = 0

Ejercicio 30: El circuito de la figura 6.1, la evolución se hace en tiempos muy cortos,
una transición de un estado a otro ocurre en tiempos del orden de micro o nanosegundos.
Qué debemos adicionar al circuito para hacer que este tiempo sea mayor? Estime los valores
aproximados que tendrán R y C.

6.1. Flip-flops:

Estos circuitos se caracterizan por mantener su estado en forma indefinida, el cual cambia
solamente cuando se modifican sus entradas. Existen diferentes tipos de flip-flops, cada uno con
su tabla de verdad característica. Un flip-flop básico se construye a partir de dos compuertas
NAND o de dos NOR, como se muestra en la figura 6.2.

Figura 6.2: Flip-flop básico. Una entrada de cada compuerta se alimenta con la
salida de la otra. Los controles Set y Reset se implementan en las entradas que
quedan libres.

38
6.2. FLIP-FLOPS CON RELOJ:

S R Q(t) Q(t + 1) Q(t + 1)

1 0 X 0 1
1 1 0 0 1
0 1 X 1 0
1 1 1 1 0
0 0 X 1 1

En este flip-flop, si se desea que conserve su estado ambas entradas deben estar en 1, al
aplicar momentáneamente un 0 en S, la salida se hace 1, y un 0 en R hace que Q sea 0. Si S y
R se hacen 0, las dos salidas so iguales a 1, esta situación debe evitarse en la operación normal
del flip-flop.

Debe tenerse en cuenta que estos circuitos secuenciales responden “inmediatamente” a las
variaciones que se hacen en sus entradas, clasificándoseles como circuitos secuenciales asíncronos.

Ejercicio 31: En la figura 6.2 reemplace las compuertas NAND por compuertas NOR y
obtenga la correspondiente tabla de verdad. Cuáles son las nuevas características y restricciones
del nuevo circuito?

6.2. Flip-flops con reloj:

Con la adición de compuertas a las entradas del flip-flop básico se hace que el circuito
responda a niveles de entrada durante la ocurrencia de un pulso del reloj, observe como las
entradas del flip-flop básico NOR son controladas con la señal del reloj mediante las compuertas
AND, como puede verse en la figura 6.3.

39
 CAPÍTULO 6. SISTEMAS SECUENCIALES

Figura 6.3: Diagrama lógico de un flip-flop RS con pulso de reloj.

Q(t) S R Q(t + 1)
0 0 0 0
0 0 1 0
0 1 0 1
0 1 1 Indeterm
1 0 0 1
1 0 1 0
1 1 0 1
1 1 1 Indeterm

Ejercicio 32: Considere un estado alto en el reloj del flip-flop de la figura 6.3, modifique
primero R, luego S, después R y S y consigne el comportamiento de las salidas en cada caso.
Proceda de igual manera con el reloj en estado bajo. Para completar las tabla haga modificaciones
en R y S y cambie de estado el reloj. Describa las conclusiones a las que se llega.

6.3. Flip-flop RS:

En este flip-flop las salidas de las dos compuertas AND permanecen en 0 siempre y cuando
el reloj esté en cero, cuando el reloj pasa a 1, las entradas R y S son transferidas al flip-flop

40
6.3. FLIP-FLOP RS:

básico. En este estado del reloj, si S=0 y R=1 la salida es cero, con S=1 y R=0 la salida es uno,
cuando S=R=0 la salida es igual a su estado anterior y si S=R=1 el estado final se indetermina,
en este caso, el flip-flop a la salida puede ser 0 o 1. El símbolo gráfico y la ecuación característica
se muestran en la figura 6.4.

Figura 6.4: Símbolo gráfico del flip-flop RS con pulsos de reloj.

S̄ S̄ S S
Q̄ x 1
Q 1 x 1
R̄ R R R̄
Q(t + 1) = S + R̄Q
SR = 0

El estado del flip-flop depende de las variables S, R, CK y su estado anterior. Diremos

que la salida del flip-flop RS con reloj tiene 3 posibles estados, el estado A=0, B=1 y un estado
I=indeterminado, el cual debe evitarse, este sistema gráficamente se representa con el diagrama
de la figura 6.5, en él las transiciones entre estados se esquematizan con una línea que parte del
estado actual y termina en el estado siguiente, se muestra a la izquierda del “/” el estado de las
variables que generan los cambios de estado y a su derecha el estado actual.

Observe que el flip-flop en estado A=0 hará transición al estado B=1 y si está en B
permanece en él cuando las variables SR toman los valores de 10 y si SR=01 el sistema cambiará
de B a A o permanece en A; también permanece en el estado actual A o B si SR=00. Cuando
SR=11 el resultado no es predecible.

41
 CAPÍTULO 6. SISTEMAS SECUENCIALES

Figura 6.5: Diagrama de estados para el flip-flop RS con reloj. Las transiciones
entre estados ocurren solamente cuando el reloj está en alto.

Ejercicio 33: En el flip-flop RS debe evitarse que tanto R como S sean 1, implemente
compuertas en las entradas para que esto ocurra. Haga el gráfico de la implementación.

6.4. Flip-flop JK:

Es un refinamiento del flip-flop RS, el estado indeterminado es definido. Las entradas J y

K se comportan como las entradas S y R para ajustar y despejar el flip-flop. Su símbolo y tabla
de verdad se muestran en la figura 6.6.

Figura 6.6: Símbolo gráfico del flip-flop JK con pulsos de reloj.

42
6.5. FLIP-FLOP T:

J¯ J¯ J J
Q̄ 1 1
Q 1 1
K̄ K K K̄
Q(t + 1) = J Q̄ + K̄Q

Los flip-flops JK se han implementado en ICs como el 74LS73, en la figura 6.7 se muestra
la distribución de sus pines y la ecuación característica.

Figura 6.7: Flip-flop JK dual con pulso de reloj y clear. Estos flip-flops son
diseñados para que cuando el reloj CK pase a alto, las entradas se habilitan y el
dato es transferido.

J¯ J¯ J J
Q̄ 1 1
Q 1 1
K̄ K K K̄
Q(t + 1) = J Q̄ + K̄Q

Ejercicio 34: Investigar qué es un flip-flop maestro-esclavo.

6.5. Flip-flop T:

Se obtiene al unir las entradas J y K del flip-flop JK, este flip-flop conmuta al esta-
do complementario, independiente de cual sea su estado actual. Su símbolo, tabla y ecuación
característica se muestran en la figura 6.8.

43
 CAPÍTULO 6. SISTEMAS SECUENCIALES

Figura 6.8: Símbolo gráfico del flip-flop T con pulsos de reloj.

Q(t) T Q(t+1)
0 0 0
0 1 1
1 0 1
1 1 0

T̄ T
Q̄ 1
Q 1

Q(t + 1) = T Q̄ + T̄ Q

Ejercicio 35: A partir de la ecuación característica del flip-flop JK, deduzca la ecuación
del flip-flop T.

6.6. Flip-flop D:

Es una modificación del flip-flop RS de compuertas NAND con reloj, donde la entrada
D va directamente a la entrada S y a R el complemento de D, implementando un inversor,
el flip-flop queda de una sola entrada y se caracteriza por transferir a la salida el valor de D,
independiente del estado presente. Su símbolo, tabla y ecuación característica se muestran en la
figura 6.9.

44
6.7. ANÁLISIS DE CIRCUITOS SECUENCIALES TEMPORIZADOS:

Figura 6.9: Símbolo gráfico del flip-flop D con pulsos de reloj.

Q(t) D Q(t+1)
0 0 0
0 1 1
1 0 0
1 1 1

D̄ D
Q̄ 1
Q 1

Q(t + 1) = D

Los flip-flops D se han implementado en ICs como el 74LS74A, 74174 y 74175, en la

figura 6.10 se muestra la distribución de pines del 74LS74A.

Ejercicio 36: A partir de la ecuación característica del flip-flop RS, deduzca la ecuación
del flip-flop D.

6.7. Análisis de circuitos secuenciales temporizados:

La dependencia del estado actual del anterior en los sistemas secuenciales es razón para
emplear flip-flops en los circuitos, para ello debemos tener en cuenta la secuencia en los estados,
la función del estado siguiente, su simplificación y expresión en función de las funciones básicas
de los flip-flops, mostradas a continuación:

45
 CAPÍTULO 6. SISTEMAS SECUENCIALES

Figura 6.10: Flip-flop tipo D dual con preset y clear. Las salidas son puestas
en alto o en bajo cuando PR o CL están en bajo respectivamente, esto indepen-
dientemente de D.

ESTADO NO
FLIP-FLOP ECUACIÓN PERMITIDO
RS Q(t + 1) = S + R̄Q SR = 1
JK Q(t + 1) = J Q̄ + K̄Q −−−
T Q(t + 1) = T Q̄ + T̄ Q −−−
D Q(t + 1) = D −−−

6.8. Secuenciador de 3 bits:

Deseamos construir un secuenciador de 3 LEDs en el que inicialmente están los tres

apagados y después se van prendiendo y apagando uno a uno. Para ello debemos construir el
circuito secuencial apropiado. La tabla de estados es la siguiente:

A(t) B(t) C(t) A(t+1) B(t+1) C(t+1)

0 0 0 0 0 1
0 0 1 0 1 0
0 1 0 1 0 0
1 0 0 0 0 0

Construyendo las respectivas ecuaciones y asociándolas con las de los flip-flos tenemos:

46
6.8. SECUENCIADOR DE 3 BITS:

ECUACIÓN FLIP-FLOP PARÁMETROS

A(t + 1) = B C̄A(t) JK J = B C̄ K̄ = 0
B(t + 1) = ĀCB(t) JK J = ĀC K̄ = 0
C(t + 1) = ĀB̄C(t) JK J = ĀB̄ K̄ = 0

Requerimos de tres flip-flops cuyas salidas serán A(t+1), B(t+1) y C(t+1) respectiva-
mente, habrá una AND en cada entrada J retroalimentada con A, B y C como se muestra en la
tabla y cada entrada K estará en alto. El circuito resultante se muestra en la figura 6.11.

Figura 6.11: Implementación de un secuenciador con flip-flops y compuertas.

47
 CAPÍTULO 6. SISTEMAS SECUENCIALES

Ejercicio 37: Haga las modificaciones necesarias en el circuito del al figura 6.11 para que
la secuencia sea la siguiente: Primero estado todos apagados, segundo estado solamente prendido
A, tercer estado prendidos A y B y último estado prendidos A, B y C.

6.9. Circuito para los motores de paso:

Consideremos la necesidad de accionar un motor de paso monopolar de 4 fases en un solo

sentido, en ellas debemos generar voltajes (V=Vo=1 y V=0) con la siguiente secuencia:

A(t) B(t) C(t) D(t)

1 0 1 0
0 1 1 0
0 1 0 1
1 0 0 1

Teniendo en cuenta B(t) = A(t) y D(t) = C(t), la tabla característica se resume a:

A(t) C(t) A(t+1) C(t+1)

1 1 0 1
0 1 0 0
0 0 1 0
1 0 1 1

De donde se obtiene que A(t+1) = A(t) C(t)+A(t)C(t) y C(t+1) = A(t)C(t)+A(t)C(t)

Después de simplificar tenemos que A(t + 1) = C(t) y C(t + 1) = A(t). Note que A(t+1)
no depende de A(t), ni C(t+1) de C(t), esto sugiere la implementación de flip-flops tipo D, como
resultado tenemos el circuito que se muestra en la figura 6.12.

48
6.9. CIRCUITO PARA LOS MOTORES DE PASO:

Figura 6.12: Circuito secuencial que genera los estados de las fases de un motor
de pasos de 4 fases.

49
 CAPÍTULO 6. SISTEMAS SECUENCIALES

50
 7
Anexos

7.1. Familias lógicas

Los circuitos integrados se fabrican empleando diferentes tecnologías, cada una con sus
ventajas y desventajas. Los grupos de compuertas por tecnología se denominan familias lógicas y
se destacan familias como la ECL, TTL y MOS. Cada familia establece sus voltajes de salida para
cada estado lógico, por lo tanto es necesario revisar la compatibilidad entre niveles de tensión
por estado, cuando se requiera conectar entre si elementos de diferentes familias. A continuación
se presenta una tabla que destaca algunas características de interés por familia, tomada de [7].

Familia Tecnología Velocidad IO Icc Vcc

tpd (ns) tr (ns) (mA) (mA) (V)
74 Bipolar 9 7 -0,4/16 15 5
CD4000 CMOS 55 60 -0,4/0,4 15
10K ECL 2 2 26 -5,2
LVC CMOS 3,5 1 -24/24 0,010 3,3

7.2. Circuitos integrados de uso común:

Listado de circuitos lógicos de uso más generalizado. El número de compuertas por in-
tegrado, su referencia comercial en tecnología TTL, la referencia del IC con salidas en colector
abierto y la referencia de la figura representativa en la que se denota la alimentación, entradas
y salidas.

51
 CAPÍTULO 7. ANEXOS

CIRCUITOS INTEGRADOS DE USO MÁS GENERALIZADO

FUNCIÓN No DE REFER. REF. COL. FIGURA
COMP ABIERTO 7.1
AND 4 7408 7409 A
OR 4 7432 A
NOT 6 7404 7405 C
XOR 4 7486 A
XNOR 4 74LS266 D
NAND 4 7400 7403 A
NOR 4 7402 7433 B
AND de 4 entradas 2 7421 E
NAND de 4 entradas 2 7420 7422 E
NAND de 8 entradas 1 7430 F
2 AND a una NOR 2 7451 -
4 AND a una OR 1 74H52 -
4 AND a una NOR 1 7454 -
Flip-flop JK MS 2 7473 -
Flip-flop D 2 7474 -
Contador decimal 1 7490 -
Contador binario 1 7493 -
Decodificador/demultiplexor 3 a 8 1 74138 -
Decodificador/demultiplexor 2 a 4 2 74139 -
Decodificaro BCD a decimal 1 74141 74145 -
Codificador 8 a 3 1 74148 -
Selector/multiplexor 2 a 1 4 74157 -
Decodificador BCD a 7 segmentos 1 74248 74247 -
Sumador completo de 2 bits 1 7482 -
Sumador completo de 4 bits 1 74LS283 -
Comparador de 4 bits 1 7485 -

52
7.3. DISTRIBUCIÓN DE LOS PINES DE ALGUNOS CIRCUITOS INTEGRADOS:

7.3. Distribución de los pines de algunos circuitos integrados:

Figura representativa de las distribuciones más usuales de las compuertas. VCC es la

alimentación positiva, +5 Voltios para los IC de tecnología TTL, GND es el voltaje de referencia
(tierra), R, S, T, U, V, W, X y Y las variables de entrada y Z la variable de salida.

Figura 7.1: En estos diagramas se representan algunas posibles distribuciones

de las compuertas, por ejemplo en los ICs 7400, 7408 y 7432 las entradas y salidas
se distribuyen como en la figura A.

7.4. Distribución de los pines de algunos visualizadores:

Distribución de los pines en visualizadores de 0,560” ( 1,44 cm de alto ), sencillo y doble,

implementados con ánodo común o cátodo común, en cada caso x, x1 y x2 representan el ánodo

53
 CAPÍTULO 7. ANEXOS

o el cátodo común de los segmentos.

Figura 7.2: Distribución de pines para displays de ánodo y cátodo común.

a)Display sencillo. b)Display doble.

54
 Referencias

[1] Morris Mano M. DISEÑO DIGITAL. PEARSON EDUCACIÓN, 3a. edición, México, 2003.

[2] Pérez M., J. y Acha A., S. ELECTRÓNICA DIGITAL. Introducción a la lógica digital:
Teoría, Problemas y Simulación. Editorial Microinformática, España, 2002.

[3] Hermosa D., A. Electrónica Digital Práctica. Editorial Marcombo S. A. Barcelona, 1995.

[4] Malvino A. P. Principios y Aplicaciones Digitales. Marcombo S. A., Barcelona, 1993.

[5] A. Carretero M. et al. ELECTRÓNICA. Editorial EDITEX, España, 2002.

[6] D. Pardo C. y L. A. Bailón V. Fundamentos de Electrónica Digital. Editorial Universidad

Salamanca, España, 2006.

[7] E. Sanchis. Sistemas Electrónicos Digitales: Fundamentos y Diseño de Aplicaciones. Edición

Universidad de Valencia, España, 2002.

[8] Hermosa D., A. Electrónica Digital Fundamental, Editorial Marcombo S. A., Barcelona,
2004.

55