CICLO DE LA TAREA 2

Entregado por: Oscar Mauricio Molina

Fabio Alexander Mozo
Luz Adriana Oquendo López
Grupo: 301201_14
Arquitectura de computadores
Tutor: Wilson Hernán Pérez

UNIVERSIDAD NACIONAL ABIERTA Y A DISTANCIA

Bogotá
 INTRODUCCIÓN

Las arquitecturas CISC y RISC de los microprocesadores nos han permitido realizar
tareas cada vez con mayor velocidad a medida que el tiempo pasa ya que los
requerimientos de la modernidad así lo exigen, es por eso que la CISC ha venido
mejorando para acercarse a la RISC ya que esta es más costosa pero es más veloz.
El conocer el proceso de un procesador 8086 es importante y necesario en el
comprender cómo se relacionan los sistemas binarios
Por tanto hoy en día la más usada sigue siendo la CISC a nivel de computadoras
personales, por el valor.
 OBJETIVOS

- Comprender el funcionamiento de los registros de un procesador 8086

- Conocer y diferenciar la arquitectura CISC y RISC

- Identificar y analizar diferentes conceptos y elementos de

microprocesadores, sistemas y arquitectura de computadores
 Utiliza los números del 0 al 9
100

SistemaMAPA
en baseMENTAL
10 101
DECIMAL
103 …

0 = apagado
Utiliza los números 0 y 1 Bit= mínima unidad
1= encendido
BINARIO 8 bit= 1 byte (1 letra o número)

Sistema en base 2 Se convierte de bit 1024 byte= 1 kb

a byte 1024 kb= 1 MB
1024 MG= 1 GB…

0, 1, 2, 3, 4, 5, 6, 7, 8,9
Utiliza valores alfa numéricos
HEXADECIMAL A=10, B=11, C=12, D=13, E=14, F=15
SISTEMAS Sistema en base 16
NUMÉRICOS
24 23 22 21 20
1 0 1 0 1
BINARIO A
DECIMAL 10101=1(20 )+0(21 )+1(22 )+023 )+124 =1+0+4+0+16
10101= 21

Se divide el binario en bloques de 4

BINARIO A 11110101=11110101 Vamos a la tabla
HEXADECIMAL
1111=F 0101=5
11110101=F5

Se coloca el número decimal y se va dividiendo en

2 y se sigue dividiendo el cociente. Si es impar se
CONVERSIONES coloca 1 y si es par 0

67 1 Impar
33 1 Impar Después se ordena
DECIMAL A
ascendentemente y
BINARIO 16 0 Par
obtenemos el número
8 0 Par
binario:
4 0 Par
2 0 Par 67= 1000011
1 1 Impar
 Se toma el decimal y se divide en 16 y el valor después de la
, se multiplica por 16 y el resultado se convierte a
hexadecimal, se coloca en oreden ascendente
Se / 16 Se * 16 Resultado Hexadecimal
7854
DECIMAL A
490 0,875 14 E
HEXADECIMAL
30 0,625 10 A
1 0,875 14 E
1

7854= 1EAE

SISTEMAS CONVERSIONES
NUMÉRICOS

Se toman los valores del hexadecimal y se

reemplazan con la tabla, luego se colocan en
HEXADECIMAL
orden ascendente:
A BINARIO
E5A3
E= 1110
5= 0101 0011101001011110=E5A3
A=1010
3= 0011

Se toma el valor hexadecimal, recordando sus potencias,

luego esas potencias se multiplican por el valor del
HEXADECIMAL número o letra hexadecimal:
A DECIMAL
Valor Pot 4096 256 16 1
Potencia 164 162 161 160
Hexadecimal C 5 3 D
Resultado 4096*12= 256*5= 16*3= 13*1=
49152 1280 48 13

Se Suman los resultados y es el valor decimal:

C53D = 50493
DECIMAL BINARIO HEXADECIMAL
1 1 0000
2 2 0001
3 3 0010
4 4 0011
5 5 0100
6 6 0101
7 7 0110
8 8 1000
9 9 1001
10 A 1010
11 B 1011
12 C 1100
13 D 1101
14 E 1110
15 F 1111
 CUADRO COMPARATIVO CISC Y RISC

CISC RISC
INSTRUCCIONES DE LONGITUD VARIABLE Y
COMPLEJAS, SOPORTA CUALQUIER NÚMERO DE LONGITUD FIJA , SIMPLES Y
TIPOS DE INSTRUCCIONES
OPERANDOS Y MODOS DE DIRECCIONAMIENTO, REDUCIDAS
LA INSTRUCCIÓN PRINCIPAL ES LA MULT 2:3, 5:2

SOLO LAS INSTRUCCIONES DE

. LA INSTRUCCIÓN SE ALMACENA EN LA MEMORIA CARGA Y ALMACENAMIENTO
RELACIÓN CON LA MEMORIA Y LOS OPERANDOS DEBEN IR A BUSCARLA, ESTO ACCEDEN A LA MEMORIA,
HACE QUE SEA UN POCO MÁS LENTO QUE RISC MAYOR VELOCIDAD EN LA
EJECUCIÓN DE INSTRUCCIONES

CADA INSTRUCCIÓN ES INTERPRETADA POR UN

SEGMENTACIÓN, Y UN CICLO
TIPO DE EJECUCION MICROPROGRAMA , LA INSTRUCCIÓN SE
ÚNICO
DECODIFICA EN VARIAS MICROINSTRUCCIONES
TIENE DIVERSOS FORMATOS DE INSTRUCCIÓN,
MÁS DE 12 Y COMPLEJOS ; LA INSTRUCCIÓN MÁS
TIPO DE FORMATO 32 BITS DE ANCHO
PEQUEÑA ES DE 1 BYTE Y LA MÁS GRANDE ES DE
17

REDUCIDAS EN
CONTRAPOSICIÓN,DIVIDIDAS
ES CAPAZ DE PROCESAR CENTENARES DE
CANTIDAD DE INSTRUCCIONES EN TRANSFERENCIA,
INSTRUCCIONES
OPERACIÓN Y CONTROL DE
FLUJO

MODOS DE DIRECCIONAMIENTO MÁS DE UNA DOCENA Y COMPLEJOS 5 MODOS O MENOS SENCILLOS

REGISTRO INDIRECTO CON

DESPLAZAMIENTO INMEDIATO,
ALGUNOS SON MEMORIA A MEMORIA, REGISTRO
TIPOS DE MODOS DE REGISTRO INDIRECTO
A REGISTRO, REGISTRO A MEMORIA, MEMORIA A
DIRECCIONAMIENTO INDEXADO POR OTRO
REGISTRO
REGISTRO, REGISTRO DIRECTO,
INMEDIATO, PC RELATIVO

HOMOGÉNEO, CUALQUIER
REGISTRO PUEDE USARSE EN
CONJUNTO DE REGISTROS USO DEDICADO CUALQUIER CONTEXTO.
MUCHOS REGISTROS DE
PROPOSITO GENERAL

POCO CANALIZADO YA QUE NECESITA

PARA EJECUTAR UNA
DEMASIADOS CICLOS DE RELOJ PARA REALIZAR
CANALIZACIÓN INSTRUCCIÓN SE USA UN CICLO
UNA INSTUCCIÓN, ENTRE 4 Y 10. LO QUE GENERA
DE RELOJ
MÁS LENTITUR

CADA INSTRUCCIÓN ES INTERPRETADA POR UN
TIPOS DE COMPLEJIDAD EN CUANTO AL
MICROPROGRAMA , LA INSTRUCCIÓN SE
COMPILADOR Y MICROPROGRAMAS
DECODIFICA EN VARIAS MICROINSTRUCCIONES
COMPILADORES COMPLEJOS
PARA EJECUTAR UNA
INSTRUCCIÓN SIN QUE DEBA
DECODIFICARSE, ES DECIR QUE
SE REALIZA
SIMULTANEAMENTE, LO CUAL
IMPLICA QUE SE REALIZA SOLO
UN CICLO

EL SALTO NO TENDRÁ LUGAR

HASTA DESPUÉS DE LA
SALTOS CONDICIONALES NO CONTIENE
EJECUCIÓN DE LA SIGUIENTE
INSTRUCCIÓN
 INFOGRAFÍA

https://create.piktochart.com/output/41707880-untitled-infographic
 CONCLUSIONES

Por medio del trabajo realizado se identificaron las ventajas y desventajas de las
arquitecturas RISC y CISC

Se identificaron las diferencias de las arquitecturas RISC y CISC

Se identificó el proceso de funcionamiento en cuanto a los registros del procesador

8086 en cuanto a la conversión
 BLIOGRAFÍA

Andonegui, M. (15 de 03 de 2007). El sistema numérico decimal. [N.p.]:

Corporación Andina de Fomento (págs.1 - 29). Recuperado de
http://bibliotecavirtual.unad.edu.co:2051/login.aspx?direct=true&db=edsebk
&AN=804505&lang=es&site=eds-live

Arquitecturas de Microprocesadores. (2005). Ediciones Paraninfo, S.A.

Recuperado de
http://bibliotecavirtual.unad.edu.co/login?url=http://search.ebscohost.com/lo
gin.aspx?direct=true&db=edsgvr&AN=edsgcl.4054500068&lang=es&site=e
ds-live

Castro, M. (2014). Estructura y tecnología de computadores I(Gestión y

Sistemas) (págs.1- 114). Recuperado de:
https://bibliotecavirtual.unad.edu.co:2538/lib/unadsp/reader.action?ppg=1&d
ocID=3217739&tm=1543530927242

Clasificación de los Microprocesadores. (2005). Ediciones Paraninfo, S.A.

Recuperado de:
http://bibliotecavirtual.unad.edu.co:2051/login.aspx?direct=true&db=edsgvr&
AN=edsgcl.4054500066&lang=es&site=eds-live

García, F. (2011). Procesadores digitales de señal de altas prestaciones de

Texas InstrumentsTM: de la familia TMS320C3x a la TMS320C6000
(págs.13 -68). Recuperado de:
https://bibliotecavirtual.unad.edu.co:2538/lib/unadsp/reader.action?ppg=1&d
ocID=3194922&tm=1543531162476