LAB.

MICROELECTRONICA UNMSM – FIEE

UNIVERSIDAD NACIONAL MAYOR DE SAN MARCOS

UNIVERSIDAD DEL PERÚ, DECANA DE AMÉRICA

FACULTAD DE INGENIERÍA ELÉCTRICA, ELECTRÓNICA Y TELECOMUNICACIONES

APELLIDOS Y NOMBRES Nº DE MATRÍCULA

Ccoyori Mendoza Mario 16190114

CURSO TEMA

SÍNTESIS DE LAYOUT Y
LAB. MICROELECTRONICA
TESTABILIDAD

INFORME FECHA NOTA

Previo REALIZACIÓN ENTREGA

NÚMERO
20/10/19 20/10/19
3

GRUPO PROFESOR

GRUPO HORARIO: LUNES

2-4PM
Dr. ALARCON MATUTTI
LAB. MICROELECTRONICA UNMSM – FIEE

3) PREGUNTA OBLIGATORIA:

Respecto a las preguntas 9 y 10 del Laboratorio Nº 2: Hacer el layout automático y simular

mediante el programa DCSH y Microwind. Para el layout automático con el DCSH configurar el
L/W adecuado.

Pregunta 9

Esquema del circuito:

LAB. MICROELECTRONICA UNMSM – FIEE

Layout en microwind

Esquemático en DSCH
LAB. MICROELECTRONICA UNMSM – FIEE

Simulacion en el tiempo

Layout con Verilog

LAB. MICROELECTRONICA UNMSM – FIEE

Pregunta 10
El circuito de la figura es un multiplicador de frecuencia. Si a la entrada se tiene una señal de reloj
de frecuencia f, la salida será 2f. En la línea de retraso de inversores, incrementar las dimensiones
W/L de los transistores para usar menos de cinco inversores en total. Se pide diseñar el circuito,
hacer el LAYOUT y verificar la simulación.

Debemos tener en cuenta primero el diagrama de stick de la compuerta xor y not

XOR NOT

Los inversores que serán capaces de dar el retardo necesario. Para aumentar el retraso ya que los
materiales de construcción no se pueden cambiar lo que variaremos será el W/L de diseño
multiplicando por 4 la medida de ancho en el material de poli silicio en la puerta not.

El XR es la misma entrada, pero desfasada por medio periodo gracias al delay de los inversores y de
la anchura de sus sustratos; entonces al hacer un XOR entre la entrada original X y la entrada
desfasada XR ocurrirá que la señal resultante tenga multiplicada la frecuencia de la original
LAB. MICROELECTRONICA UNMSM – FIEE

Layout

Esquemático
LAB. MICROELECTRONICA UNMSM – FIEE

Simulación

Layout con Verilog