Parcial - Escenario 4 - Primer Bloque-Teorico - Practico - Sistemas Digitales y Ensambladores - (Grupo1)

23/9/2019 Parcial - Escenario 4: PRIMER BLOQUE-TEORICO - PRACTICO/SISTEMAS DIGITALES Y ENSAMBLADORES-[GRUPO1]
Parcial - Escenario 4
Fecha límite 24 de sep en 23:55 Puntos 75 Preguntas 20

Disponible 21 de sep en 0:00-24 de sep en 23:55 4 días Tiempo límite 90 minutos
Intentos permitidos 2
Instrucciones
Volver a realizar la evaluación
Historial de intentos
https://poli.instructure.com/courses/11381/quizzes/41527 1/23
Intento Tiempo Puntaje

ÚLTIMO Intento 1 22 minutos 30 de 75
 Las respuestas correctas estarán disponibles del 24 de sep en 23:55 al 25 de sep en 23:55.
Calificación para este intento: 30 de 75

Presentado 23 de sep en 21:44
Este intento tuvo una duración de 22 minutos.
Pregunta 1 3.75 / 3.75 ptos.
Todos los circuitos combinacionales vistos hasta ahora pueden ser

representados mediante sus tablas de verdad. De acuerdo con la
siguiente tabla de verdad (A y B son entradas, Y1-Y3 salidas):
Es posible afirmar que:
La salida Y2 se puede implementar con una XOR.
El circuito es un sumador con acarreo.
El circuito es un conversor de código, de binario a BCD.
El circuito funciona como un comparador, con sus tres salidas

características.
Incorrecto Pregunta 2 0 / 3.75 ptos.
El uso de la lógica booleana tiene aplicaciones más allá de los circuitos

digitales, por ejemplo cuando nos encontramos con situaciones que
requieren la toma de decisiones y el uso de condicionales.
Una mamá le dice a su hijo: “Vamos a comer postre, puedes escoger

entre helado o brownie, pero no puedes comer los dos al tiempo”.
Obviamente no comer postre no es una opción en este caso.
Si usted tuviera que trasladar esta situación a un circuito digital utilizando

compuertas lógicas, usaría:
Una compuerta NAND, pues la mamá le dice que no puede comer dos
cosas a la vez.
Una compuerta OR, porque si el niño come un postre o el otro estaría

cumpliendo con la condición.
Una compuerta XNOR, que permite simluar la situación en la que se debe

cumplir una o la otra únicamente.
La compuerta XNOR sería útil en una situación donde le dijeran al

niño: “comes las dos cosas o no comes nada”.
Una compuerta XOR, pues es la que se activa únicamente cuando las dos
entradas son diferentes.
Los teoremas de De Morgan son utilizados para la simplificación de

expresiones, donde una operación de negación se aplica
simultáneamente a dos operandos (bien sea que se estén multiplicando o
sumando).
La siguiente expresión:
¯¯¯¯¯¯¯¯¯¯ ¯¯¯
¯
(W X + Y )
Utilizando los teoremas de De Morgan:
No es posible realizar una mayor simplificación.
Es posible, si se aplica el teorema de De Morgan al primer término:

¯¯¯¯¯¯¯¯¯¯ ¯¯¯¯¯ ¯¯¯¯
WX = W + X
Se puede simplificar a (W¯¯¯¯¯¯¯¯¯¯¯¯¯¯¯¯

+ X + Y )
¯¯¯
¯
.
Se puede aplicar la negación al primer término y dejar como (W X + Y ¯¯¯

¯
)
Se separa el primer término y queda (W ¯¯¯¯¯ ¯¯¯¯

+ X + Y )
¯¯¯
¯
Un programa de computador hace uso de apuntadores para almacenar

las direcciones en memoria de variables, estructura, funciones, entre
otros. Dichas direcciones son mostradas normalmente en formato

hexadecimal.
Al leer dos direcciones en memoria, el computador le entrega la siguiente

información AA2C02FF y AA2C0300. Se puede decir que las dos
direcciones:
Se pueden representar en binario como: 101101 010110 000010 111111 y

101101 010110 000011 000000.
Son contiguas y tienen una extensión de 4 bits.
Aunque sí son direcciones contiguas, la extensión es de 32 bits o 4

bytes
Lejanas, puesto que los números menos significativos 02FF y 0300

muestran que hay muchas posiciones de separación entre los datos. Su
longitud es de 64 bits.
Contiguas, con una extensión de 32 bits.
El complemento a 2 es un método muy utilizado en los circuitos

aritméticos, particularmente cuando se requiere hacer resta o manejar
números con signo.
En un circuito restador, el complemento a 2 se implementa:
Negando las dos entradas a sumar y agregando un 1 desde el acarreo de

entrada.
Negando el resultado obtenido de la suma de los dos números y luego

sumando 1.
Al negar el resultado, ya se habría realizado la suma previamente, lo

que se hace es invertir el número obtenido.
Sumando un número más el complemento a 1 del otro, con acarreo de

entrada de 1.
Mediante inversores, se obtiene el complemento a 2 y se suma con otro

número, sin acarreo.
La simplificación booleana consiste en un conjunto de postulados que

permiten reducir una expresión compleja lo más que se puede. En la
siguiente tabla se presentan las reglas del álgebra booleana:
Utilizando las diferentes reglas del álgebra booleana, se podría decir que
la siguiente expresión: (((W + W X) + W X) + W
¯
Z ) Se puede reducir a:
¯
(W XY + W Z )
¯
(W + Z )
(W + Z )
Esta respuesta es correcta y parte de aplicar la regla 10 al término

W + W X = W . Lo mismo sucede con la expresión resultante
W + WY = W . Para finalizar, quedaría W ¯

+ WZ para lo cual se
aplica la regla 11: W ¯
+ WZ = W + Z .
(X + Y + Z )
Los teoremas de De Morgan y el álgebra booleana permiten reducir

expresiones booleanas complejas. Esto a su vez permite utilizar el
mínimo posible de compuertas en un circuito digital.
¯¯¯¯¯¯¯¯¯¯¯¯¯¯¯¯¯¯¯¯
La siguiente expresión: W X + Y Utilizando los teoremas de De Morgan:

¯¯¯¯¯¯¯¯¯¯ ¯¯¯¯
Se puede simplificar como (W X + Y ) , al aplicar una doble negación.
La doble negación no se puede aplicar directamente. Primero es

necesario convertir a un producto mediante el teorema de De
¯¯¯¯¯¯¯¯¯¯ ¯¯
¯¯¯
Morgan (W X Y ) , luego sí se puede aplicar la doble negación, hasta

¯¯¯¯¯¯¯¯¯¯ ¯¯¯¯
llegar a la expresión (W XY ).
Se puede simplicar como (W XY ), al aplicar los Teoremas de DeMorgan y

una doble negación.
¯¯¯¯¯¯¯¯¯¯¯¯¯¯¯¯¯¯¯¯¯¯¯¯¯¯¯
Se puede simplificar como W .

¯¯¯¯¯ ¯¯¯¯ ¯¯¯
¯
+ X + Y
No es posible realizar una mayor simplificación.
Una expresión “producto de sumas” (POS, product of sums) está

conformada por varios términos suma (suma booleana) de literales que
se agrupan en un producto booleano. Dado el siguiente circuito:
Se podría decir que:
Es el resultado de los maxtérminos M y M , es decir

2 5
¯ ¯ ¯
Y = (A + B + C )(A + B + C )
Es Igual a los mintérminos M y M , es decir Y

2 5
¯ ¯ ¯
= ABC + A BC .
Las expresiones reales para los mintérminos M y M son A¯ BC¯ y

2 5
¯
ABC . Aunque los términos son similares, en este caso se están
mostrando invertidos. Además, el circuito representa una expresión
Producto de Sumas.
Se puede representar como una suma de productos usando los

mintérminos m , m , m y m .
2 3 4 5
No se puede representar por producto de sumas, es necesario

simplificarlo más.
Las compuertas lógicas permiten operaciones de tipo lógico utilizando

datos digitales. Las compuertas básicas son: NOT, AND y OR. Cada una
de estas compuertas se puede representar mediante una tabla de
verdad. Luego de hacer algunas mediciones en su circuito, usted se
encuentra con la siguiente tabla de verdad:
Al hacer el análisis de la tabla, usted podría concluir que:

No es posible representar esta tabla de verdad con compuertas básicas.
Se trata de una compuerta OR, ya que la salida se pone en ALTO cuando

alguna de las 3 entradas está en ALTO.
Se trata de una compuerta AND, puesto que la salida sólo está en ALTO
para todas las entradas en ALTO.
No es posible utlizar una compuerta AND, pues los datos tienen más de
dos entradas.
La cantidad de entradas no es impedimento para la representación

mediante una compuerta AND. La condición para una AND
La combinación de compuertas lógicas permite obtener nuevas

compuertas compuestas, tal es el caso de las compuertas NAND, NOR,
XOR y XNOR. Dependiendo del problema, es posible escoger una
combinación de compuertas que faciliten la solución del mismo.
Las puertas de un vagón de tren cuentan con sensores que permiten

verificar si una persona u objeto las obstruyen. Cada uno de estos
sensores funcionan de la siguiente manera:
• Hay un emisor de luz infrarroja en un extremo y un receptor en el otro.
• Si el espacio está vacío, el receptor recibe la luz infrarroja que cruza de
un extremo a otro y se genera una señal en ALTO.
• Cuando algo interrumpe el paso de la luz, el sensor no la detecta y
genera una señal en BAJO.
Se desea que cuando el conductor del tren mande la señal para cerrar
puertas, el sistema detecte si hay obstrucciones. De ser así, se activa
una señal de alarma (Que requiere un nivel ALTO para encenderse).
De acuerdo al montaje descrito, usted propondría:
Utilizar una compuerta AND, que detecte cuando todas las señales estén
en ALTO.
Usar la lógica de una XOR, para detectar que las diferentes puertas estén
o no obstruidas.
Hacer el montaje con una compuerta NAND, para tener una salida en bajo
si no hay obstrucciones.
La compuerat NAND es adecuada, pues no sólo verifica que todos

los sensores indiquen la ausencia de obstrucciones, sino que su
salida es un nivel BAJO cuando esto sucede, lo cual no activaría la
alarma.
Utilizar lógica inversa, con una compuerta negativa-AND.
Una expresión “suma de productos” (SOP, sum of products) está

conformada por varios términos productos (multiplicación booleana) de
literales (variable afirmada o negada) que se agrupan en una suma
booleana. Dada la siguiente tabla de verdad:
Es posible afirmar que la “suma de productos” asociada es:
La que contiene los maxtérminos M , M , M , M

0 3 5 7
Igual a los términos Y = C + B + AC + ABC
La que contiene los mintérminos Y = m(1, 2, 5, 7) = m1 + m2 + m5 + m7
La conformada por la expresión

¯ ¯ ¯ ¯ ¯
Y = (A + B + C )(A + B + C )(A + B + C )(A + B + C )
Muchos de los elementos que funcionan de manera “automática” en

nuestro entorno están conformados por circuitos lógicos. Ejemplo de ellos
son los semáforos, los ascensores, el control de acceso de parqueaderos
y sistemas de transporte.
En un ascensor por ejemplo, cuando un usuario escoje uno de los pisos a

los que desea ir, es necesario convertir el botón ingresado a un código
binario que la tarjeta de control pueda reconocer. Esta es una tarea de:
Codificación, de varias entradas a un valor binario.
Codificación, de una entrada a varias salidas.
Decodificación, de varias entradas a un valor binario.
La decodificación es el proceso opuesto, de binario a una salida

particular.
Decodificación, de una entrada a varias salidas.
Los multiplexores, además de ser usados para la selección de datos,

pueden funcionar como generadores de funciones lógicas. Partiendo de
una tabla de verdad, se seleccionan los mintérminos y se ponen a un
nivel de voltaje ALTO. Las demás entradas se ponen en bajo. De esta
manera, al poner en las entradas de selección la combinación adecuada,
se puede ver el resultado en la salida.
Para el siguiente circuito (asumiendo que las entradas y salidas están

numeradas de arriba abajo):
¿Quá valor hay en las salidas?
Y0 está en 1 y Y1 está en 1.
El multiplexor tiene la entrada de selección en 10, por lo tanto se

toma la tercera entrada de arriba hacia abajo, que está en ALTO.
Aunque Y0 está en 0 al no estar seleccionada en el demultiplexor, el
valor de Y1 es 1, precisamente porque es la que está seleccionada.
La agrupación de datos en un mapa de Karnaugh se debe hacer siempre

en potencias de 2, desde 1 hasta 2n, siendo n el número de variables.
Cuando se tiene un mapa de Karnaugh de 4 variables, es posible
entonces agrupar de a 1, 2, 4, 8 y 16 datos. Dados los siguientes mapas
de Karnaugh:
Los dos mapas permiten resolver problemas completamente opuestos.
La expresión resultante de ambos es equivalente y puede simplificarse

como: Y ¯ ¯ ¯
= AB + AD + C D .
Aunque ambas agrupaciones son opuestas (por un lado se agrupan

0s y por el otro 1s), la expresión resultante será equivalente. Así, el
circuito de la izquierda retorna un Producto de Sumas dado por
¯ ¯ ¯
, que es posible simplificar (por álgebra
Y = (A + D )(A + C )(B + D )
booleana) a la misma expresión resultante de la Suma de Productos

de la derecha Y ¯ ¯ ¯
= AB + AD + C D .
El circuito de la izquierda retorna la expresión

¯ ¯ ¯
Y = (A + D )(A + C )(B + D).
El circuito de la derecha retorna la expresión Y ¯ ¯ ¯

= A B + A D + C D.
Usted está diseñando un sistema para operaciones entre números

booleanos de 4 bits. Sin embargo, no está seguro de si el resultado que
entrega su circuito es correcto.
Dados los números sin signo A: 1100 y B: 1001, el sistema debería

retornar los valores:
10101 para la suma, 0011 para la resta y 1101100 para la multiplicación.
En decimal, A = 12 y B = 9 . Para la suma 12 + 9 = 21 , en binario es

10101 (16 + 4 + 1) , el valor en esta respuesta es 0011 (3 en
decimal). Para la resta, 12 − 9 = 3 , en binario 0011 (2 + 1) , el valor
en esta respuesta es 10101 (21 en decimal). Para la multiplicación
12 ∗ 9 = 108 , en binario 1101100 (64 + 32 + 8 + 4) , el valor en esta
respuesta es 1100110 (102 en decimal).
No se pueden realizar las operaciones, pues los números no tienen signo.
La paridad es un método de detección de errores muy utilizado, debido a

la facilidad de su implementación. Tanto el emisor como el receptor
deben estar de acuerdo en cuanto al método de detección para poder
verificar que la información sea recibida correctamente.
Con el fin de recibir un mensaje utilizando el método de paridad impar, se

debe verificar si un circuito digital está diseñado para funcionar con el
protocolo del emisor. Usted tiene conocimiento que el circuito
implementado en el receptor es el siguiente:
Sabiendo que la salida de ERROR se debe activar cuando haya un error

en la paridad, usted deberá entonces:
Modificar el circuito, pues este no es detector de paridad, sino generador

de paridad.
Cambiar la compuerta XNOR por una XOR, de tal manera que el bit de
paridad no active la salida de error.
El circuito está bien así como está montado, pues detecta la paridad
impar.
Al invertir la salida con la compuerta XNOR, el circuito sirve para

detectar paridad impar. Si se quita la negación, detecta paridad par.
Se deben cambiar todas las compuertas a XNOR.
Un sistema de control cuenta con un sensor de temperatura que se

utilizará para medir dicha variable en el tiempo. La señal de los sensores
es un valor de voltaje y tiene la siguiente forma:
De acuerdo con la información recibida por los sensores, es posible

afirmar que:
La señal es analógica y requiere ser procesada para utilizarla en un

circuito digital.
La señal es de tipo analógico, al ser continua en el tiempo. Para su

uso en un circuito digital es necesario pasarla por un conversor
análogo/digital y procesarla para convertirla en un dato binario.
La señal es de tipo digital y puede ser usada en un circuito TTL.
Como la señal tiene un voltaje mayor a 1,5 voltios y menor a 5 voltios, es

compatible con la tecnología TTL.
La señal es digital, pero requiere que se baje su nivel entre 0 y 1 voltio

para usarla como binario.
Los circuitos combinacionales se pueden representar de acuerdo a la

siguiente figura.
En esta se puede ver la relación entre entradas y salidas, así como la

realimentación de las salidas en las entradas, que es posible en un
circuito de este tipo.
Se está diseñando un sistema digital utilizando lógica combinacional,

para lo cual le hacen entrega de un listado de requerimientos. De
acuerdo con el siguiente listado, ¿cuál de los siguientes requerimientos
no es realizable mediante lógica combinacional?
La información que hay en los diferentes puertos de entrada se deberá

poder dirigir hacia un bus de datos, seleccionando la dirección respectiva
del puerto y un ENABLE.
Esta situación se puede resolver utilizando un demultiplexor.
Si el usuario cambia la dirección de selección, se deberá guardar la

información disponible en el bus de datos hasta que oprima nuevamente
el ENABLE, mediante una realimentación de la salida a la entrada.
La información dispuesta en el bus de datos se podrá direccionar hacia las

diferentes tarjetas internas del sistema digital.
La información que llegue a la tarjeta de visualización, deberá convertirse

a un código adecuado para ser mostrada en una matriz de LEDs.
Los mapas de Karnaugh constituyen un método gráfico que facilita la

simplificación de expresiones booleanas. Este método parte de las
expresiones estándar (Suma de Productos o Producto de Sumas) y
permite generar las expresiones más simplificadas posibles (expresiones
mínimas). Dado el siguiente mapa de Karnaugh:
Uno de los siguientes enunciados no es correcto:
La expresión Suma de Productos es Y ¯ ¯ ¯

= A C + BC + AC
La expresión mínima está dada por Y ¯

= A + BC + A.
La expresión de Producto de Sumas es Y ¯ ¯ ¯

= (A + B + C ). (A + B + C )
La expresión completa es
¯ ¯ ¯ ¯ ¯ ¯ ¯ ¯ ¯
Y = A BC + A BC + A BC + ABC + ABC + ABC
Esta expresión es correcta y se obtiene extrayendo los términos

asociados a un 1 en la salida.
Las compuertas NAND son reconocidas como compuertas universales.

Como se puede ver en la imagen, ellas permiten reemplazar cualquiera
de las compuertas básicas, haciendo más económica la fabricación de
circuitos integrados (al usar un único tipo
Teniendo en cuenta lo anterior, analice el circuito de la imagen:
Usted diría que este circuito:
Es un codificador, de 2 entradas y 4 salidas, que dada una de las

entradas, genera su correspondiente número binario en la salida.
Un decodificador de 2 líneas a 4 líneas, que activa algunas de las salidas,

según el código binario en la entrada.
Al hacer la conversión de compuertas se puede verificar que cada

salida se activa para cada uno de los cuatro códigos binarios
posibles en la entrada.
Es un circuito conversor de binario a hexadecimal.
Es un circuito sumador, que retorna la suma de los 2 números A y B.
Calificación de la evaluación: 30 de 75

Parcial - Escenario 4 - Primer Bloque-Teorico - Practico - Sistemas Digitales y Ensambladores - (Grupo1)

Caricato da

Informazioni sul documento

Titolo originale

Copyright

Formati disponibili

Condividi questo documento

Condividi o incorpora il documento

Opzioni di condivisione

Hai trovato utile questo documento?

Questo contenuto è inappropriato?

Copyright:

Formati disponibili

Parcial - Escenario 4 - Primer Bloque-Teorico - Practico - Sistemas Digitales y Ensambladores - (Grupo1)

Caricato da

Copyright:

Formati disponibili

23/9/2019 Parcial - Escenario 4: PRIMER BLOQUE-TEORICO - PRACTICO/SISTEMAS DIGITALES Y ENSAMBLADORES-[GRUPO1]

Fecha límite 24 de sep en 23:55 Puntos 75 Preguntas 20

Volver a realizar la evaluación

Intento Tiempo Puntaje

Calificación para este intento: 30 de 75

Pregunta 1 3.75 / 3.75 ptos.

Todos los circuitos combinacionales vistos hasta ahora pueden ser

Es posible afirmar que:

La salida Y2 se puede implementar con una XOR.

El circuito es un sumador con acarreo.

El circuito es un conversor de código, de binario a BCD.

El circuito funciona como un comparador, con sus tres salidas

Incorrecto Pregunta 2 0 / 3.75 ptos.

El uso de la lógica booleana tiene aplicaciones más allá de los circuitos

Una mamá le dice a su hijo: “Vamos a comer postre, puedes escoger

Si usted tuviera que trasladar esta situación a un circuito digital utilizando

Una compuerta OR, porque si el niño come un postre o el otro estaría

Una compuerta XNOR, que permite simluar la situación en la que se debe

La compuerta XNOR sería útil en una situación donde le dijeran al

Incorrecto Pregunta 3 0 / 3.75 ptos.

Los teoremas de De Morgan son utilizados para la simplificación de

Utilizando los teoremas de De Morgan:

No es posible realizar una mayor simplificación.

Es posible, si se aplica el teorema de De Morgan al primer término:

Se puede simplificar a (W¯¯¯¯¯¯¯¯¯¯¯¯¯¯¯¯

Se puede aplicar la negación al primer término y dejar como (W X + Y ¯¯¯

Se separa el primer término y queda (W ¯¯¯¯¯ ¯¯¯¯

Incorrecto Pregunta 4 0 / 3.75 ptos.

Un programa de computador hace uso de apuntadores para almacenar

otros. Dichas direcciones son mostradas normalmente en formato

Al leer dos direcciones en memoria, el computador le entrega la siguiente

Se pueden representar en binario como: 101101 010110 000010 111111 y

Son contiguas y tienen una extensión de 4 bits.

Aunque sí son direcciones contiguas, la extensión es de 32 bits o 4

Lejanas, puesto que los números menos significativos 02FF y 0300

Contiguas, con una extensión de 32 bits.

Incorrecto Pregunta 5 0 / 3.75 ptos.

El complemento a 2 es un método muy utilizado en los circuitos

En un circuito restador, el complemento a 2 se implementa:

Negando las dos entradas a sumar y agregando un 1 desde el acarreo de

Negando el resultado obtenido de la suma de los dos números y luego

Al negar el resultado, ya se habría realizado la suma previamente, lo

Sumando un número más el complemento a 1 del otro, con acarreo de

Mediante inversores, se obtiene el complemento a 2 y se suma con otro

Pregunta 6 3.75 / 3.75 ptos.

La simplificación booleana consiste en un conjunto de postulados que

Esta respuesta es correcta y parte de aplicar la regla 10 al término

W + WY = W . Para finalizar, quedaría W ¯

Incorrecto Pregunta 7 0 / 3.75 ptos.

Los teoremas de De Morgan y el álgebra booleana permiten reducir

La siguiente expresión: W X + Y Utilizando los teoremas de De Morgan:

Se puede simplificar como (W X + Y ) , al aplicar una doble negación.

La doble negación no se puede aplicar directamente. Primero es

Morgan (W X Y ) , luego sí se puede aplicar la doble negación, hasta

Se puede simplicar como (W XY ), al aplicar los Teoremas de DeMorgan y

Se puede simplificar como W .

No es posible realizar una mayor simplificación.

Incorrecto Pregunta 8 0 / 3.75 ptos.

Una expresión “producto de sumas” (POS, product of sums) está

Se podría decir que:

Es el resultado de los maxtérminos M y M , es decir

Es Igual a los mintérminos M y M , es decir Y

Las expresiones reales para los mintérminos M y M son A¯ BC¯ y