Manual de Practicas

INSTITUTO TECNOLÓGICO SUPERIOR DE TEPEACA
Organismo Público Descentralizado del Gobierno del Estado de Puebla
INGENIERÍA EN SISTEMAS COMPUTACIONALES

ISIC-2010-224
ARQUITECTURAS RECONFIGURABLES
3 – 2 - 5 / SID-1303
MANUAL DE PRÁCTICAS
Elaboró:
Ing. Juan García Hernández
Fecha de elaboración:
02/10/2019
Página 1 de 39
Arquitecturas Reconfigurables
2 – 3 – 5 / SID-1303
CONTENIDO
INTRODUCCIÓN...................................................................................................................... 3
PRÁCTICA No. 1 COMPUERTA NOT (INVERSOR)……………………………………………….4
PRÁCTICA No. 2 COMPUERTA OR ........................................................................................6
PRÁCTICA No. 3 COMPUERTA (NOR)...................................................................................8
PRÁCTICA No. 4 COMPUERTA (AND)...................................................................................10
PRÁCTICA No. 5 COMPUERTA (NAND):...............................................................................12
PRÁCTICA No. 6 COMPUERTA (NAND)................................................................................14
PRÁCTICA No. 7 COMPUERTA OR EXCLUSIVO (XOR = ⊕)..............................................16
PRÁCTICA No. 8 SUMADOR COMPLETO ............................................................................18
PRÁCTICA No. 9 MULTIPLEXOR............................................................................................20
PROYECTO No. 1.....................................................................................................................22
PROYECTO No 2……………………………………………………………………………………….24
PROYECTO No 3………………………………………………………………………………………26
PROYECTO No. 4………………………………………………………………………………………28
Página 2 de 39
2 – 3 – 5 / SID-1303
INTRODUCCIÓN
El presente manual ha sido diseñado como una herramienta de apoyo para la materia de
Arquitecturas Reconfigurables, en la elaboración del manual se ha aplicado el Enfoque por
Competencias, que es una metodología que enfatiza el logro de competencias a fin de que los
estudiantes puedan desempeñarse adecuadamente en una situación real de trabajo. Es decir,
un proceso de aprendizaje que combina la formación técnica («saber») con las habilidades y
destrezas («hacer») y la práctica de los valores («ser»). El manual permitirá conocer acerca de
los dispositivos reconfigurables (FPGA) los cuales se pueden encontrar en la mayoría de los
sistemas electrónicos actuales: teléfonos móviles, dvd, videocámaras, PCs, impresoras, routers,
gateways, PDA, etc., además de que su capacidad de computación en aplicaciones específicas
(criptografía, compresión, procesamiento de video, robótica, comunicaciones, etc..), es muy
superior a cualquier microprocesador de última generación p.ej: PIV HT, y es posible
configurarlos (programarlos) con la misma facilidad con que se escribe un programa en C
La computación reconfigurable llena el hueco entre el hardware (ASIC) y el software

(Microprocesador), mientras consigue una actuación, potencialmente, más rápida que los
microprocesadores mantiene un nivel más alto de flexibilidad que los ASICs. Este tipo de
computación se consigue con la utilización de FPGAs (Field Programmable Gate Arrays). Estos
dispositivos contienen una serie de bloques lógicos cuya funcionalidad se determina a través de
múltiples celdas de SRAM. Estos elementos, también conocidos como bloques lógicos, se
conectan entre sí mediante recursos de interconexión programables. De este modo, se pueden
trazar los circuitos con las funciones lógicas dentro de los bloques lógicos y posteriormente
programar las conexiones entre dichos bloques lógicos formando el circuito necesario dentro de
la FPGA.
La computación reconfigurable se está convirtiendo en un tema de investigación para las

arquitecturas de computadoras, ya que utilizando esta posibilidad se pueden acelerar las partes
de la aplicación que más lo requieran. Esto es debido a que la computación reconfigurable
mantiene los beneficios del software y las aplicaciones de los ASICs. Del mismo modo que los
ASICs proporcionan un método para trazar los circuitos en el hardware logrando una actuación
más rápida que los microprocesadores y además permite la ejecución paralela de múltiples
operaciones. Hay una gama de herramientas para implementar el circuito en la FPGA desde el
método completamente manual hasta un método totalmente automático que utilizan un código
de programa de alto nivel. Finalmente, la reconfiguración en tiempo de ejecución permite
acelerar de una forma más eficiente debido a que permite modificar la configuración del
hardware a lo largo del tiempo.
Los proyectos fueron tomados de:
http://www.intesc.mx/practicas-vhdl/
Página 3 de 39
2 – 3 – 5 / SID-1303
PRÁCTICA NO. 1 UNIDAD 1 SUBTEMA(S)

TÍTULO DE LA PRÁCTICA
DURACIÓN 3 Hrs.
COMPUERTA NOT (INVERSOR)
OBJETIVO GENERAL
Implementar la compuerta NOT en lenguaje VHDL utilizando la tarjeta Symbhia.
MATERIALES/EQUIPO/RECURSOS
 Computadora
 ISE Designe Suite 14.2
 Software Integra
 Tarjeta de desarrollo Symbhia con FPGA Spartan 6.
DESARROLLO DE LA PRÁCTICA
La compuerta NOT permite realizar una operación booleana, invirtiendo la señal de entrada
(A) a la salida (S), como, por ejemplo: Si la entrada es un 1 lógico en su salida tendremos
un 0 lógico o puede tener un 0 a la entrada y de salida tenemos un 1 lógico.
(A = A‟)
La tabla de verdad de la compuerta inversora es como se muestra en la siguiente tabla.
Tabla de Verdad NOT
Representación gráfica de la compuerta inversora:
Compuerta NOT
Página 4 de 39
2 – 3 – 5 / SID-1303
Programación en VHDL
La sentencia de codificación se describe en la siguiente tabla:
Programación NOT
Objetivos
 Desarrollar Primer proyecto en ISE Designe Suite

 Simulación de la aplicación
 Preparación del archivo de programación
 Implementación de la aplicación de la tarjeta de desarrollo (Symbia, con FPGA
SPARTAN 6, XC6SLX4/9, CSG225, VELOCIDAD -2)
Software necesario:
ISE Designe Suite 14.7 de Xilinx
Software Integra para programar la FPGA
Instalar ISE Designe Suite 14.7

Instalar Integra
Implementación Compuerta NOT.

Crear previamente una carpeta con el Nombre “PROYECTOS FPGA”
I. Abrir ISE Designe Suite 14.7
Página 5 de 39
2 – 3 – 5 / SID-1303
File  New Project
Abrirá el asistente para crear el proyecto en este caso le asignamos el nombre de PrimerProyecto,
En Select the type of top-lavel source for the project

Top-level source type seleccionar en este caso (se usará código)  HDL , guardar en la carpeta
PROYECTOSPFGANext
A continuación nos mostrará la lista de opciones con el FPGA que vamos a utilizar.
La tareta Symbhia tiene una FPGA Spartan 6, por lo tanto se selecciona esa opción en Family, en
Device XC6SLX9, el empaquetado (Package) es CSG225, Speed-2, en herramienta de
síntesis (Synthesis Tools) XST (VHDL/Verilog), como simulador (Simulator) ISim
(VHDL/Verilog), en lenguaje preferido (Preferred Lenguage) VHDL. A continuaciónNext
A continuación  Finish
Deberá aparecer lo siguiente: muestra el explorador de proyectos con dos opciones bien
definidas, Implementation ( Implementación) y Simulation Simulación), en cada una de las vistas
tendremos archivos diferentes y herramientas diferentes.
Ahora se creará un archivo fuente donde escribiremos el código de nuestro diseño.

Dar click con el botón derecho sobre la matricula del FPGA:
Elegir New Source
Elegir un archivo VHDL Module y agregar nombre al archivo en este caso Compuerta NOT y su
ubicación , por defecto estará en la carpeta del proyecto
Next
Entonces le damos nombre a nuestra Entidad (Architecture name), puede quedar como aparece
por default (Behavioral) o la puedes cambiar por “Comportamental”, identificamos los pines a y
b como entrada y c como salida
A continuación
Next
Aparecerá un resumen con lo que hemos especificado
dar click en Finish

A continuación abre una plantilla donde escribiremos nuestra arquitectura, después de begin,
escribir s<= not a
Una vez hechos esto en la parte superior esta el botón de guardar.
Verificar que estemos en implementación se selecciona el archivo vhd
Página 6 de 39
2 – 3 – 5 / SID-1303
Damos doble click en Sintetizar
Al terminar nos mostrará un icono que indica si terminó exitosamente o hubo alguna advertencia
o error:
Ahora irnos a la sección de simulación
Seleccionamos el archivo y abajo aparecerán las herramientas relacionadas con el simulador que
estemos utilizando.
Para simular revisamos la sintaxis
Si no hay error aparece esto
E iniciamos el simulador
Nos abrirá la ventana del simulador
Se pone el curso sobre una de las señales, para cambiar valor se sitúa encima de la variable hay
dos formas de asignar valores Force constan y Force clock
Se reinicia la simulación y se asignan valores a a y b
Para a inicia en 1 finaliza en 0, periodo a 100000 (periodo igual a 100 nano segundos)
Ahora agregar a b una señal de reloj de 200 nano segundos
Una vez revisado se implementa en la fpga

En implementación seleccionar el archivo vhdl , botón derecho, para agregar el archivo de cómo
se conectara la entidad a los pines del fpga
En implementation agregamos un nuevo archivo
Ponemos nombre ( poner nombre ConexionesSymbhia)
Next -> Finish
Ahora agregamos el código que localizará las conexiones

NET “a” LOC = P14;
NET “b” LOC = N14;
NET “c” LOC = P15;
Página 7 de 39
2 – 3 – 5 / SID-1303
Guardamos cambios y ahora si implementamos el diseño

Ahora generamos el archivo para programar
Generará un archivo .bit que es el que pasaremos a la tarjeta
Una vez hecho esto abrimos INTEGRA

Click en Desconectado->Abrir
Click FPGA ->PROGRAMAR y asignar valores con los suitches de la tarjeta funcionara
ANALISIS Y REPORTE:
Realizar las actividades asignadas y presentar el reporte las anotaciones correspondientes.
RESULTADOS:
Detallar en cada punto los procedimientos realizados, así como la descripción de cada
componente localizado.
CONCLUSIONES:
Las conclusiones deberán ser elaboradas de acuerdo al método de trabajo propuesto y a
los resultados obtenidos. Utilizando principalmente el análisis de los conceptos adquiridos
en clase y lo resultados obtenidos en la práctica.
En forma indispensable, escriba al menos media cuartilla con sus conclusiones
personales.
Página 8 de 39
2 – 3 – 5 / SID-1303

DURACIÓN 3 Hrs.
COMPUERTA OR
OBJETIVO GENERAL
Implementar la compuerta OR en lenguaje VHDL utilizando la tarjeta Symbhia.
 Computadora
La compuerta (OR) es un dispositivo electrónico la cual entrega a su salida (S) un valor de

1 si uno de sus valores de entrada (A) o (B) es 1 o ambos son 1 y un valor de 0 si sus
valores de entrada de (A) y (B) son 0 en la siguiente Tabla de Verdad se puede observar de
mejor manera.
Tabla de Verdad OR
Representación gráfica compuerta OR
Página 9 de 39
2 – 3 – 5 / SID-1303
Compuerta OR
La sentencia de codificación se describe en la siguiente tabla:
Programación OR
ANALISIS Y REPORTE:
RESULTADOS:
Página 10 de 39
2 – 3 – 5 / SID-1303
CONCLUSIONES:
personales.
Página 11 de 39
2 – 3 – 5 / SID-1303
DURACIÓN 3 Hrs.
COMPUERTA (NOR)
OBJETIVO GENERAL
Implementar la compuerta NOR en lenguaje VHDL utilizando la tarjeta Symbhia.
 Computadora
Compuerta de NOR
La compuerta NOR tiene todas sus entradas (A, B) un valor de 0 y como salida (S) nos da
un 1 lógico, es decir que cuando hay un valor en 1 lógico siempre va tener un 0 lógico en
sus salidas.
Como se muestra en la siguiente tabla de verdad de la compuerta:
Tabla de Verdad NOR
Representación gráfica de la compuerta NOR:
Página 12 de 39
2 – 3 – 5 / SID-1303
Compuerta NOR
Programación NOR
ANALISIS Y REPORTE:
RESULTADOS:
Página 13 de 39
2 – 3 – 5 / SID-1303
CONCLUSIONES:
personales.
Página 14 de 39
2 – 3 – 5 / SID-1303

DURACIÓN 3 Hrs.
COMPUERTA (AND)
OBJETIVO GENERAL
Implementar la compuerta AND en lenguaje VHDL utilizando la tarjeta Symbhia.
 Computadora
La compuerta (AND) envía un valor de 1 a su salida (S) cuando los valores de entrada de
(A) y (B) son 1 en caso uno de los valores de (A) o (B) es cero su valor a la salida „S‟ es
cero. Para mejor explicación mostramos la tabla de verdad en la siguiente tabla:
Tabla de Verdad AND
Representación gráfica Compuerta AND
Compuerta AND
Página 15 de 39
2 – 3 – 5 / SID-1303
ANALISIS Y REPORTE:
RESULTADOS:
CONCLUSIONES:
personales.
Página 16 de 39
2 – 3 – 5 / SID-1303
PRÁCTICA NO. 5 UNIDAD 1 SUBTEMA(S) 1.1

DURACIÓN 3 Hrs.
COMPUERTA (NAND)
OBJETIVO GENERAL
Implementar la compuerta NAND en lenguaje VHDL utilizando la tarjeta Symbhia.
 Computadora
Compuerta de NAND
La compuerta NAND debe tener en sus entradas (A, B) un valor de 0 y como salida (S) nos
da un 1 lógico, es decir que cuando todas sus entradas tienen igual un 1 lógico siempre va
tener un 0 lógico en sus salidas.
Como se muestra en la siguiente tabla de verdad de la compuerta:
Representación gráfica de la compuerta NAND:
Página 17 de 39
2 – 3 – 5 / SID-1303
Compuerta NAND
ANALISIS Y REPORTE:
RESULTADOS:
CONCLUSIONES:
Página 18 de 39
2 – 3 – 5 / SID-1303

personales.
Página 19 de 39
2 – 3 – 5 / SID-1303

DURACIÓN 3 Hrs.
COMPUERTA OR EXCLUSIVO (XOR = ⊕)
OBJETIVO GENERAL
Implementar la compuerta XOR en lenguaje VHDL utilizando la tarjeta Symbhia.
 Computadora
La compuerta conocida como OR Exclusiva (XOR) o disyunción exclusiva envía a su salida

(S) un valor de 1 si exactamente uno de los valores de (A) o (B) es uno (pero no ambos) de
dos condiciones.
Si lo representaríamos a nivel de las compuertas ya conocidas su salida (S) seria:
S = A‟B + AB‟ o también S = A ⊕ B
Tabla de Verdad XOR
Representación gráfica de la compuerta XOR
Página 20 de 39
2 – 3 – 5 / SID-1303
Compuerta XOR
ANALISIS Y REPORTE:
RESULTADOS:
CONCLUSIONES:
Página 21 de 39
2 – 3 – 5 / SID-1303

personales.
Página 22 de 39
2 – 3 – 5 / SID-1303

DURACIÓN 3 Hrs.
MEDIO SUMADOR
OBJETIVO GENERAL
Implementar un medio sumador en lenguaje VHDL utilizando la tarjeta Symbhia.
 Computadora
Medio sumador
El medio sumador es útil para sumar las cantidades de dos bits, de manera que el circuito
de esta suma es el medio sumador. En el medio sumador existen dos entradas (A,B), son
los dígitos a sumar, dos salidas (R, C) que son la respuesta (R) y el acarreo (C), donde lo
último tiene mayor peso, la representación de circuito y su tabla de verdad se muestra a
continuación.
Tabla de Verdad Medio Sumador

Reducción de la expresión:
R (A, B) = A‟B + AB‟
=A⊕B
C (A, B) = AB
Página 23 de 39
2 – 3 – 5 / SID-1303
Representación gráfica del Medio Sumador
Medio Sumador
ANALISIS Y REPORTE:
RESULTADOS:
CONCLUSIONES:
Página 24 de 39
2 – 3 – 5 / SID-1303

personales.
Página 25 de 39
2 – 3 – 5 / SID-1303

DURACIÓN 3 Hrs.
SUMADOR COMPLETO
OBJETIVO GENERAL
Implementar un Sumador Completo en lenguaje VHDL utilizando la tarjeta Symbhia.
 Computadora
Sumador Completo
El sumador completo es la unión de los dos medios sumadores aquí se suman 3 bits, los
dos bits de entrada (A, B) se suman en un medio sumador, la respuesta (R) se vuelve a
sumar en un medio sumador con la tercera entrada (C), los acarreos de los dos medios
sumadores se los suma y se tiene un acarreo total, ah toda esta operación se le denomina
sumador completo. En la siguiente tabla se muestra la tabla de verdad del sumador
completo.
Página 26 de 39
2 – 3 – 5 / SID-1303
Tabla de verdad Sumador Completo
Simplificación del circuito

R=A⊕B⊕C
C0 = (A ⊕ B)C + AB
Representación gráfica del Sumador Completo
Sumador Completo
Página 27 de 39
2 – 3 – 5 / SID-1303
ANALISIS Y REPORTE:
RESULTADOS:
CONCLUSIONES:
personales.
Página 28 de 39
2 – 3 – 5 / SID-1303
DURACIÓN 3 Hrs.
MULTIPLEXOR
OBJETIVO GENERAL
Implementar un Multiplexor en lenguaje VHDL utilizando la tarjeta Symbhia.
 Computadora
Es un circuito combinacional el cual posee un conjunto de entradas tanto de datos como de

control y un solo pin de salida. El trabajo que debe de realizar el multiplexor es el de pasar
la información que se encuentra en la entrada de datos, donde los pines se irán activando
de acuerdo al dato que se le envié en sus pines de control para que así la información
pueda pasar desde su entrada a la salida única que posee este dispositivo.
En la siguiente grafica se mostrará de qué manera se representa un multiplexor de 4 x 1
con línea de activación.
Multiplexor
Página 29 de 39
2 – 3 – 5 / SID-1303
Tabla de Verdad del Mutiplexor
Cada vez que se vayan cumpliendo cada una de las combinaciones se ira activando cada
una de las salidas y empezara a enviar la información cuando se envié una señal a través
de la línea de activación.
Página 30 de 39
2 – 3 – 5 / SID-1303
ANALISIS Y REPORTE:
RESULTADOS:
CONCLUSIONES:
personales.
Página 31 de 39
2 – 3 – 5 / SID-1303
PRROYECTO NO. 1 UNIDAD 1 SUBTEMA(S)

3
DURACIÓN
Hrs.
Proyecto 1. Contador de 8 bits con tarjeta Symbhia
OBJETIVO GENERAL
Implementar un contador de 8 bits utilizando la tarjeta Symbhia en lenguaje VHDL.

Computadora
ISE Designe Suite 14.2
Software Integra
Tarjeta de desarrollo Symbhia con FPGA Spartan 6.
DESARROLLO DEL PROYECTO
El contador se controla mediante 1 bit de inicio/paro y un bit de reseteo. El

incremento del conteo es de 100ms (Tiempo que se puede cambiar modificando la
constante DELAY_FIN)
>CLK (Entrada – 1 bit):

Reloj de la tarjeta a 50MHz.
>INI (Entrada – 1 bit ):

Bit de inicio conectado a un switch de la tarjeta Symbhia.
Cuando INI está en '1' inicia el conteo, cuando está en '0' el conteo se
detiene.
>RESET (Entrada – 1 bit):
Página 32 de 39
2 – 3 – 5 / SID-1303
Bit de reseteo conectado a un switch de la tarjeta Symbhia.

Cuando RESET está en '1', se reinicia el conteo.
>LED (Salida – 8 bits)

Salida de 8 bits conectada a los 8 LEDs de la tarjeta Symbhia.
ANALISIS Y REPORTE:
RESULTADOS:
CONCLUSIONES:
personales.
REFERENCIAS BIBLIOGRÁFICAS.
[1] Journal of VLSI Signal Processing Systems, Kluwer Academic Publishers.
[2] IEEE Design & Test of Computers.
[3] IEEE Computer
[4] IEEE Transaction on Computers
[5] IEEE Transaction on VLSI Systems
[6] IEE Proceedings - Computers and Digital Techniques
[7] Architecture of FPGAs and CPLDs: A Tutorial. S. BROWN; J. ROSE.
[8] Reconfigurable Computing: A Survey of Systems and Software. K.COMPTON; S. HAUK
Página 33 de 39
2 – 3 – 5 / SID-1303
PROYECTO NO. 2 UNIDAD 2 SUBTEMA(S)

TÍTULO DEL PROYECTO
3
DURACIÓN
Contador de 0 a 9 con display utilizando tarjeta Symbhia Hrs.
OBJETIVO GENERAL
Implementar un contador de 0 a 9 en VHDL utilizando un display de 7
segmentos de cátodo común utilizando la tarjeta Symbhia.
OBJETIVOS PARTICULARES
Computadora
Software Integra
Tarjeta de desarrollo Symbhia con FPGA Spartan 6
El contador se controla mediante 1 bit de inicio/paro y un bit de reseteo. El

incremento del conteo es de 1s (Tiempo que se puede cambiar modificando la
constante RETRASO_FIN en el código)

Página 34 de 39
2 – 3 – 5 / SID-1303
>INI (Entrada – 1 bit ):

Bit de inicio conectado a un switch de la tarjeta Symbhia.
Cuando INI está en '1' inicia el conteo, cuando está en '0' el conteo se
detiene.
>RESET (Entrada – 1 bit):

Bit de reseteo conectado a un switch de la tarjeta Symbhia.
Cuando RESET está en '1', se reinicia el conteo.
>DISPLAY (Salida – 7 bits)

Salida de 7 bits conectada al display de 7 segmentos
ANALISIS Y REPORTE:
RESULTADOS:
CONCLUSIONES:
personales.
[3] IEEE Computer
[8] Reconfigurable Computing: A Survey of Systems and Software. K.COMPTON; S. HAUK.
Página 35 de 39
2 – 3 – 5 / SID-1303
PROYECTO NO. 3 UNIDAD 3 SUBTEMA(S) 1.5

TÍTULO DEL PROYECTO
DURACIÓN 3 Hrs.
Contador de 0 a 99
OBJETIVO GENERAL
Implementar un contador de 0 a 99 utilizando 2 display de cátodo común (Se pueden
utilizar de ánodo común modificando el código) el cual está controlado con un bit de
inicio/paro y un bit de reset.
Computadora
Software Integra

>INI (Entrada – 1 bit):

Pin de entrada para inicio/paro del conteo, cuando INI = '1' se inicia el conteo, cuando
INI = '0' el conteo se detiene.
>RESET (Entrada – 1 bits)

Pin de entrada para reiniciar el conteo, cuando RESET = “1” el conteo se reinicia.
Página 36 de 39
2 – 3 – 5 / SID-1303
>DISPLAY(Salida – 7 bits)
Puerto de 7 bits que va conectado a los display de 7 segmentos.
>TRANSISTOR(Salida – 2 bits)
ANALISIS Y REPORTE:
RESULTADOS:
CONCLUSIONES:
personales.
[3] IEEE Computer
PRÁCTICA 4 UNIDAD 4 SUBTEMA(S) 2.1
Página 37 de 39
2 – 3 – 5 / SID-1303
NO.
DURACIÓN 3 Hrs.
Control de un sensor ultrasónico con LCD
OBJETIVO GENERAL
Controlar un sensor ultrasónico HC-SR04, cuya lectura se muestra en un LCD.
Computadora
Software Integra

>CORD(Entrada – 1 bit):
Bit que se encarga de hacer corrimiento a la derecha cuando está en '1'.
>CORI(Entrada – 1 bit):
Bit que se encarga de hacer corrimiento a la izquierda cuando está en '1'.
>DATA_LCD(Salida – 8 bits):
Página 38 de 39
2 – 3 – 5 / SID-1303
Puerto que se conecta a los 8 pines de datos de la LCD.
>ENA(Salida – 1 bit):
Puerto que se conecta al pin de Enable de la LCD.
>RS(Salida – 1 bit):
Puerto que se conecta al pin RS de la LCD.
>RW(Salida – 1 bit):
Puerto que se conecta al pin RW de la LCD.
>TRIGGER(Salida – 1 bit):
Puerto que se conecta al Trigger del HC-SR04.
>ECO(Entrada – 1 bit):
Puerto que se conecta al Echo del HC-SR04
ANALISIS Y REPORTE:
RESULTADOS:
CONCLUSIONES:
personales.
[3] IEEE Computer
Página 39 de 39

Manual de Practicas

Caricato da

Informazioni sul documento

Copyright

Formati disponibili

Condividi questo documento

Condividi o incorpora il documento

Opzioni di condivisione

Hai trovato utile questo documento?

Questo contenuto è inappropriato?

Copyright:

Formati disponibili

Manual de Practicas

Caricato da

Copyright:

Formati disponibili

INSTITUTO TECNOLÓGICO SUPERIOR DE TEPEACA

Organismo Público Descentralizado del Gobierno del Estado de Puebla

INGENIERÍA EN SISTEMAS COMPUTACIONALES

Ing. Juan García Hernández

PRÁCTICA No. 1 COMPUERTA NOT (INVERSOR)……………………………………………….4

PRÁCTICA No. 2 COMPUERTA OR ........................................................................................6

PRÁCTICA No. 3 COMPUERTA (NOR)...................................................................................8

PRÁCTICA No. 4 COMPUERTA (AND)...................................................................................10

PRÁCTICA No. 5 COMPUERTA (NAND):...............................................................................12

PRÁCTICA No. 6 COMPUERTA (NAND)................................................................................14

PRÁCTICA No. 7 COMPUERTA OR EXCLUSIVO (XOR = ⊕)..............................................16

PRÁCTICA No. 8 SUMADOR COMPLETO ............................................................................18

PRÁCTICA No. 9 MULTIPLEXOR............................................................................................20

PROYECTO No. 1.....................................................................................................................22

PROYECTO No. 4………………………………………………………………………………………28

La computación reconfigurable llena el hueco entre el hardware (ASIC) y el software

La computación reconfigurable se está convirtiendo en un tema de investigación para las

Los proyectos fueron tomados de:

PRÁCTICA NO. 1 UNIDAD 1 SUBTEMA(S)

Tabla de Verdad NOT

Representación gráfica de la compuerta inversora:

 Desarrollar Primer proyecto en ISE Designe Suite

Instalar ISE Designe Suite 14.7

Implementación Compuerta NOT.

File  New Project

En Select the type of top-lavel source for the project

Ahora se creará un archivo fuente donde escribiremos el código de nuestro diseño.

Elegir New Source

dar click en Finish

Una vez hechos esto en la parte superior esta el botón de guardar.

Verificar que estemos en implementación se selecciona el archivo vhd

Damos doble click en Sintetizar

Ahora irnos a la sección de simulación

Para simular revisamos la sintaxis

Si no hay error aparece esto

Ahora agregar a b una señal de reloj de 200 nano segundos

Una vez revisado se implementa en la fpga

En implementation agregamos un nuevo archivo

Ponemos nombre ( poner nombre ConexionesSymbhia)

Next -> Finish

Ahora agregamos el código que localizará las conexiones

Guardamos cambios y ahora si implementamos el diseño

Generará un archivo .bit que es el que pasaremos a la tarjeta

Una vez hecho esto abrimos INTEGRA

PRÁCTICA NO. 2 UNIDAD 1 SUBTEMA(S)

La compuerta (OR) es un dispositivo electrónico la cual entrega a su salida (S) un valor de

Representación gráfica compuerta OR

PRÁCTICA NO. 3 UNIDAD 1 SUBTEMA(S)

Implementar la compuerta NOR en lenguaje VHDL utilizando la tarjeta Symbhia.

Tabla de Verdad NOR

Representación gráfica de la compuerta NOR:

PRÁCTICA NO. 4 UNIDAD 2 SUBTEMA(S)

Implementar la compuerta AND en lenguaje VHDL utilizando la tarjeta Symbhia.

Tabla de Verdad AND

Representación gráfica Compuerta AND

PRÁCTICA NO. 5 UNIDAD 1 SUBTEMA(S) 1.1

Implementar la compuerta NAND en lenguaje VHDL utilizando la tarjeta Symbhia.

Representación gráfica de la compuerta NAND:

En forma indispensable, escriba al menos media cuartilla con sus conclusiones

PRÁCTICA NO. 6 UNIDAD 1 SUBTEMA(S) 1.1

Implementar la compuerta XOR en lenguaje VHDL utilizando la tarjeta Symbhia.

La compuerta conocida como OR Exclusiva (XOR) o disyunción exclusiva envía a su salida

Tabla de Verdad XOR

Representación gráfica de la compuerta XOR