1.

Una celda de almacenamiento de un bit para una memoria RAM utilizando

cerrojos (latches).

La celda de almacenamiento de un bit para una RAM se diseña usando el cerrojo tipo D.

Luego de investigar los usos de los cerrojos en un circuito se identifica que al usar un cerrojo (Latch)
para los diferentes ingresos de datos se establecen 4 posibles combinaciones con datos binarios
utilizando dos entradas (SET Y RESET) lo anterior por cada Bit que se trabaje.

Al usar el Latch tipo D en el momento que la entrada (E) es activada almacenamos en el Latch (1).

Y dado que nuevamente establecemos dos entradas Latch D y (E) obtenemos 4 posibles
combinaciones por cada bit, como se puede evidenciar en la tabla de verdad relacionada a
continuación.

Latch (D) Entrada (E) Salida (Q)

0 0 X
0 1 0
1 0 X
1 1 1

En la siguiente figura se evidencia el circuito lógico del Cerrojo D:

Para el desarrollo del circuito de 1 Bit con Latch tipo D se recurre a la investigación en el portal
https://www.allaboutcircuits.com/textbook/digital/chpt-10/d-latch/

2. Utilizando la celda de un bit, montar una celda de 4 bits (nibble).

Tomando como base la información vista en las sesiones y adaptando la información contenida en
el tutorial encontrado en la investigación Logisim: Examples using a 4-bit adder en la ruta
https://www.youtube.com/watch?v=Ju3rcpaZ1wo usamos los circuitos de 1 Bit con Latch tipo D y
lo integramos. Se crea una entrada (WE) que habilite la escritura.
 3. Utilizando el byte, montar 4 bytes consecutivos.

A razón de simplificar el trabajo previamente creamos un circuito con 1 Byte haciendo uso de 2
celdas de almacenamiento de 4 bit (Nibble) creada previamente. Añadiendo dos Pines de 8 bits
(ENTRADA Y SALIDA) asi como una entrada WE.

Por ultimo tomamos 4 bytes y los ensamblamos en un circuito con dos Pin (WE) habilita la escritura
y (OE) habilita la salida, junto con dos Pines de 8 bits que nos sirven como (ENTRADA Y SALIDA).

Se hace uso de los elementos de control añadiendo un Pin (Dirección) y un Decodificador de 2*4
(utilizado en la primera entrega) para la dirección de memoria, y por ultimo un multiplexor que
procese la información de las 4 entradas y la redirija al PIN de salida si (OE) está habilitado.
 4. Montar una matriz de memoria de 64 palabras de 4 bits, es decir de 8 x 8 nibbles,
utilizando los elementos de control de la entrega uno, diseñe un circuito que le
permita la lectura/escritura de los datos de cada una de las celdas.

Se crea una matriz de memoria de 8x8 usando la unidad de memoria de 1 byte, Se usan los
elementos de control de la primera entrega para permitir leer y escribir en la memoria y se usa un
multiplexor 8x1 para elegir la salida de lectura, el decodificador 5x32 se usa para la dirección de
memoria, la siguiente figura muestra el circuito diseñado, se habilita el decodificador 3*8 a 1 para
que así siempre este habilitado.
5. Utilice el decodificador de binario a 7 segmentos diseñado en la primera entrega
para la visualización de los datos.

Por último, se adaptan dos Decos de Binario a 7 segmentos y dos displays para poder visualizar
los datos. Se añade un pin de Entrada x8 y los controles OE, CS, WE así como un pin x3 para el
direccionamiento de la memoria.