1

SISTEMAS DIGITALES
PRIMERA ENTREGA
SEMANA – 3
FACULTAD INGENIERIA DE SOFTWARE

Integrantes:

Edison Andrés Tafur Herrera

Código: 1221070258
John Carlos Bustos Palacios
Código: 821020120
Jonathan Stib Sosa Gómez
Código: 1911982873
Juan Sebastián Murcia Laverde
Código: 1911982434

Instructor:

Piedrahita Giovanny
Docente De Sistemas
Digitales/Ensambladores
Politécnico Grancolombiano

INSTITUCIÓN UNIVERSITARIA
POLITÉCNICO
GRANCOLOMBIANO
FACULTAD DE INGENIERIA
DE SOFTWARE
2019
 2

Semana 3: Diseño de los elementos de control de

lectura/escritura de una memoria RAM

1. Actividad para desarrollar.

El proyecto para este módulo consiste en un problema de diseño

de una memoria RAM. Este problema se Divide en tres partes.

A. Diseño de los elementos de control de lectura/escritura de

una memoria RAM.
B. Diseño de las celdas de almacenamiento de memoria
RAM.
C. Diseño de control secuencial de una memoria RAM.

2. PRIMERA ENTREGA SEMANA 3:

Propuesta de diseño de tres circuitos combinables en

Logisim que contengan:

A. Un decodificador que convierte una señal de 5 bits a un

único dato entre (0 a 31) para selección de filas y
columnas de una memoria RAM, y para el control de
lectura / escritura de esta.

B. Un circuito de control con tres entradas y dos salidas

- Entrada CHIP SELECT (CS) funciona como la
habilitación de la memoria RAM
- Entrada write enable (WE) para activar la escritura
en la memoria
- Entrada Output enable (OE) para activar el envio
de datos por el Bus.
 3

Cuando CS y WE están activados, la salida E (escritura) debe

activarse. Si WE esta activado, la salida L (lectura) debe
permanecer inactiva. Si CS y OE están activos, la salida L
(lectura) debe activarse.

C. Un circuito conversor para un display de siete

segmentos que se utilizara para visualizar
posteriormente el dato disponible en la memoria RAM.

3. SOLUCION DEL CIRCUITO QUE CONTIENE UN

DECODIFICADOR QUE CONVIERTE UNA SEÑAL DE 5
BITS A UN UNICO DATO.

La funcionalidad del decodificador consiste en un circuito que

recibe una variable de entrada (binaria), que nos permite indicar
cual es la posición de la celda (Decimal) de las 32 opciones que
se tiene, ubicando la casilla que se quiere operar, con An de que
el resultado de la operación lo arroje en sistema binario o
hexadecimal si es el dado caso.

A. Se obtiene una de la matriz con 32 celdas que hace la

referencia a los 5 bits, teniendo siempre en cuenta que en
el sistema binario cada combinación tiene dos posibilidades
(0-1), obtenemos como una solucion 2/5, la tabla 1 tiene
información de esta operación.
 4

Para la operación de celdas y columnas en el decodificador se

obtiene una de la matriz como se puede reflejar en la “figura 1,”

Fig. 1 matriz de operación sin datos, la columna resaltada

corresponde al peso del bit.

B. Se obtiene una tabla de verdad de la memoria de 0 a 32,

ver la tabla 2
 5

C. Obtener el mapa de karnauhg, para una de las salidas,

siempre tener en cuenta la zona sombreada como se
muestra en la figura 2.

Mapa de Karnauhg y su correspondiente solución, como se

muestra en la Figura 3.
 6

D. Representación de la grafica del decodificador de una

memoria RAM, diseñado en logisim, la ilustración se
procede a la descripción del mismo; se puede observar la
letra A, donde se ingresa la dirección de entrada y la letra
D la dirección de salida, la opción SEL (select), activa la
memoria para obtener los datos en la dirección de salida,
la opción CLR (control), opera para resetear toda
información que contenga la memoria y la opción OUT,
permite el ingreso o salida de datos a la memoria por medio
de combinación al reloj con el fin de almacenar datos. Ver
figura 4.
 7

E. Representación grafica del decodificador en simulación

conectado, a la entrada de 5 bits contiene los datos 00011
que nos da la posición del numero 7, el resultado de la
operación se puede obtener hasta en sistema hexadecimal
(4 bits de salida) si es el caso. Para el numero 7 el resultado
de la conversión en binario nos arroja 111ver figura 5.
 8

4. SOLUCION A UN CIRCUITO DE CONTROL CON TRES

ENTRADAS Y DOS SALIDAS

A. El requerimiento para este circuito debe tener en cuenta

que cuando CS y WE están activados, la salida E (escritura)
Debe activarse. Si WE esta activado, la salida L (lectura)
debe permanecer activa. Si CS y OE están activos, la salida
L (lectura) debe activarse. Ver figura 6,7 y 8.
 9

B. Obtención tabla de verdad, para el desarrollo del circuito

ver tabla 3
 10

C. Mapas de Karnaugh para la elaboración del circuito. Ver

figura 9
 11

5. ELABORACION DE UN CIRCUITO CONVERSOR PARA

UN DISPLAY DE 7 SEGMENTOS

La funcionalidad del display de 7 segmentos consiste en un

circuito que recibe 4 variables de entrada (binaria), que
permite iluminar leds específicos de los 7 que se tiene
disponibles, con el An que en el display se muestre la
representación decimal del numero binario ingresado.

A. Para la representación de cada segmento se utiliza la

figura 10 donde se indica la ubicación de cada led; con
esta representación se realiza la tabla de conversión de
decimal a binario y los respectivos segmentos que
utilizara en el display de 7 segmentos, ver figura 10.
 12

Tabla 4 de conversión de binario a decimal y representación en el display de 7

segmentos.

B. Para realizar el circuito en logisim se ingresan 4 entradas X3,X2,X1 y

X10 que representan los números del 0 al 9 en binario, y 7 salidas
A,B,C,D,E,F y G que representan cada uno de los segmentos del
display, obsérvese que podemos representar 16 caracteres,
(representación hexadecimal), pero en este caso nos interesa la
representación decimal por los últimos 6 caracteres quedaran nulos ver
figura 11.
 13

C. En la figura 12 se muestra el circuito equivalente con un caso práctico,

donde la entrada es 0110 y de acuerdo con la tabla 4 la respectiva salida
en el display es el numero 6
 14

D. Mapas de Karnaugh para la elaboración del circuito para cada salida

Salida A:

Salida B:
 15

Salida C:

Salida D:
 16

Salida E:

Salida F: