Sei sulla pagina 1di 1

º

Contadores Físicos
Juan Sebastian Baez, Andrés Rincón
Facultad de Ingeniería electrónica
Universidad Pontificia Bolivariana

Resumen- en este laboratorio se realizo una actividad de


acercamiento a los contadores físicos enseñándonos la lógica que
existe detrás de estos, con lo cual podremos entender su III. Conclusiónes
funcionamiento. diseño y posterior montaje con ayuda del FPGA,
gracias a lo aprendido en las clases teóricas anteriores. - Dependiendo del tipo de flipflop utilizado puede ser
mas o menos sencillo el análisis de los mapas de
Karnaugh, gracias a ello es posible realizar el montaje
I. INTRODUCCIÓN del contador de maneras distintas
Los contadores físicos tienen la particularidad de seguida una
secuencia de números ya sea de manera descendente o - Es importante tener en cuenta que los valores
ascendente gracias a su funcionamiento como contadores repetidos pueden ser simplificados , también las
pueden ser utilizados para cualquier secuencia de números que compuertas negadas o repetidas ya que esto puede
se quiera utilizar , en el laboratorio realizado tuvimos el reducir bastante el trabajo ala hora de diseñar
acercamiento con los contadores de manera directa ya que
pudimos diseñar un contador con lo aprendido en la clase
teórica teniendo en cuenta el procedimiento necesario en el
cual los números no necesariamente eran secuenciales entre sí.

Se utilizaron flip flops para realizarlos de una manera rápida


debido a que es más sencillo realizar los contadores a base de REFERENCIAS
los flip flops conocidos en prácticas anteriores [1] J. Díaz-Verdejo, "Ejemplo de bibliografía", En Actas de las XI Jornadas
de Ingeniería Telemática, vol. 1, n. 1, pp. 1-5, 2013.

II. EXPLICACION DEL DISEÑO

Para realizar el diseño se utilizó el método aprendido en la


clase teórica, donde se organizaron los valores dependiendo de
como se repetía la secuencia; además, se simplificaron los flip
flops iguales o negados, seguidamente se colocó la secuencia
numérica en BCD o binario dependiendo del ejercicio se
organizó en una tabla secuencial y se redujo de la manera antes
mencionada.

Después de realizar el proceso anterior mente mencionado se


realiza la simplificación de cada flip flop a través de mapas de
Karnaugh rellenados con β y α dependiendo del cambio de sus
estados a través del tiempo; al terminar de llenar los primeros
mapas de Karnaugh se rellenan nuevamente pero esta vez con
valores de cero o uno dependiendo del flip flop que se utilizara.

Son agrupados en conjuntos de cero o uno dependiendo de


como se quiera resolver el mapa y se obtiene asi las ecuaciones
de estado de cada flip flop para su montaje en el FPGA.