04 Circuitos Combinacionais PDF

UNIVERSIDADE FEDERAL RURAL DO SEMI-ÁRIDO
CENTRO MULTIDISCIPLINAR DE PAU DOS FERROS

DEPARTAMENTO DE ENGENHARIAS E TECNOLOGIA
PEX0240 – CIRCUITOS DIGITAIS
Capítulo 04
Análise e Síntese de Circuitos
Combinacionais
Prof.: Pedro Thiago Valério de Souza
UFERSA – Campus Pau dos Ferros
pedro.souza@ufersa.edu.br
UFERSA/CMPF – Souza, 2019 PEX0240 – Circuitos Digitais 1

Análise de Circuitos Combinacionais
▪ Denominamos o processo de análise o processo de descrever o
funcionamento de um circuito combinacional em função de:
▪ Expressões Lógicas;
▪ Tabelas-Verdade;
▪ Diagrama de Temporização.
▪ Geralmente temos como ponto de partida o diagrama de circuito;

▪ Passo-a-passo em análise de circuitos combinacionais:
▪ Passo 1 - Analisar o circuito combinacional de forma a obter as
expressões lógicas na saída. A análise é feita no sentido das
entradas até a saída, de forma em cascata;
▪ Passo 2 - A partir da expressão lógica da saída, obter a tabela
da verdade do circuito lógico;
▪ Lembrar das regras de precedência;

Exemplo No. 1: Para os diagramas de circuitos apresentados nas Figuras a
seguir, pede-se para determinar a expressão lógica na saída e a tabela da
verdade.
(i)
(ii)

Exemplo No. 1: Para os diagramas de circuitos apresentados nas figuras a
seguir, pede-se para determinar a expressão lógica na saída e a tabela da
verdade.
(iii)
(iv)

Elaboração de Diagrama de Circuito
▪ Se a descrição de um circuito é feita através de uma expressão
lógica, é possível encontrar um diagrama do circuito lógico que
realiza essa expressão.
▪ Utilizar as portas lógicas adequadas (AND, OR, NOT, NAND e
NOR);
▪ Lembrar das regras de precedência para desenhar a o
diagrama de circuito lógico;
▪ Teste: executar o processo de análise do diagrama de circuito,
de forma a verificar se o diagrama de circuito equivale a
expressão lógica a ser convertida.

Elaboração de Diagrama de Circuito
Exemplo No. 2: Usando as portas que desejar, desenhe o diagrama de
circuito que executa as seguintes funções lógicas:
(i) z = ABC
(ii) z = A' + B
(iii) z = AC + BC' + A'BC
(iv) z = (A + B)(B' + C)
(v) z = A(B + CD)
(vi) z = [AB(C + D)]'
(vii) z = ABC' + (A + B + C)D, utilizando lógica AIO de um/duas entrada(s).

Simplificação de Circuitos Combinacionais
▪ Determinar um circuito equivalente, porém utilizando menos portas
lógicas e/ou variáveis de entrada e/ou conexões.
▪ Isso quer dizer, realizar um circuito que faça a mesma coisa,
porém que seja mais barato.

▪ Exemplo: Os circuitos da figura (a) e (b) são equivalentes (pois
executam a mesma função lógica)

▪ Existem três formas principais de simplificar circuitos lógicos:
▪ Simplificação Algébrica: utiliza as propriedades da álgebra
booleana para realizar o processo de simplificação;
▪ Mapa de Veitch-Karnaugh (Mapa-VK): método de escrever a
tabela da verdade de uma forma simples para ver
oportunidades de eliminar variáveis de expressões lógicas;
▪ Método tabular de Quine-McCluskey: é funcionalmente
idêntico ao mapa de Veicth-Karnaugh, mas a forma tabular o faz
mais eficiente para uso em algoritmos computacionais;

▪ Simplificação Algébrica:
▪ Expandir a expressão lógica, usando propriedades distributivas
e teoremas de DeMorgan;
▪ Agrupar os termos semelhantes;

▪ Simplificação Algébrica:
Exemplo No. 3: Utilizando o processo de simplificação algébrica,
simplifique as expressões lógicas abaixo. Desenhe o circuito original e
simplificado, comparando a quantidade de portas utilizadas para a
elaboração do circuito.
(i) y = AB'D + AB'D'
(ii) y = (A' + B)(A + B)
(iii) y = ACD + A'BCD
(iv) y = (A'C')'AB' + ABC
(v) y = A'C(A'BD)' + A'BC'D' + AB'C

Síntese Combinacional
▪ Síntese Combinacional: A partir de uma especificação, determinar
um circuito que realize a função desejada.
▪ Geralmente, a síntese de sistemas digitais segue os passos abaixo:
▪ Passo 1 – Representação do problema a ser abordado através
de uma Tabela da Verdade;
▪ Passo 2 – Obtenção de uma Expressão Booleana a partir da
Tabela da Verdade do problema;
▪ Passo 3 – Simplificação da expressão lógica obtida (passo
opcional);
▪ Passo 4 – Obtenção do Circuito Lógico a partir da Expressão
Booleana a partir da expressão lógica;

▪ Existem duas formas padronizadas paras expressões lógicas, que
são resultantes do processo lógico combinacional:
▪ Soma-de-Produtos (SoP);
▪ Produto-de-Somas (PoS).

▪ Soma de Produtos (SoP):
▪ É quando uma expressão lógica é escrita com dois ou mais
termos AND (produtos) que são conectados a uma porta OR
(Soma);
▪ Cada termo da AND consiste em uma ou mais variáveis que
aparecem individualmente na sua forma complementada
(barrada) ou não.

▪ Soma de Produtos (SoP):
▪ Exemplos:
▪ x = ABC + A'BC'
▪ y = AB + A'BC' + C'D' + D
▪ z = A'B + CD' + EF + GK + HL'
▪ Obs.: w = A(BC)' + A'BC' não está na forma soma de
produtos, pois o sinal de inversão não pode cobrir mais do
que um termo.

▪ Produto de Somas (PoS):
▪ É quando uma expressão lógico é escrita com dois ou mais
termos OR (somas) que são conectados a uma porta AND
(Produto).
▪ Cada termo da OR consiste em uma ou mais variáveis que
aparecem individualmente na sua forma complementada
(barrada) ou não.

▪ Produto de Somas (PoS):
▪ Exemplos:
▪ x = (A + B' + C)(A + C)
▪ y = (A + B')(C'+ D)F
▪ z = (A + C)(B + D')(B' + C)(A + D' + E')
▪ Obs.: w = (A + B' + C)(A + C)' não está na forma produtos-
de-soma pois o sinal de inversão não pode cobrir mais do
que um termo.

▪ Dado uma tabela-verdade, é possível determinar a expressão lógica
que realiza tal operação;
▪ Pode-se elaborar uma expressão lógica através:
▪ Soma de Produtos;
▪ Produtos de Soma.
▪ Para isso vamos definir dois conceitos:
▪ Minterms: utilizado no projeto de soma-de-produtos;
▪ Maxterms: utilizado no projeto de produto-de-somas.

▪ Minterm:
▪ O minterm é o termo produto correspondente a cada linha da
tabela-verdade em que:
▪ Cada variável de entrada aparece apenas uma vez;
▪ Se o bit corresponde a entrada na linha da tabela-verdade
for igual a 0, o termo aparece na forma complementada;
for igual a 1, o termo aparece na forma não complementada.

▪ Minterm:
Exemplo No. 4: Elabore a tabela de minterms para duas, três e quatro
variáveis.
▪ Obs.: A saída de um minterm sempre será:

▪ ALTO para a condição da tabela verdade correspondente ao
minterm;
▪ BAIXO para qualquer outra condição da tabela-verdade.

▪ Maxterm:
▪ A maxterm é o termo soma correspondente a cada linha da
tabela-verdade em que:
▪ Cada variável aparece apenas uma vez;
for igual a 0, o termo aparece na forma não complementada;
for igual a 1, o termo aparece na forma complementada.

▪ Maxterm:
Exemplo No. 5: Elabore a tabela de maxterms para duas, três.
▪ Obs.: A saída de um maxterm sempre será:

▪ BAIXO para a condição da tabela verdade correspondente ao
maxterm;
▪ ALTO para qualquer outra condição da tabela-verdade

▪ Tendo posse da tabela-verdade, encontrar a expressão lógica a
partir da tabela da verdade através de soma de produtos é feita da
seguinte forma:
▪ Passo 1 - Elabore a tabela de minterms;
▪ Passo 2 - Faça o OR (soma) dos minterms que correspondem a
saída igual a um (ALTO) na tabela da verdade, encontrando a
expressão de saída;
▪ Passo 3 - A partir da expressão de saída, elabore o diagrama
lógico correspondente.

Exemplo No. 6: Determine a expressão lógica e o diagrama de circuito
lógico que possui a seguinte tabela da verdade.
Entradas Saída
A B Z
0 0 0
0 1 1
1 0 1
1 1 0

lógico que possui a seguinte tabela-da-verdade.
Entradas Saída
A B C Z
0 0 0 1
0 0 1 1
0 1 0 0
0 1 1 0
1 0 0 1
1 0 1 0
1 1 0 1
1 1 1 1

Exemplo No. 8: Determine a expressão lógica e o Entradas Saída
A B C D Z
diagrama de circuito lógico que possui a seguinte tabela-
0 0 0 0 0
da-verdade. 0 0 0 1 0
0 0 1 0 0
0 0 1 1 0
0 1 0 0 1
0 1 0 1 0
0 1 1 0 1
0 1 1 1 0
1 0 0 0 1
1 0 0 1 0
1 0 1 0 0
1 0 1 1 1
1 1 0 0 0
1 1 0 1 0
1 1 1 0 0
1 1 1 1 0
▪ Tendo posse da tabela-verdade, encontrar a expressão lógica a
partir da tabela-da-verdade através de produto-de-somas é feita da
seguinte forma:
▪ Passo 1 - Elabore a tabela de maxterms;
▪ Passo 2 - Faça o AND (produto) dos maxterms que
correspondem a saída igual a zero (BAIXO) na tabela-da-
verdade, encontrando a expressão de saída;
▪ Passo 3 - A partir da expressão de saída, elabore o diagrama
lógico correspondente.

lógico que possui a seguinte tabela da verdade (utilize produto-de-somas).
Entradas Saída
A B Z
0 0 0
0 1 1
1 0 1
1 1 0

Exemplo No. 10: Usando o processo de projeto combinacional, crie um
detector de número primo de quatro bits. O circuito tem quatro entradas, A,
B, C e D que correspondem a um número de quatro bits (A é o bit mais
significativo) e uma saída denominada P que fornece 1 quando a saída é um
número primo ou 0, em caso contrário.

Exemplo No. 11: Um roteador de rede interconecta diversos computadores e
permite-lhes enviar mensagens entre si. Se dois ou mais computadores
enviarem mensagens simultaneamente, elas colidirão e as mensagens terão
de ser enviadas novamente. Projete um circuito lógico de detecção de
colisão para um roteador que interconectada quatro computadores. O
circuito tem quatro entradas denominadas A, B, C e D que estão em 1
quando o respectivo computador está enviando uma mensagem ou em 0, em
caso contrário. O circuito tem uma saída denominada F que é 1 quando uma
colisão é detectada ou 0, em caso contrário.

Mapas de Karnaugh
▪ Consiste um método visual que tem como objetivo minimizar (e
projetar) expressões algébricas com poucas variáveis;
▪ Pode ser aplicado com mais variáveis (mas fica complexo);
▪ É uma representação gráfica da tabela da verdade;
▪ Agrupa os minterms adjacentes, que diferem entre si de apenas
uma variável;
▪ Código Gray;
▪ Permite “ver” oportunidades de combinar termos para eliminar
variáveis.

Mapas de Karnaugh
▪ Exemplos de Mapas de V-K:
B C CD
0 1 0 1 00 01 11 10
0 00 00
A
1 01 01
AB AB
11 11
2 variáveis
10 10
3 variáveis 4 variáveis
▪ Adjacência: Dois quadrados do mapa V-K são adjacentes se e somente se

diferirem de apenas uma variável.

Mapas de Karnaugh
▪ Exemplos de Mapas de V-K:
CDE
000 001 011 010 110 111 101 100
00
01
AB
11
10
5 variáveis Alta dimensionalidade

Mapas de Karnaugh
▪ Propriedades:
▪ Propriedade 1: Cada cédula do mapa V-K corresponde a uma
linha da tabela da verdade;

Mapas de Karnaugh
▪ Propriedades:
▪ Propriedade 2: As cédulas adjacentes diferem entre si de
apenas uma variável;
▪ Para isso, utiliza-se codificação Gray nas linhas e colunas.
▪ Observação 1: Cada quadrado da linha superior é
considerado adjacentes.
▪ Observação 2: Cada quadrado da coluna mais a esquerda é
considerada adjacente ao quadro correspondente da coluna
mais a direita.

Mapas de Karnaugh
Exemplo No. 12: Preencha o Mapa V-K das seguintes tabela da verdade.
Entradas Saída Entradas Saída Entradas Saída
A B Z A B C Z A B C D Z
0 0 0 0 0
0 0 0 0 0 0 1
0 0 0 1 0
0 1 1 0 0 1 1
0 0 1 0 0
1 0 1 0 1 0 0
0 0 1 1 0
1 1 0 0 1 1 0
0 1 0 0 1
1 0 0 1 0 1 0 1 0
1 0 1 0 0 1 1 0 1
1 1 0 1 0 1 1 1 0
1 1 1 1 1 0 0 0 1
1 0 0 1 0
1 0 1 0 0
1 0 1 1 1
1 1 0 0 0
1 1 0 1 0
1 1 1 0 0
1 1 1 1 0
Mapas de Karnaugh
▪ Observação: Regra Geral de Preenchimento do Mapa V-K para 3 e
4 variáveis:
C CD
0 1 00 01 11 10
00 L0 L1 00 L0 L1 L3 L2
01 L2 L3 01 L4 L5 L7 L6
AB AB
11 L6 L7 11 L12 L13 L15 L14
10 L4 L5 10 L8 L9 L11 L10

Mapas de Karnaugh
▪ Agrupamento:
▪ É o conjunto de dois ou mais 1s que são adjacentes que
formem uma figura convexa;
▪ Pode-se agrupar:
▪ Pares (2 elementos);
▪ Quadras (4 elementos);
▪ Octetos (8 elementos);
▪ Qualquer agrupamento de 2n elementos.

Mapas de Karnaugh
▪ Agrupamento:
▪ O agrupamento elimina as variáveis que aparecem na forma
normal e complementada, permanecendo apenas as variáveis
que permanecem constante no agrupamento.
▪ O agrupamento consiste em uma AND das variáveis que
não mudam.
▪ Só podem ser agrupados quadrados adjacentes.

Mapas de Karnaugh
Exemplo No. 13: Determine as expressões de cada um dos agrupamentos
dos Mapas V-K abaixo.
C CD CD
0 1 00 01 11 10 00 01 11 10
00 0 0 00 0 0 0 0 00 0 0 0 0
01 1 0 01 0 0 0 0 01 0 1 1 0
AB AB AB
11 1 0 11 1 1 1 1 11 0 1 1 0
10 0 0 10 0 0 0 0 10 0 0 0 0

Mapas de Karnaugh
Exemplo No. 13 - Continuação: Determine as expressões de cada um dos
agrupamentos dos Mapas V-K abaixo.
CD CD
00 01 11 10 00 01 11 10
00 1 0 0 1 00 0 0 0 0
01 0 0 0 0 01 1 1 1 1
AB AB
11 0 0 0 0 11 1 1 1 1
10 1 0 0 1 10 0 0 0 0

Mapas de Karnaugh
▪ Após determinar todos os agrupamentos possíveis, devemos
realizar a expressão de saída;
▪ A expressão de saída é dada pelo OR das expressões dos
agrupamentos.
▪ Ou seja, o projeto do mapa V-K apresentado aqui é feito através
de soma-de-produtos;

Mapas de Karnaugh
▪ Passo-a-passo do projeto utilizado mapas V-K:
▪ Passo 1: Preencha o Mapa V-K em função da tabela da verdade;
▪ Passo 2: Agrupe os 1s que não sejam a adjacentes a nenhum
outro;
▪ Passo 3: Procure por aqueles 1s que são adjacentes somente a
um outro 1s.
▪ Passo 4: Agrupe qualquer octeto, mesmo que ele contenha
alguns 1s que já tenham sido combinados;
▪ Passo 5: Agrupe qualquer quarteto (seguindo a mesma regra
acima);
▪ Passo 6: Forme a soma OR de todos os termos gerados por
cada agrupamento.

Mapas de Karnaugh
Observação: Notação simplificada para o mapa da V-K (de forma a
facilitar o processo de simplificação).
C CD
0 1 C’ C 00 01 11 10 C’ C
00 B’ 00 B’
A’ A’
01 01
AB B AB B
11 11
A A
10 B’ 10 B’
D’ D D’
3 variáveis 4 variáveis

Mapas de Karnaugh
Exemplo No. 14: Determine a expressão lógica para as seguintes tabela da
verdade.
Entradas Saída Entradas Saída Entradas Saída Entradas Saídas
A B C Z A B C D Z A B C D Z A B C S V
0 0 0 0 0 0 0 0 0 0
0 0 0 1 0 0 0 0 0
0 0 0 1 0 0 0 0 1 0
0 0 1 1 0 0 1 1 0
0 0 1 0 1 0 0 1 0 0
0 1 0 0 0 1 0 1 0
0 0 1 1 0 0 0 1 1 1
0 1 1 0 0 1 1 0 1
0 1 0 0 0 0 1 0 0 1
1 0 0 1 0 1 0 1 1 0 1 0 1 1 1 0 0 1 0
1 0 1 0 0 1 1 0 0 0 1 1 0 1 1 0 1 0 1
1 1 0 1 0 1 1 1 1 0 1 1 1 1 1 1 0 0 1
1 1 1 1 1 0 0 0 0 1 0 0 0 0 1 1 1 1 1
1 0 0 1 0 1 0 0 1 0
1 0 1 0 0 1 0 1 0 0
1 0 1 1 1 1 0 1 1 0
1 1 0 0 0 1 1 0 0 1
1 1 0 1 1 1 1 0 1 1
1 1 1 0 0 1 1 1 0 0
1 1 1 1 1 1 1 1 1 0
Mapas de Karnaugh
▪ Alguns circuitos são projetados de forma que existam certas
condições de entrada para os quais não existam valores de saída
especificados;
▪ Neste caso a saída não está especificada para ser 0 ou 1;
▪ Indica-se na tabela verdade por um – (ou x).
▪ Assim, o projetista está livre para fazer a saída ser 0 ou 1 para gerar
um melhor agrupamento no mapa V-K.

Mapas de Karnaugh
Exemplo No. 15: Determine a expressão lógica para a seguinte tabela da
verdade.
Entradas Saída
A B C Z
0 0 0 0
0 0 1 0
0 1 0 0
0 1 1 -
1 0 0 -
1 0 1 1
1 1 0 1
1 1 1 1

Mapas de Karnaugh
Exemplo No. 16: Um número de quatro bits é representado como
A3A2A1A0, onde A3, A2, A1 e A0 são os bits individuais e A0 é o LSB. Projete
um circuito lógico que gere um nível ALTO na saída sempre que o número
binário for maior do que 0010 e menor do que 1000.
Exemplo No. 17: Um código BCD é transmitido para um receptor remoto.

Os bits são A3, A2, A1 e A0, sendo A0 o MSB. O circuito do receptor inclui
um circuito de detector de erro BCD que analise o código recebido para
saber se é um código BCD válido (ou seja, <10102 ). Projete um circuito
lógico para gerar um nível ALTO para qualquer condição de erro.

Síntese por Inferência
Exemplo No. 18: Projete um circuito combinacional para o controle de
submersão de um microssubmarino de pesquisa que deve vir
automaticamente à tona se:
▪ A bateria estiver descarregada e o nível de oxigênio estiver baixo; ou
▪ A água potável estiver em nível baixo, a bateria estiver carregada e o
oxigênio estiver em nível baixo; ou
▪ A água potável e o nível de oxigênio estiverem em nível baixo.
Realize as convenções que desejar para as variáveis lógicas.

As Funções Lógicas XOR e XNOR
▪ As funções lógicas XOR e XNOR podem ser geradas a partir de
uma expressão do tipo soma-de-produtos;
▪ Contudo, devido a aplicabilidade dessas funções, criou-se
portas lógicas para executar-lás;
▪ Aplicações:
▪ Gerador e verificador de paridade;
▪ Circuitos somadores;
▪ Comparadores de Magnitude e de Igualdade;
▪ Circuitos detectores de overflow.

Função e Porta XOR (disjunção exclusiva)
▪ A função XOR (disjunção exclusiva) é uma função lógica que opera
apenas sobre duas entradas. A saída será:
▪ O valor "1" se as duas entradas forem diferentes;
▪ O valor "0" se as duas entradas forem iguais;
▪ Símbolo da operação: ▪ Porta lógica:
Y = A B
▪ Tabela da verdade:
Entradas Saída
A B Y = A⊕B
0 0 0
0 1 1
1 0 1
1 1 0

Função e Porta XOR (disjunção exclusiva)
▪ Propriedades da Função lógica XOR:
P1) A ⊕ 1 = A’
P2) A ⊕ 0 = A
P3) A ⊕ A = 0
P4) A ⊕ A’ = 1
P5) AB ⊕ AC = A(B ⊕ C)
▪ As propriedades P1 e P2 fazem com que a porta lógica XOR se

comporte como um circuito inversor controlado.

Função e Porta XNOR (coincidência)
▪ A função XNOR (coincidência) é uma função lógica que opera
apenas sobre duas entradas. A saída será:
▪ O valor "1" se as duas entradas forem iguais;
▪ O valor "0" se as duas entradas forem diferentes;
▪ Símbolo da operação: ▪ Porta lógica:
Y = A B = A B
▪ Tabela da verdade:
Entradas Saída
A B Y = A⊗B
0 0 1
0 1 0
1 0 0
1 1 1

Exemplo No. 19: Demonstre que o circuito da Figura abaixo executa uma
função lógica XOR.

Exemplo No. 20: Demonstre que o circuito da Figura abaixo executa uma
função lógica XNOR.

Circuitos de Inibição e Ativação
▪ As portas AND, OR, NAND e NOR podem ser utilizadas para
controlar o fluxo de um sinal lógico da entrada para a saída,
dependendo das suas condições de entrada.
▪ Inibição/Ativação com AND:
ATIVAÇÃO INIBIÇÃO
▪ Inibição/Ativação com OR:

ATIVAÇÃO INIBIÇÃO

Universalidade das Portas NAND e NOR
▪ Usando portas NAND e NOR podemos criar circuitos equivalente as
portas:
▪ AND (porta lógica e);
▪ OR (porta lógica ou);
▪ NOT (Inversor).
▪ Particularmente importante em implementação comercial visando
reduzir custos.

▪ Equivalência entre as portas NAND com as outras portas:

▪ Equivalência entre as portas NOR com as outras portas:

Exemplo No. 21: Implemente a seguinte expressão lógica usando apenas
portas NAND.
z = AB + CD

Referências
Livros-texto da disciplina:
▪ VAHID, FRANK - Sistemas Digitais - Projeto, Otimização e HDLs. Bookman, 2008.
▪ MANO, MORRIS; CILETTI, MICHAEL - Digital Design whit an Introduction to the Verilog
HDL. 5º Edição, Pearson, 2012.
▪ KUMAR, A. ANAND - Fundamentals of Digital Circuits. 3º Edição, Prentice Hall India,
2012.
Referência complementar:
▪ SZAJNBERG, MORDKA - Eletrônica Digital: Teoria, Componentes e Aplicações. LTC,
2015.
▪ WAKERLY, JOHN - Digital Design: Principles and Practices. 4º Edição, Pearson, 2004.
▪ PEDRONI, VOLNEI A. - Eletrônica Digital Moderna e VHDL: Princípios Digitais,
ELetrônica Digital, Projeto Digital, Microeletrônica e VHDL. Editora Campus, 2012.

04 Circuitos Combinacionais PDF

Caricato da

Informazioni sul documento

Descrizione originale:

Titolo originale

Copyright

Formati disponibili

Condividi questo documento

Condividi o incorpora il documento

Opzioni di condivisione

Hai trovato utile questo documento?

Questo contenuto è inappropriato?

Copyright:

Formati disponibili

04 Circuitos Combinacionais PDF

Caricato da

Copyright:

Formati disponibili

UNIVERSIDADE FEDERAL RURAL DO SEMI-ÁRIDO

CENTRO MULTIDISCIPLINAR DE PAU DOS FERROS

PEX0240 – CIRCUITOS DIGITAIS

UFERSA/CMPF – Souza, 2019 PEX0240 – Circuitos Digitais 1

UFERSA/CMPF – Souza, 2019 PEX0240 – Circuitos Digitais 2

UFERSA/CMPF – Souza, 2019 PEX0240 – Circuitos Digitais 3

UFERSA/CMPF – Souza, 2019 PEX0240 – Circuitos Digitais 4

UFERSA/CMPF – Souza, 2019 PEX0240 – Circuitos Digitais 5

UFERSA/CMPF – Souza, 2019 PEX0240 – Circuitos Digitais 6

UFERSA/CMPF – Souza, 2019 PEX0240 – Circuitos Digitais 7

UFERSA/CMPF – Souza, 2019 PEX0240 – Circuitos Digitais 8

UFERSA/CMPF – Souza, 2019 PEX0240 – Circuitos Digitais 9

UFERSA/CMPF – Souza, 2019 PEX0240 – Circuitos Digitais 10

UFERSA/CMPF – Souza, 2019 PEX0240 – Circuitos Digitais 11

UFERSA/CMPF – Souza, 2019 PEX0240 – Circuitos Digitais 12

UFERSA/CMPF – Souza, 2019 PEX0240 – Circuitos Digitais 13

UFERSA/CMPF – Souza, 2019 PEX0240 – Circuitos Digitais 14

UFERSA/CMPF – Souza, 2019 PEX0240 – Circuitos Digitais 15

UFERSA/CMPF – Souza, 2019 PEX0240 – Circuitos Digitais 16

UFERSA/CMPF – Souza, 2019 PEX0240 – Circuitos Digitais 17

UFERSA/CMPF – Souza, 2019 PEX0240 – Circuitos Digitais 18

UFERSA/CMPF – Souza, 2019 PEX0240 – Circuitos Digitais 19

UFERSA/CMPF – Souza, 2019 PEX0240 – Circuitos Digitais 20

▪ Obs.: A saída de um minterm sempre será:

UFERSA/CMPF – Souza, 2019 PEX0240 – Circuitos Digitais 21

UFERSA/CMPF – Souza, 2019 PEX0240 – Circuitos Digitais 22

▪ Obs.: A saída de um maxterm sempre será:

UFERSA/CMPF – Souza, 2019 PEX0240 – Circuitos Digitais 23

UFERSA/CMPF – Souza, 2019 PEX0240 – Circuitos Digitais 24

UFERSA/CMPF – Souza, 2019 PEX0240 – Circuitos Digitais 25

UFERSA/CMPF – Souza, 2019 PEX0240 – Circuitos Digitais 26

UFERSA/CMPF – Souza, 2019 PEX0240 – Circuitos Digitais 28

UFERSA/CMPF – Souza, 2019 PEX0240 – Circuitos Digitais 29

UFERSA/CMPF – Souza, 2019 PEX0240 – Circuitos Digitais 30

UFERSA/CMPF – Souza, 2019 PEX0240 – Circuitos Digitais 31

UFERSA/CMPF – Souza, 2019 PEX0240 – Circuitos Digitais 32

▪ Adjacência: Dois quadrados do mapa V-K são adjacentes se e somente se

UFERSA/CMPF – Souza, 2019 PEX0240 – Circuitos Digitais 33

000 001 011 010 110 111 101 100

5 variáveis Alta dimensionalidade

UFERSA/CMPF – Souza, 2019 PEX0240 – Circuitos Digitais 34

UFERSA/CMPF – Souza, 2019 PEX0240 – Circuitos Digitais 35

UFERSA/CMPF – Souza, 2019 PEX0240 – Circuitos Digitais 36

Entradas Saída Entradas Saída Entradas Saída

UFERSA/CMPF – Souza, 2019 PEX0240 – Circuitos Digitais 38

UFERSA/CMPF – Souza, 2019 PEX0240 – Circuitos Digitais 39

UFERSA/CMPF – Souza, 2019 PEX0240 – Circuitos Digitais 40

UFERSA/CMPF – Souza, 2019 PEX0240 – Circuitos Digitais 41

UFERSA/CMPF – Souza, 2019 PEX0240 – Circuitos Digitais 42

UFERSA/CMPF – Souza, 2019 PEX0240 – Circuitos Digitais 43

UFERSA/CMPF – Souza, 2019 PEX0240 – Circuitos Digitais 44

UFERSA/CMPF – Souza, 2019 PEX0240 – Circuitos Digitais 45

UFERSA/CMPF – Souza, 2019 PEX0240 – Circuitos Digitais 47

UFERSA/CMPF – Souza, 2019 PEX0240 – Circuitos Digitais 48

Exemplo No. 17: Um código BCD é transmitido para um receptor remoto.

UFERSA/CMPF – Souza, 2019 PEX0240 – Circuitos Digitais 49

UFERSA/CMPF – Souza, 2019 PEX0240 – Circuitos Digitais 50

UFERSA/CMPF – Souza, 2019 PEX0240 – Circuitos Digitais 51

UFERSA/CMPF – Souza, 2019 PEX0240 – Circuitos Digitais 52

▪ As propriedades P1 e P2 fazem com que a porta lógica XOR se

UFERSA/CMPF – Souza, 2019 PEX0240 – Circuitos Digitais 53

UFERSA/CMPF – Souza, 2019 PEX0240 – Circuitos Digitais 54