Circuitos Digitales I

Tema IV

Compuertas Lógicas

Luis Tarazona, UNEXPO Barquisimeto EL-3213 – Circuitos Digitales I - 2004 100

Contenido

! Definiciones de parámetros de corriente y

voltaje.
! Compuertas lógicas CMOS
– Circuitos básicos, Características eléctricas, retardos
de propagación.
! Compuertas lógicas TTL
– Circuitos básicos, Características eléctricas, retardos
de propagación.
! Análisis de transitorios

Luis Tarazona, UNEXPO Barquisimeto EL-3213 – Circuitos Digitales I - 2004 101

 Definiciones de parámetros de
corriente y voltaje
! Nivel lógico:
– Es un rango de valores de voltaje, corriente o
culaquier otra cantidad física, que representa el valor
de una variable lógica (1 ó 0).
– En CMOS, TTL y ECL los niveles lógicos se
representan mediante rangos de voltaje
– El nivel ALTO (H) es el rango más positivo
– El nivel BAJO (L) es el rango más negativo
! Inmunidad al ruido:
– Capacidad de un circuito lógico para soportar señales
de ruido superpuestas al nivel lógico en su entrada

Luis Tarazona, UNEXPO Barquisimeto EL-3213 – Circuitos Digitales I - 2004 102

Definiciones de parámetros de
corriente y voltaje (2)
! Niveles lógicos y márgenes de ruido
VHmax
Margen de ruido
CD
VOHmin Estado alto

VIHmin

VILmix
VOLmax Margen de ruido
VLmin CD
SALIDA ENTRADA Estado bajo

Luis Tarazona, UNEXPO Barquisimeto EL-3213 – Circuitos Digitales I - 2004 103

 Niveles de entrada y salida
! Voltaje de entrada mínimo de nivel alto (VIHmin)
– Mínimo valor de entrada garantizado para ser reconocido como
un ALTO
! Voltaje de salida mínimo de nivel alto (VOHmin)
– Mínimo valor de salida garantizado en el estado ALTO
! Voltaje de entrada máximo de nivel bajo (VILmax)
– Máximo valor de entrada garantizado para ser reconocido como
un BAJO
! Voltaje de salida máximo de nivel bajo (VOLmax)
– Máximo valor de salida garantizado en el estado BAJO
Todos éstos varian con la temperatura, tensión de alimentación,
proceso (tecnología de fabricación)...

Luis Tarazona, UNEXPO Barquisimeto EL-3213 – Circuitos Digitales I - 2004 104

Definiciones de parámetros de
corriente y voltaje (3)

! Corriente de entrada de nivel alto (IIH)

– Corriente en una entrada cuando se le aplica un nivel ALTO
! Corriente de salida de nivel alto (IOH)
– La corriente en una salida cuando se aplican condiciones de
entrada que generen en la salida un nivel ALTO
! Corriente de entrada de nivel bajo (IIL)
– Corriente en una entrada cuando se le aplica un nivel BAJO
! Corriente de salida de nivel bajo (IOL)
– La corriente en una salida cuando se aplican condiciones de
entrada que generen en la salida un nivel BAJO

Luis Tarazona, UNEXPO Barquisimeto EL-3213 – Circuitos Digitales I - 2004 105

 Definiciones de parámetros de
corriente y voltaje (4)
! Número máximo de salidas, cargabilidad de
salida, abanico de salida o FAN-OUT:
– Es el número máximo de compuertas que pueden
conectarse a la salida sin degradar los niveles lógicos
(sin reducir el margen de ruido)
! Número máximo de entradas, cargabilidad
de entrada, abanico de entrada o FAN-IN:
– Es el número máximo de entradas que puede tener
una compuerta de una determinada familia lógica sin
afectar su funcionamiento.

Luis Tarazona, UNEXPO Barquisimeto EL-3213 – Circuitos Digitales I - 2004 106

Más sobre niveles lógicos…

5.0 V
! La región indefinida 1Logic 1 (HIGH)
lógico (ALTO)
3.5 V
es inherente undefined
Nivel
logic level
lógico
– digital, no analógico 1.5 V indefinido
– Se requiere amplificación, Logic 0(BAJO)
0 lógico (LOW)
débil => fuerte 0.0 V

! El umbral de conmutación varía con

Copyright © 2000 by Prentice Hall, Inc.
el voltaje,
Digital Design la temperatura,
Principles and Practices, 3/e

proceso de fabricación,
– Por lo que se necesita de un “margen de ruido”
! A medida que se avanza en la tecnología esta se vuelve más
“analógica”.
! El voltaje de los niveles lógicos se ha ido reduciendo con los
procesos de fabricación
– 5 -> 3.3 -> 2.5 -> 1.8 V

Luis Tarazona, UNEXPO Barquisimeto EL-3213 – Circuitos Digitales I - 2004 107

 MOS Transistores MOS

VIN Resistencia controlada por voltaje

Copyright © 2000 by Prentice Hall, Inc.

Digital Design Principles and Practices, 3/e −
Resistencia controlada
Voltage-controlled por voltaje:
resistance:
VVgs
gs decrease V
+ source Vgs se reduce Rds Rds
Al reducir gs ==> decrease

PMOS gate drain

Nota:
Note: Vgs ≤V
normalmente
normally, 0 ≤0
gs
Copyright © 2000 by Prentice Hall, Inc.
Digital Design Principles and Practices, 3/e
Voltage-controlled resistance:
drain Resistencia controlada por voltaje:
gate increase Vgs ==> decrease Rds
Al incrementar Vgs se reduce Rds
+
NMOS source
Note: normally, Vgs ≥0
VVgs
gs Nota: normalmente Vgs ≥ 0
−
Copyright © 2000 by Prentice Hall, Inc.
Luis Tarazona, UNEXPO Barquisimeto EL-3213
Digital Design Principles and – Circuitos
Practices, 3/e Digitales I - 2004 108

Inversor CMOS

VDD = +5 V

VIN Q1 Q2 VOUT
0.0 (L) off on 5.0 V(L)
Q2 (canal P)
5.0(H) on off 0.0 V(H)
VOUT
VIN
Q1 (canal N)

IN OUT

Compuerta básica CMOS!

Luis Tarazona, UNEXPO Barquisimeto EL-3213 – Circuitos Digitales I - 2004 109

 Modelo de conmutadores

VDD VDD

VIN = L VOUT= H VIN = H VOUT= L

Luis Tarazona, UNEXPO Barquisimeto EL-3213 – Circuitos Digitales I - 2004 110

Símbolos alternos para los transistores

VVDD = +5.0 V
DD= +5.0 V

Q2 “on”
Q2 (canal P)
(p-channel)
on when
cuando VIN
Vestá
IN is
enlow
VVOUT bajo (L)
OUT
Q1
VVIN Q1 (canal N)
(n-channel)
on “on”
when
IN
cuando VIN
VIN is high
está en
alto (H)

Copyright © 2000 by Prentice Hall, Inc.

Digital Design Principles and Practices, 3/e
Luis Tarazona, UNEXPO Barquisimeto EL-3213 – Circuitos Digitales I - 2004 111
 Características de las compuertas CMOS
! No hay flujo de corriente DC en el terminal “gate” (puerta) del
MOSFET
– Sin embargo, la puerta tiene una capacitancia ==> se requiere corriente
para la conmutación (potencia CV2f )
VDD = +5 V
! No hay corriente en la estructura de salida,
excepto durante la conmutación
– Ambos transistores parcialmente Q2 (canal P)
VOUT
en conducción
– Consumo de potencia relacionado VIN
con la frecuencia Q1 (canal N)

– Señales con tiempos de subida lentos

==> más potencia
! Estructura de salida simétrica
==> Manejo igual de fuerte en los estados ALTO y BAJO

Luis Tarazona, UNEXPO Barquisimeto EL-3213 – Circuitos Digitales I - 2004 112

Compuertas NAND CMOS

! Usa 2n transistores para una compuerta de n
entradas
VDD
V Copyright © 2000 by Prentice Hall, Inc.
DD
(a) A B Q1 Q2 Q3 Q4
Digital Design Principles and Practices, 3/e Z
L L off on off on H
(b) A B Q1 Q2 Q3 Q4 Z
Q2
Q2 Q4
Q4
L H off on on off H
L L off on off on H
H L on off off on H
L H off on on off H
Z
H H HonL onoff
off on on off
off H L
H H on off on off L
A
A Q1
Q1

AA
BB Q3
Q3 (c) ZZ
BB

Luis Tarazona, UNEXPO Barquisimeto EL-3213 – Circuitos Digitales I - 2004 113

 Modelo de interruptores
VDD VV
DD
DD VV
DDDD
(a)
(b)
(c) (b)
(c)

Z=H ZZ==HH
L

AA==LH AA==HH

BB
B===LH
L BB==LH

pyright © 2000 by Prentice Hall, Inc. Copyright © 2000 by Prentice Hall, Inc. Copyright © 2000 by Prentice Ha
al DesignLuis Tarazona,
Principles UNEXPO3/e
and Practices, Barquisimeto Digital Design Principles and Practices,EL-3213
3/e – Circuitos Digitales
Digital - 2004 114
DesignI Principles and Practi

NAND CMOS de 3 entradas

VDD
(a) A B (b)
C Q1 Q2 Q3 Q4 Q5 Q6 Z
L L L A B C Q1 Q2 Q3 Q4 Q5 Q6 Z
L L H
Q2 Q4 Q6 L L L off on off on off on H
L H L L L H off on off on on off H
L H L off on on off off on H
L H H
L H H off on on off on off H
Z H L L H L L on off off on off on H
H L H on off off on on off H
H L H H H L on off on off off on H
A Q1
H H L H H H on off on off on off L

H H H
B Q3
(c) A
B Z
C Q5 C

Copyright © 2000 by Prentice Hall, Inc.

Digital Design Principles and Practices, 3/e

Luis Tarazona, UNEXPO Barquisimeto EL-3213 – Circuitos Digitales I - 2004 115

 Buffer no inversor

VDD = +5.0 V Copyright © 2000 by Prentice Hall, Inc.

(a) Digital Design Principles and Practices, 3/e

(b) A Q1 Q2 Q3 Q4 Z
Q2 Q4
L off on on off L
A Z H on off off on H

Q1 Q3
(c) A Z

Luis Tarazona, UNEXPO Barquisimeto EL-3213 – Circuitos Digitales I - 2004 116

Compuerta AND de dos entradas

Luis Tarazona, UNEXPO Barquisimeto EL-3213 – Circuitos Digitales I - 2004 117

 Compuertas NOR CMOS
! Como la NAND: 2n transistores para una compuerta de n
entradas
VDDV
(a) DD
A B Q1 Q2 Q3 Q4 Z
L L off on off on H
A
A Q2 (b) A B Q1 Q2 Q3 Q4 Z
Q2 L H off on on off L
L L off on off on H
H L
L
on
H off
off
on on
off
off L
on L
B
B Q4
Q4 H H L onon offoff
off on
on L off L
H H on off on off L
ZZ

Q1
Q1 Q3 A
(c) Z
B

Copyright © 2000 by Prentice Hall, Inc.

Digital Design Principles and Practices, 3/e

Luis Tarazona, UNEXPO Barquisimeto EL-3213 – Circuitos Digitales I - 2004 118

NAND vs. NOR

! Para un área de silicio dada, los transistores PMOS son
más “débiles” que los transistores NMOS.
VDD
VDD (a)
NAND
(a) NOR
Copyright © 2000 by Prentice Hall, Inc.
Digital Design Principles and Practices, 3/e

A (b)
(b) A B Q1 Q2 Q2
Q3 Q4 Z
Q2 Q4
L L off on off on H
L H off on on off H
B Q4
Z H L on off off on H
H H on off on off L
Z
A Q1

Q1 Q3 (c)
A
B Q3 (c) Z
B

Luis Tarazona, UNEXPO Barquisimeto EL-3213 – Circuitos Digitales I - 2004 119

 El Número de entradas en una compuerta es
limitado

! NAND CMOS de 8 entradas

I1 I1
I2 I2
I3 I3
I4 I4
OUT OUT
I5 I5
I6 I6
I7 I7
I8 I8

Copyright © 2000 by Prentice Hall, Inc.

Digital Design Principles and Practices, 3/e

Luis Tarazona, UNEXPO Barquisimeto EL-3213 – Circuitos Digitales I - 2004 120

CMOS: Características Eléctricas

! El anterior análisis digital sólo es válido si los

circuitos operan dentro de las especificaciones.
– Tensión de alimentación
– Temperatura
– Calidad de la señal de entrada
– Carga de salida
! Hay que hacer algo de análisis “analógico” para
probar que los circuitos operan dentro de las
especificaciones.
– Cargabilidad de salida (Fanout)
– Análisis de tiempo: tiempos de establecimiento y mantenimiento
(setup and hold times)
Luis Tarazona, UNEXPO Barquisimeto EL-3213 – Circuitos Digitales I - 2004 121
 Cargabilidad en DC
! Una salida debe drenar ! Una salida debe surtir
corriente de la carga corriente a una carga
cuando se encuentre en cuando se encuentre en
el estado BAJO (L). estado ALTO (H).
(a)
(a) VVCC (b)(b) Corriente VVCC
CC CC
"sourcing
current"
surtida
Inversor
CMOS Inversor
CMOS
CMOS
inverter CMOS
inverter
Rp R Rp Carga
resistive
P Rp
> 1 MΩ
>1 MΩ resistiva
load
VOLmax V
VOHmin
VVIN
IN VVININ
R n Rn IIOLmax
OLmax Carga
resistive R nR IIOHmax
OHmax
load n
resistiva > 1M
>1 MΩΩ

Corriente
"sinking
drenada
current"
Copyright © 2000 by Prentice Hall, Inc.
Digital Design Principles and Practices, 3/e

Luis Tarazona, UNEXPO Barquisimeto EL-3213 – Circuitos Digitales I - 2004 122

Reducción del voltaje de salida

! La resistencia del transistor en “off” es > 1
MΩ, pero la del transistor en “on” no es cero,
– Existirá una caída de voltaje a través del transistor en
“on”, V= IR
! Para cargas “CMOS”, la corriente y la caída
de tensión son despreciables.
! Para entradas TTL, LEDs, terminaciones u
otras cargas resistivas las corrientes y la
caída de tensión son significativas y deben
ser calculadas.
Luis Tarazona, UNEXPO Barquisimeto EL-3213 – Circuitos Digitales I - 2004 123
 Cálculo de las tensiones y corrientes de
carga: observaciones

! Se deben conocer las resistencias en “on” y en “off”

de los transistores.
! Si existen corrientes de fuga significativas, éstas
deben tomarse en cuenta.
! Se deben conocer las características de la carga
– Equivalente de Thevenin
! Calcular para el estado ALTO y BAJO

Luis Tarazona, UNEXPO Barquisimeto EL-3213 – Circuitos Digitales I - 2004 124

Limitaciones en la carga DC

! Si Ia carga es excesiva, el voltaje de salida se irá

fuera del rango válido de voltaje para un nivel
lógico.

! VOHmin, VIHmin
! VOLmax, VILmax

Luis Tarazona, UNEXPO Barquisimeto EL-3213 – Circuitos Digitales I - 2004 125

 Especificaciones de capacidad de
carga en la salida
! VOLmax y VOHmin se especifican para ciertos valores
de corriente de salida, IOLmax y IOHmax.
– No es necesario conocer detalles sobre el circuito de salida,
sólo la carga.

(a)
(a) VVCC (b)(b) Corriente VVCC
CC CC
"sourcing
current"
surtida
Inversor
CMOS Inversor
CMOS
CMOS
inverter CMOS
inverter
Rp R Rp Carga
resistive
P Rp
> 1 MΩ
>1 MΩ resistiva
load
VOLmax V
VOHmin
VVIN
IN VVININ
R n Rn IIOLmax
OLmax Carga
resistive R nR IIOHmax
OHmax
load n
resistiva > 1M
>1 MΩΩ

Corriente
"sinking
drenada
current"
Copyright © 2000 by Prentice Hall, Inc.
Digital Design Principles and Practices, 3/e

Luis Tarazona, UNEXPO Barquisimeto EL-3213 – Circuitos Digitales I - 2004 126

Especificaciones de carga de la entrada

! Cada entrada de compuerta requiere cierta cantidad
de corriente para manejarla en el estado ALTO y en el
estado BAJO.
– IIL e IIH
– Estos valores son especificados por el fabricante.
! Consideraciones para el cálculo del Fanout
– (Estado BAJO) La suma de los valores de IIL de las entradas
manejadas no debe exceder el IOLmax de la salida que las maneja.
– (Estado ALTO) LA suma de los valores de IIH de las entradas
manejadas no debe exceder el IOHmax de la salida que las maneja.
– Se necesita el equivalente Thevenin de las cargas que no son
entradas de compuertas (LEDs, resistores de terminación, etc.)
para hacer los cálculos.

Luis Tarazona, UNEXPO Barquisimeto EL-3213 – Circuitos Digitales I - 2004 127

 Hojas de datos del fabricante

74HCT00

Luis Tarazona, UNEXPO Barquisimeto EL-3213 – Circuitos Digitales I - 2004 128