EDUARDO DOS SANTOS, FERNANDO CANDIA RAMIREZ, MARCOS TULLIO
SILVA DE SOOUZA
SISTEMA DE MEMÓRIA PARA OSCILOSCÓPIO
ANALÓGICO
PATO BRANCO 2018 1 INTRODUÇÃO
O objetivo deste trabalho é montar e simular, através do software Multisim,
um sistema de memória RAM estática de 2kb para armazenamento de formas de onda e apresentar em um osciloscópio analógico. O osciloscópio é um instrumento que permite a visualização e análise de grandezas elétricas, auxiliando na comparação entre o sinal de entrada e o sinal armazenado. A memória RAM estática é um tipo de memória de acesso aleatório que mantém os dados armazenados desde que seja mantida sua alimentação, não precisando que as células que armazenam os bits sejam atualizadas. 2 DESENVOLVIMENTO
No desenvolvimento da atividade foram utilizados os seguintes
componentes: CMOS HM6116A120, VDAC8, ADC, CI TTL 74LS241DW, CI TTL 74LS74D, CI TTL 74LS393N, gerador de função, osciloscópio, LED, push button, portas lógicas e barramento. Antes de estruturar o projeto, houve necessidade de conhecer o comportamento e configuração dos CIs TTL listados. Através do Datasheet foi compreendido que o CMOS HM6116A120 é uma memória RAM estática de 2049 palavras, 8 bits e de alta velocidade. O CI TTL 74LS241DW será o buffer de entrada e saı́da do sistema, armazenando dados temporariamente enquanto estão sendo movidos de um lugar para outro. O CI TTL 74LS74D flip-flop tipo D de borda de subida será usado para o controle do sistema. O CI TTL 74LS393N contador binário que será implementado no AddrCounter, que por sua vez irá gerar o endereço de memória. O ADC é um componente que irá realizar a conversão do sinal de entrada analógico para um sinal digital e respectivamente será tratado no sistema de memória. O sinal de entrada analógico é gerado pelo Gerador de Função (XFG1). O VDAC8 fará a conversão do sinal de saı́da digital para um sinal analógico, desta maneira tornar possı́vel comparar os sinais de entrada e o sinal armazenado na memória do osciloscópio. Figura 1: Sistema de memória estática para osciloscópio de 2kb 2.1 SINAL DE ENTRADA
O XFG1 gera um sinal senoidal analógico com frequência de 1Hz e
10Vp , o componente ADC converte o sinal analógico para um sinal digital e este fica armazenado temporariamente no buffer enquanto aguarda a configuração do LogicaControle.
2.2 CONTROLE
O LogicaControle recebe os seguintes sinais: final de conversão EOC
do ADC, inı́cio do processo de aquisição ou reprodução START, armazenamento na memória ou reprodução do sinal armazenado ACQ e o bit mais significativo do endereço de memória STOP. Das saı́das do LogicaControle: a saı́da OE serve tanto para habilitar ou desabilitar os buffers quanto para escrever ou ler, em conjunto com o sinal WE, no CMOS HM6116A120 (memória RAM estática). A saı́da CS habilita ou desabilita o CMOS HM6116A120. Já os sinais CLK e TRG fazem o controle do AddrCounter, o TRG zera o gerador de endereços de memória e o CLK será seu clock. Na tabela a seguir descreve a configuração necessária para ler ou escrever no CMOS HM6116A120 conforme seu datasheet. CS OE WE Modo 1 x x - 0 0 1 Ler 0 1 0 Escreve 0 0 0 Escreve
Através da tabela lógica da memória CMOS HM6116A12 e observando as
diretrizes de funcionamento, foi elaborado a seguinte lógica. O controle U10 (tecla A) deve ser selecionado entre o nı́vel lógico 0 (leitura) e 1 (escrita) na memória, sendo assim, WE será ACQ e o OE será o próprio ACQ. O START (tecla S) funciona como um pulso indicando o momento que se deve ler ou escrever o sinal na memória, sendo assim houve necessidade em usar um flip-flop tipo D (CI TTL 74LS74D) para registrar a informação. Para que o CLK funcionasse perfeitamente como clock no AddrCounter foi utilizado o sinal de saı́da Q do flip-flop CI TTL 74LS74D em produto com a entrada EOC. Assim que o ADC termina a conversão do sinal analógico para o digital e o mesmo emite um sinal no EOC indicado o feito. O TRG terá a função de dar o clear do AddrCounter e também será o Trigger Externo do osciloscópio, assim ressincroniza a base de tempo ao sinal de entrada, impedindo o deslizamento horizontal do traço. O CS será o Q do flip-flop indicando quando será habilitado a memória para armazenar e ler o sinal. O STOP será o bit mais significativo do gerador de endereços de memória (AddrCounter), indicando a última posição de endereço. Sendo assim, ativando a função clear do flip-flop. Figura 2: Sistema do LogicaControl 2.3 GERADOR DE ENDEREÇOS DE MEMÓRIA
O AddrCounter será responsável em gerar os endereços de memória do
sistema, é um contador de 12 bits, construido em base de três CI TTL 74LS393N, um contador duplo binário de 4 estágios, em série e com operação de alta velocidade. Possuindo: duas entradas Clear e Clock e doze saı́das OU T0 − OU T11 .
Figura 3: Sistema AddrCounter
3 ENSAIOS
Para validar a implementação do circuito foi necessário realizar três ensaios
com alteração da frequência de clock do ADC (U3) e observando o comportamento do sistema de memória. Para o primeiro teste o U3 foi setado em 2048Hz, U10 em 1, foi pressionado a tecla S para aquisição, quando acender X1, foi trocado U10 para 0, acionado a tecla S para reprodução no osciloscópio.
Figura 4: Resultado do ensaio para U3 em 2048Hz
No segundo teste, foi setado U3 em 1024Hz e foi repetido o mesmo
procedimento do ensaio anterior. Na imagem a seguir representa o resultado deste processo. Figura 5: Resultado do ensaio para U3 em 1024Hz No terceiro e último ensaio, foi setado U3 em 512Hz e foi repetido o mesmo procedimento dos ensaios anteriores. A seguir os resultados no osciloscópio. Figura 6: Resultado do ensaio para U3 em 512Hz Para alta frequência, altera drasticamente a qualidade do sinal convertido e escrito na memória, causando muitos ruı́dos. Outro problema pertinente é a largura a faixa de sinal que é armazenada na memória, quando foi realizado o terceiro teste e o U3 foi setado em 512Hz uma grande faixa do sinal foi armazenado na memória, bem diferente para frequência acima de 1kHz. REFERÊNCIAS