Procesador
CISC


(Complex
Instruc5on
Set
Computer)


Miguel
A.
Melgarejo
y
Gerardo
A.
Muñoz


Facultad
de
Ingeniería

Universidad
Distrital
Francisco
José
deCaldas

Camino
de
Datos
CISC
 Write
Select

1

0

Mux


Write
Enable

Write
Address
 Banco
de

Read
Address
A
 8
Registros


Read
Address
B
 de
16
bits

LoadS

Estado
 (Cy,ov,

Neg
 Select

A
 B


S

lsb,z)
 Fun

S
 ALSU

cy

Estado
 0
 ov

XOR


Status

1


Mux

siguiente
y
 msb

2

salidas
 3
 z

0
 =0

Select
 
3
2

1



0

 Select
 Select

Mux
 Mux

+1
 PC
 Mux
 AR
 DR

Load

Load
 Load
 Load
 Load

CR

CR
 IR

IR
 PC
 PC

AR

AR
 DR

DR

oePCd
 oeDR

Datos

oePCa
 oeAR

Direcciones

Memoria

Control
 64K

x
16
bits

WR
 
___






WR

oeM
 OE

Instrucciones
CISC


 SF3

IR(11)

*1

RESET
 CR<=
(‐,‐)
 ASM
CISC

PC<=0

S1W30
 INI

S1R31
 SF3

AR<=Bus
Datos
 IR(12)

CR
<=(oeM,oeAR)
 AR<=Bus
Datos

CR
<=(oeM,oeARa)
 CR<=(oeM,oePCa)
 SF1
 IR(11)
 IR(11)

S1W31

AR<=Bus
Datos
 S1R32

IR<=DATOS
 S01

DR<=Rf1
 AR<=Bus
Datos
 SF2
 S03

PC<=PC+1
 Rd<=Rf1
log
Rf2

CR
<=(
oeDR,
oeAR,
WR)
 ?
 Status<=(msb,z)

S1R33

Rd<=Bus
Datos
 *
 SF3

S1W32
 S04
 S02

CR<=(oeDR,
oeAR)
 PC<=PC+1
 1
 0
 Rd<=desp
Rf1
 Rd<=Rf1
arit
Rf2

IR(15)
 Status
<=(cy,msb,z)
 Status
<=(cy,ov,msb,z)

PC<=PC+1

IR(14)
 IR(14)

INI

INI

SF3

IR(12)
 IR(13)
 SF3
 *1
 SF3
 S1R01

IR(10)

IR(12)
 Rd<=Bus
Datos

AR<=Rf1‐1
 S27
 0
 1

Status*
 IR(9)
 IR(9)
 PC<=PC+1

Rf1<=Rf1‐1

CR
<=(oeM,oeAR)
 PC<=Bus
Datos
 S21

S22
 S1W20
 IR(11)
 IR(11)

PC<=Bus
Datos
 S28
 PC<=PC+1
 S1W10

DR<=Rf1
 S1R21
 S1R11

Rd<=Bus
Datos
 AR<=Bus
Datos
 AR<=Bus
Datos

Rf1<=Bus
Datos

DR<=Bus
Datos
 DR<=Rf1
 CR
<=(oeM,oeAR)

INI
 S1W21
 S1R22
 CR
<=(
oeDR,
oeAR,
WR)

AR<=Rf1

AR<=Rf1+Rf2
 AR<=Rd+Rf2
 S1R12

PC<=PC+1
 S23
 S1W11

CR
<=(
oeDR,
oeAR,
WR)
 CR
<=(oeM,oeAR)
 Rd<=Bus
Datos

CR
<=(oePCd,oeAR,WR)
 CR<=(oeDR,
oeAR)
 PC<=PC+1

S1W22
 S1R23
 PC<=PC+1

Rf1<=Rf1+1
 Rf1<=
Bus
Datos
 Rd<=Bus
Datos

CR
<=(oePCd,oeAR)
 S24

CR<=(oeDR,
oeAR)
 PC<=PC+1

CR
<=(oeDR)
 PC<=PC+1
 INI

S25

PC<=Bus
Datos
 INI
 *
En
SF3
hay
que
seleccionar
el
espec5vo
flag
del
status.

S26

En
las
decisiones
asumir
el
cero
a
la
derecha,
excepto
en
status.

INI
 Se
pueden
compar5r
estados
iguales
como:
S1R01,
S1R12,
S1R23
y
S1R33

entre
otros.

Prueba
de
escritorio
CISC

 Referencias

•  D.
 Gajski,
 “Principios
 de
 diseño
 digital”,

Pren5ce
Hall,
1999.


•  J.
 Henessey,”Computer
 Architecture:
 a


quan5ta5ve
 approach”,
 Morgan
 Kauffman,

2006.