Carlos Andrés Garcés Romo

1) Defina los siguiente:

a) Lógica programable:

La lógica programada requiere de software, la descripción de su funcionamiento, y de

hardware, los circuitos integrados que soportan dicho funcionamiento. El software de
la lógica programada suele expresarse a alto nivel conforme a un lenguaje de descripción de
hardware
el hardware usado en la lógica programada puede ser de tipo genérico, en tal caso, a los
circuitos integrados se los conoce como dispositivos lógicos programables o PLD.

b) Lenguaje descriptivo:

Un lenguaje de descripción de hardware es un lenguaje de programación especializado que

se utiliza para definir la estructura, diseño y operación de circuitos electrónicos
La programación declarativa es una forma de programación que implica la descripción de
un problema dado en lugar de proveer una solución para dicho problema, dejando
la interpretación de los pasos específicos para llegar a dicha solución a un intérprete no
especificado. La programación declarativa adopta, por lo tanto, un enfoque diferente al de
la programación imperativa tradicional.

c) FPGA:

Un FPGA (del inglés Field Programmable Gate Array) es un dispositivo semiconductor

que contiene bloques de lógica cuya interconexión y funcionalidad puede ser configurada
mediante un lenguaje de descripción especializado.
La lógica programable puede reproducir desde funciones tan sencillas como las llevadas a
cabo por una puerta lógica o un sistema combinacional hasta complejos sistemas en un
chip.
En un FPGA existen dentro un altísimo número de elementos básicos de lógica electrónica

Se el lenguaje VHDL para poder describir qué queremos hacer con el circuito. La
descripción en estos lenguajes puede estar muy ligada al hardware o puede ser realizada en
más alto nivel, puesto que los compiladores de estos lenguajes acaban sabiendo realizar los
ajustes necesarios en la matriz de conexiones.

d) Sistemas reconfigurables

Los Sistemas reconfigurables (FPGA) son sistemas digitales que pueden cambiar su
configuración interna. Se contruyen con arreglos de compuertas lógicas con una jerarquía
de interconexiones programables permite a los bloques lógicos de un FPGA ser
interconectados según la necesidad del diseñador del sistema, algo parecido a una placa de
inserción programable. Estos bloques lógicos e interconexiones pueden ser programados
después del proceso de manufactura por el usuario/diseñador, así que la FPGA puede
desempeñar cualquier función lógica necesaria.

e) Ventajas y desventajas de VHDL

Ventajas
-Notación formal : permite su uso en cualquier diseño electrónico
-Disponibilidad pública
-Independencia tecnológica de diseño : soporta PLD, FPGA,ASIC, etc.
-Independencia de la tecnología y proceso de fabricación : lenguaje funcion igual en
circuitos diseñados con tecnología MOS, bipolares, etc
-Independencia de los proveedores
-Reutilización de código

Deventajas:
-Algunas compañías le adicionan características al lenguaje
Complejo debido a que es diseñado por un comité
-tiene capacidades muy limitadas en el area analógica.
- el estándar 1076 describe un estandar y su sintaxis sin describir ningun “estilo” para
usarlo en un diseño.

2. describa la estructura de la tarjeta que va a utilizar en el proyecto final:

La tarjeta de desarrollo FPGA Altera Cyclone III 3C16, DE0 está diseñada para que lo usen
los estudiantes. Es apto para varios ejercicios en cursos sobre lógica digital y organización
de computadoras, desde simples tareas que ilustran conceptos fundamentales hasta diseños
avanzados. Para proporcionar la máxima flexibilidad al usuario, todas las conexiones se
realizan a través del dispositivo FPGA Cyclone III. Por lo tanto, el usuario puede
configurar el FPGA para implementar cualquier diseño del sistema. La tarjeta DE0 viene
con un flujo de bits de configuración precargado para demostrar algunas características de
la tarjeta. Este flujo de bits también permite a los usuarios ver rápidamente si la tarjeta está
funcionando correctamente. El panel de control permite a los usuarios acceder a varios
componentes de la tarjeta desde una computadora anfitriona. La computadora anfitriona se
comunica con la tarjeta a través de una conexión U

Características:

Cyclone III 3C16 FPGA

 15,408 LEs
 56 bloques de memoria integrados M9K
 504K bits de RAM totales
 56 multiplicadores incrustados
 4 PLLs
 346 pines de I/0 de usuario
 Paquete FineLine BGA 484 pines

Circuito USB Blaster incorporado

 USB Blaster incorporado para la programación y la API de usuario (interfaz de
programación de aplicaciones)
 Uso del CPLD Altera EPM240

SDRAM
 Un chip de memoria RAM dinámico síncrono de velocidad de datos única de 8
Mbytes
 Soporta bus de datos de 16 bits

Memoria flash
 4-Mbyte NOR memoria flash
  Modo Byte (8 bits) / Palabra (16 bits) de soporte
Zócalo de tarjeta sd
 Proporciona acceso a la tarjeta SD mod SPI y SD de 1 bit
Interruptores de pulsador
 3 pulsadores
 Normalmente alto; genera un pulso bajo activo cuando se presiona el interruptor
Interruptores deslizantes
 10 interruptores deslizantes
 Un interruptor causa la lógica 0 cuando está en la posición ABAJO y la lógica 1
cuando está en la posición ARRIBA
Interfaces de usuario generales
 10 LEDs de color verde (Activo alto)
 4 pantallas de siete segmentos (activo bajo)
 Interface Interfaz LCD 16x2 (No incluye módulo LCD)
Entradas de reloj
 Oscilador de 50 MHz
Salida VGA
 Utiliza un DAC de red de resistencia de 4 bits
 Con conector sub-D de alta densidad de 15 pines
 Admite hasta 1280x1024 a una frecuencia de actualización de 60 Hz
Puertos seriales
 Un puerto RS-232 (sin conector serial DB-9)
 Un puerto PS / 2 (se puede usar a través de un cable PS / 2 Y para permitirle
conectar un teclado y ratón a un puerto)
Dos cabezales de expansión de 40 pines
 72 pines de I/0 Cyclone III, así como 8 líneas eléctricas y de tierra, se llevan a dos
líneas de 40 pines conectores de expansión
 El encabezado de 40 pines está diseñado para aceptar un cable de cinta estándar de
40 pines utilizado para discos duros IDE

La placa DE0 viene con un flujo de bits de configuración precargado para demostrar
algunas características del tablero. Este flujo de bits también permite a los usuarios ver
rápidamente si la placa está funcionando correctamente
3. describa la estructura de la FPGA que va a utilizar en el proyecto final:

Cyclone IIII 3C16 FPGA:

 15,408 Elementos lógicos

 56 Bloques de memoria integrados M9K. Los bloques M9K pueden comunicarse
con los LAB o los bloques en el lado izquierdo o derecho a través de estos recursos
de fila, o con las columnas de LAB en el lado izquierdo o derecho con los recursos
de la columna. Se pueden realizar hasta 16 conexiones de entrada de enlace directo
al bloque M9K desde el LAB adyacente izquierdo y otras 16 posibles desde el LAB
adyacente derecho. Las salidas de bloque M9K también pueden conectarse a las
LAB de izquierda y derecha a través de cada 18 interconexiones de enlace directo.
 504K bits de RAM totales
 56 multiplicadores incrustados
 4 PLLs. Brindan administración y síntesis de reloj robusta para la administración de
reloj de dispositivo, administración de reloj de sistema externo e interfaces de E / S
de alta velocidad.
 346 pines I/O.
 Paquete FineLine BGA 484 pines

4. diseñe e implemente un multiplicador/divisor de n bits. Utilice sumadores y

restadores como componentes.