Documenti di Didattica
Documenti di Professioni
Documenti di Cultura
Gino Giusi
Università degli Studi di Messina
Dipartimento di Ingegneria
Contrada di Dio, 98166 S.Agata, Messina
Informazioni sul corso
Obiettivi: analisi e progettazione di circuiti elettronici analogici basati
su diodi e transistors.
Testo di riferimento:
“Microelettronica”, R.C. Jaeger, T. N. Blalock, Mc Graw Hill.
Altro Materiale :
slides delle lezioni e prove svolte disponibili su www.ginogiusi.com
22-24 19
25-27 20
28-30 21
Prenotazione esame:
Esempio: computer
Elettronica vs. Elettrotecnica
L’elettronica si diversifica dalle Scienze elettriche ed elettro-meccaniche
che si occupano della generazione, distribuzione, immagazinamento e
conversione dell’energia elettrica da e verso altre forme di energia usando
conduttori, motori, generatori, batterie, trasformatori, resistori e altri
componenti passivi.
condensatori trasformatori
batterie
motori resistori
induttori
circuiti integrati
transistors
analogica digitale
bassa frequenza alta frequenza
bassa potenza alta potenza
discreta integrata
L’Elettronica Analogica
In elettronica analogica l’informazione può assumere una numero infinito di
valori.
Basse frequenze
Suoni udibili 20 Hz - 20 KHz
Alte Frequenze
Radio FM 88 - 108 MHz
Televisione 54 - 216 MHz
Comunicazioni navali e governative. 216 - 450 MHz
Telefoni cellulari e wireless 1710 - 2690 MHz
TV via satellite 3.7 - 4.2 GHz
Dispositivi Wireless 5.0 - 5.5 GHz
L’Elettronica di potenza
alimentatore carica batterie
funzioni principali:
• interruttore controllato (elettronica digitale)
• amplificazione dei segnali elettrici (elettronica analogica)
1907, Le De Forest.
Primo triodo a vuoto
Prima generazione di computer (1946-1956)
Il primo calcolatore elettronico (1942)
Tra il 1937 e il 1942 – insieme al suo studente Clifford Berry –
John Atanasoff costruì l’ABC (Atanasoff-Berry Computer)
Fu in grado di forzare i codici sviluppati dalla cifratrice Lorenz SZ 40/42 usata dai nazisti per
proteggere la corrispondenza fra Adolf Hitler e i suoi capi di stato maggiore, oltre che alle
comunicazioni Purple e Red giapponesi, basate sulla tecnologia di Enigma.
ENIAC (1946)
John Mauchly e Presper Eckert,
University of Pennsylvania (USA)
Difetti:
capacità di memoria molto
limitata (solo 20 numeri);
troppe valvole, che si
bruciavano spesso
non aveva un programma
modificabile
Il primo calcolatore riprogrammabile: EDVAC (1949)
Ibm 7090/94
Ibm 750
L’inizio dell’era dell’elettronica moderna (1947)
Il transistor
Transistors “discreti”
Seconda generazione di computer (1946-1956)
I circuiti integrati (1958)
1958: Kilby e Noice sviluppato il primo Transistors “integrati”
circuito integrato
Terza generazione di computer (1964-1979)
Il primo microprocessore (1971)
Ted Hoff Intel 4004
2300 transistors
Lo scaling dei transistors
2,57
quadrilioni
di
operazioni
al
secondo
Tappe fondamentali dell’elettronica
1874 Braun inventa il raddrizzatore a stato 1958 Kilby e Noyce sviluppano i circuiti
solido. integrati
1895 Marconi effettua le prime 1961 Primo circuito integrato
trasmissioni via radio commercializzato dalla Fairchild
1904 Fleming inventa il diodo a vuoto Semiconductor
1906 DeForest inventa il triodo a vuoto 1968 Primo amplificatore operazionale
1907-27 Primi circuiti radio sviluppati con integrato
diodi e triodi. 1970 Cella DRAM a un transistore inventata da
1925 primo prototipo di TV Dennard alla IBM.
1925 Lilienfeld brevetta il dispositivo ad 1971 Presentazione del processore Intel 4004.
effetto di campo 1978 Prima memoria commerciale da 1-kilobit.
1947 Bardeen e Brattain ai Laboratori Bell 1974 Presentazione del processore 8080.
inventano il transistore bipolare. 1984 Presentazione del chip di memoria da 1
1952 Texas Instruments inizia la Megabit.
produzione commerciale di transistori 1995 Chip di memoria da 1 gigabit presentato
bipolari. alla IEEE International Solid-State
1956 Bardeen, Brattain, e Shockley CircuitsConference (IEEE ISSCC)
ricevono il premio Nobel. 2000 Alferov, Kilby, e Kromer vincono il
premio Nobel
Tecnologie moderne
Tecnologie moderne
analogica digitale
bassa frequenza alta frequenza
bassa potenza alta potenza
discreta integrata
Contenuti del corso
Introduzione e concetti fondamentali
richiami di teoria dei circuiti
la simulazione circuitale con SPICE
elementi di Elettronica dello stato solido
M: nodo di riferimento
VM=0V (definizione)
VA=VA-VM=VAM
A
Il simbolo VCC indica che
è presente una batteria tra
il nodo VCC e il nodo di
riferimento (M) M
Convenzioni
Potenziale di un punto della rete: si intende la differenza di
potenziale (d.d.p.) tra il punto considerato e un punto (nodo) di
riferimento assunto con potenziale nullo.
M: nodo di riferimento
VM=0V (definizione)
VA=VA-VM=VAM
A
Il simbolo VCC indica che
è presente una batteria tra
il nodo VCC e il nodo di
riferimento (M) M
Convenzioni
VA non ha significato perchè non è specificato il riferimento
VAM continua ad avere senso
VCC non ha significato: l’alimentazione non c’è!
M
Convenzioni
Segnale elettrico: componente continua+componente
variabile (valor medio nullo)
v A 5 sin(2000t ) 4 3 cos(1000t ) V
V A 4V
va 5 sin(2000t ) 3 cos(1000t ) V
Relazioni costitutive
La relazione costitutiva f di un componente elettronico è la legge (o insieme di
leggi) matematica che lega le correnti che scorrono ai suoi terminali con le
tensioni applicate ai terminali stessi. Ad esempio per un bipolo (2 terminali)
iR((t)) +
R vR(t)
_
in DC
relazione costitutiva caratteristica IV
v (t ) dv (t )
i (t ) C I V / R
R dt / t 0
sperimentalmente la caratteristica IV di un bipolo si ottiene applicando una tensione
(corrente) continua V (I) e misurando, dopo che si sono esauriti i transitori (t→∞), la
corrente (tensione) I (V)
rappresenta la risposta del bipolo anche in condizione di segnale applicato lentamente
variabile (/t ≈ 0)
Circuiti lineari e non lineari
Un circuito è lineare se e solo se è costituito da tutti componenti
lineari
i
iC iL
la maggior parte dei sistemi elettronici sono costituiti da componenti non lineari (es:
gli amplificatori sono fatti con transistors)
nella maggior parte dei casi si richiede un funzionamento lineare (es: il concetto di
amplificazione è lineare)
è possibile far lavorare sistemi non lineari in regime di funzionamento lineare
(linearizzazione)
Linearizzazione dei circuiti non lineari
La caratteristica I(V) può essere
linearizzata intorno ad un punto di lavoro
(I0, V0) se v(t) ha piccole variazioni
intorno a V0 (piccolo segnale).
I
Geq 1 / Req
I V
I (V ) I (V0 )
V
V V I
0 eq GeqV
V0
circuito
elettronico
i I
iC iL IC IL
analisi in DC
Es:
DC V AB f1 V A , V1 , V2
I 2 f 2 V A , V1 , V2
Analisi nel dominio della frequenza (AC)
Quando l’informazione è contenuta nella frequenza (o fase) del segnale è
particolarmente utile l’analisi nel dominio f (o AC).
x (t ) AX ( f ) sin 2ft X ( f )
f
AX ( f ): spettro di ampiezza di x
X ( f ): spettro di fase di x
X ( f ) AX ( f )e j X ( f ) spettro di x
y (t ) AY ( f ) sin 2ft Y ( f ) Y ( f ) AY ( f )e j Y ( f )
f
Y ( f ) AY ( f ) j Y ( f ) X ( f )
H( f ) e H ( f ) e j H ( f )
X ( f ) AX ( f )
AX, AY, X, Y , |H|, H sono funzioni reali di variabile reale (f)
X ( f) H ( f) Y ( f)
t
H ( f ) H ( f ) e j H ( f )
x(t)
I -
VR 2 IR2 VR1 VR1 / R1 R2 leggi del partitore
V1 R2 VR2
V V V V VR / R R di tensione
+ R1 R2
R2 2 1 2
VR1 I1R1
V I R
R2 2 2 relazioni costitutive
VR 3 I 3 R3
V1 VR1 VR 2 V2
V1 VR1 VR 3 leggi di Kirchoff
(topologia rete)
I1 I 2 I 3
•2 termini noti: V1, V2
•6 eq. in 6 incognite (I1, I2, I3, VR1, VR2,VR3)
Analisi dei circuiti: divisore di corrente
VR1 I1R1
VR 2 I 2 R2 I1 I
R2
R1 R2
VAB VR1
V V I2 I
R1
AB R2
R1 R2
I I1 I 2
leggi del divisore
di corrente
Sovrapposizione degli effetti
La risposta di una rete lineare alla sollecitazione di più generatori indipendenti può essere
ottenuta considerando ciascun generatore separatamente attivo e sommando le rispettive
riposte della rete.
R3 R3
V1 V1
I2
I1 I3
VAB
= + I’’1 R1 I’’3
V’’AB
R1
- -
B B
V AB VAB
'
V AB
''
I1 I1' I1''
I 3 I 3' I 3''
Circuiti equivalenti di Thévenin e Norton
Teorema di Thevenin (Norton): qualunque rete elettrica lineare, vista tra due
punti A e B della rete, è rappresentabile come un generatore reale di tensione
(corrente).
Thévenin
Nota: l’equivalenza vale per ciò che concerne il resto della rete (RL)
Analisi dei circuiti: equivalente di Thévenin
Calcolo generatore equivalente
A
di Thevenin: si calcola la
iS
tensione a vuoto tra A e B
3 equazioni:
B
2 maglie indipendenti, 1 nodo
vS R1i1 v AB
termini noti: vS
v AB RS iS incognite: i1, iS, vAB
i i i 3 equazioni in 3 incognite
1 1 S
vth v AB
1RS
vs
50 1103
v 0.718vs
1RS R1 50 110 10
3 3 s
Analisi dei circuiti: equivalente di Thévenin
Calcolo resistenza equivalente di
A
Thevenin: si calcola la resistenza “vista”
iS
tra A e B
3 maglie ind.
2 nodi ind.
R1i1 VAB
V R i
AB S S
VAB v X
i i i termini noti: vX
1 1 2 incognite: i1, vAB , iS , i2 , iX
i2 i X iS 5 equazioni in 5 incognite
R1 20 kW
Rth RS 1 kW 1 kW 392 W 282 W
1 50 1
Analisi dei circuiti: equivalente di Norton
Calcolo generatore equivalente di Norton:
• si cortocircuitano i terminali di uscita A e B
• si calcola in col verso di erogazione del circuito equivalente
(1 )
in i1 i1 i1 (1 ) vs
R1
50 1 1
v
3 s
2 . 55 10 -3
W vs
20 10
Thévenin Norton
V1 V2 V1 V2
0
R R2 R1 R2
VAB 1
1 1 1 1 1 1
R1 R2 R3 R1 R2 R3
le variabili incognite possono essere calcolate a
partire da VAB (Es.: I3=VAB/R3)
A
R3 V1 V1
V1 I2 I2 0 I2
R1 R1
VAB
1 1 1 1 1
R1
R1 R3 R1 R3
B
Errori e Metodologia per l’analisi dei circuiti
Errori tipici
Metodologia consigliata
L’approccio più robusto (ed elegante) alla risoluzione delle reti elettriche è quello di
effettuare tutti i passaggi in forma simbolica e sostituire solo alla fine i valori
numerici.
Queste problematiche sono state enfatizzate con l’avvento dei circuiti integrati
che, insieme con la diffusione di sempre più potenti sistemi di calcolo, hanno
portato alla nascita della simulazione circuitale.
Storia di SPICE
SPICE (Simulation Program with Integrated Circuit Emphasis) è il simulatore
circuitale ad oggi più diffuso e deriva da un programma sviluppato da un gruppo
di studenti per un corso di simulazione circuitale all’Università di Berkeley
(California) tra il 1969 e il 1970
nel corso degli anni sono state rilasciate diverse versioni del programma (nel’75
SPICE2, nell’ ‘83 SPICE3) caratterizzate dall’utilizzo di metodi numerici sempre
più efficienti, da un linguaggio più potente, da modelli più sofisticati dei
dispositivi e librerie più complete.
Storia di SPICE
Oggi tutti i principali fornitori di software CAD offrono una versione arricchita o
supportata di SPICE:
Faremo riferimento alla versione ORCAD PSPICE Lite (limitata nel numero di
nodi e componenti)
Struttura del simulatore SPICE
Analisi multi-run:
Analisi parametriche (.STEP)
Analisi in temperatura (.TEMP)
Analisi statistiche:
Monte Carlo (.MC)
Sensibilità e caso peggiore (.WCASE)
Elementi circuitali implementati
Componenti Analogici
R1 1 2 100
indica un resistore (si capisce dalla R) connesso tra i nodi 1 e 2 di valore 100 ohm
IS 0 1 DC 0.1
indica un generatore di corrente (si capisce dalla I) in continua (DC) di valore 0.1A
Componenti passivi ideali
Sintassi:
Esempi:
Rload 2 10 10k
C1 13 0 1uF IC=10V
L3 3 4 1mH IC=0.7mA
Parametri
Sintassi:
Esempio:
.PARAM R1val=1M
.PARAM R2val= {10*R1val }
R2 2 0 {R2val}
.
Modelli di componenti
la maggior parte dei componenti più semplici richiede un numero semplice e
limitato di equazioni matematiche e di parametri (es. in un resistore il modello
matematico è I=V/R e l’unico parametro necessario è R)
i parametri dei modelli hanno dei valori di default, vanno specificati solo quelli
che si vogliono cambiare
Sintassi:
.MODEL <MNAME> <MTYPE> [PARAM1=PVAL1] [PARAM2=PVAL2] .....
Generatori indipendenti di tensione e corrente
Generatore di corrente indipendente: Esempio: generatore di corrente
costante
I<name> <(+) node> <(-) node>
+ [ [DC] <value> ] Ipippo 3 0 DC 2.3mA
+ [ AC <magnitude value> [phase value] ]
+ [STIMULUS=<stimulus name>]
+ [transient specification]
Td Tr PW Tf PER
V2
V1
Esempio:
V=Voffset+Vamp*sin{2π*[freq*(t–Td)+FASE/360])*exp[-(t-Td)/DF]
Esempio:
V1
V2
V0
Vn
t0 t1 t2 tn
Generatori lineari dipendenti
Generatore di tensione controllato in tensione (v = e v):
Esempio: V(3,0)=10*V(5,6)
E1 3 0 5 6 10
Esempio: I(3,0)=10*V(5,6)
G1 3 0 5 6 10
Generatori lineari dipendenti
Generatore di tensione controllato in corrente (v= h i):
Esempio: V(3,0)=10*I(5,6)
H1 3 0 V1 10
V1 5 6 DC 0
Esempio: I(3,0)=10*I(5,6)
F1 3 0 V1 10
V1 5 6 DC 0
Comandi di output
Sintassi: .PRINT <analysis type> [<var1> <var2> …..]
permette di salvare il valore di correnti e tensioni del
circuito, sotto forma di tabelle, in un file *.out
ogni variabile di uscita diventa una colonna della tabella
Esempio: .PRINT DC V(3) V(2,3) V(R1)
.OP
Sintassi:
.DC [<sweep type>] <sweep variable>
+<start val> <end val > <step val> [nested sweep]
Sweep Lineare
.DC LIN I2 5mA 12mA 0.1mA
.DC VIN -.25 .25 .05
.DC VCE 0V 10V .5V IB 0mA 1mA 50uA
.DC PARAM RLval 50 1000 10
.DC RES RMOD(R) 0.9 1.1 .001
Sweep Logaritmico
.DC DEC PARAM RLval 1e3 1e5 3
List Sweep
.DC PARAM RLval LIST 50 100 200
.DC TEMP LIST 0 20 27 50 80 100
Comandi simulazione: analisi in transitorio
Sintassi: .TRAN <T step> <T stop> [<T start> [<T max>]]
Sintassi:
Esempi
Esempio
Sintassi:
Esempi:
Determinare:
punto di lavoro
V(2)/VIN nel OP
V(2) in funzione 0≤ VIN≤1
Primo Esempio:
*Un partitore resistivo
VIN 1 0 DC 6
*Resistenza tra 1 e 2:
R1 1 2 100
*Resistenza tra 2 e massa:
R2 2 0 100
*Analisi DC del circuito
.OP
.TF V(2) VIN
.DC VIN 0 1 0.1
.PROBE
.END
Esempio: analisi parametrica in DC
Determinare
OP in funzione 0≤ VIN≤1
Secondo Esempio:
.PARAM Rval=100
VIN 1 0 DC 6
R1 1 2 {Rval}
R2 2 0 {Rval}
.OP
.STEP VIN 0 1 0.1
.END
Esempio: analisi in transitorio
Determinare la risposta in
transitorio al gradino di
ampiezza 5V (trise=0)
*Carica RC
VIN 1 0 PULSE 0 5
R1 1 VOUT 6k
C1 VOUT 0 10e-9
.TRAN 5n 400u
.PROBE
.END
Esempio: analisi in frequenza
Determinare la risposta in
frequenza nella banda 1 kHz-
100 MHz
Risposta in frequenza di un
**circuito RC
V1 1 0 AC 1
R1 1 2 100
C1 2 0 1n
I12 IS G1V12 IS
I12 I 20 I 23 0 G1V12 G2V2 G3V23 0
I 23 I 30 0 G3V23 G4V3 0
G1V12 IS
G1V12 G2V2 G3V23 0
G3V23 G4V3 0
G1 G1 0 V1 I S
G G1 G2 G3 G3 V 0
1 2
0 G3 G3 G4 V3 0
matrice dei
matrice delle termini noti I
matrice delle ammettenze Y
incognite V
Risoluzione numerica in DC-Circuiti lineari
G1 G1 0 V1 I S
G G1 G2 G3 G3 V 0
1 2
0 G3 G3 G4 V3 0
matrice dei
matrice delle termini noti I
matrice delle ammettenze Y
incognite V
esempio:
qV 2
I 2 (V2 ) I SAT e 1
kT
La relazione I2(V2) è
altamente non lineare
I 2
I 2 (V2 ) I 2 (V20 )
V2
V
2 V
2 I eq GeqV2
0
V20
I 2
Geq 1 / Req I eq I 2 (0) I 2 (V20 ) GeqV20
V2 V20
di fondamentale importanza è la
scelta (algoritmo) del punto di Incrementa indice
lavoro iniziale iterazione n=n+1
NO
|V2n-V2n-1|<
SI
FINE
Risoluzione numerica in AC
La risoluzione in AC prevede una serie di step
Il punto di lavoro viene calcolato al tempo iniziale t=0. In questo modo le condizioni
iniziali per gli elementi reattivi sono determinate (tensioni ai capi dei condensatori e
correnti attraverso gli induttori, le correnti ai capi dei condensatori e le tensioni ai capi
degli induttori sono nulli al tempo 0).
lo sviluppo dei materiali e delle tecnologie per la realizzazione degli ICs ha reso
possibile la moderna rivoluzione della tecnologia dell’informazione
i semiconduttori composti sono formati dalla combinazione di elementi della III e della
V colonna o della II e della VI (GaAs, InP)
Materiali semiconduttori
• il primo semiconduttore ad essere usato
è stato il germanio
l ’ aumento di T aggiunge
energia al sistema e rompe i
legami generando
• vacanze o lacune
Elettroni e lacune
• i legami si rompono in modo
statistico
• n, p: concentrazioni di elettroni e
lacune [cm-3]
Fp= + qE Fn = - qE
E=V/L ·
+ -
vn = - nE vp = pE
vn e vp = velocità di elettroni e lacune (cm/s)
n e p = mobilità di elettroni e lacune (cm2/Vs)
• n > p
• diminuisce all’aumentare di T
(urti col reticolo, come nei metalli)
j E
I 1V L legge di Ohm
V RI R
S L S macroscopica
Semiconduttori drogati
Il drogaggio è il processo con cui si aggiungono piccole quantità
di impurità in un semiconduttore per controllarne la resistività.
•n>p
• diminuisce a
causa dei maggiori
urti
Diffusione
Le particelle materiali (non necessariamente cariche) hanno una naturale
tendenza a muoversi (a causa dell’agitazione termica) verso le zone con
concentrazione più basse.
p p
J p ,diff ( q ) D p qD p
x x
n n
J n ,diff ( q) Dn qDn
x x
x
n
delle correnti di deriva e di
diffusione di elettroni e lacune p
j p q p pE qD p
T
x
Semiconduttori:
• il trasporto è dovuto ad elettroni e lacune
• il drogaggio permette di modulare la conducibilità
• la corrente è dovuta a componenti di drift e diffusione
Metalli:
• il trasporto è dovuto interamente agli elettroni
• ni è talmente alto (EG basso) che il drogaggio risulta
ininfluente non è possibile modularne il drogaggio
•solo le correnti di drift di elettroni sono significative
Contenuti del corso
Introduzione e concetti fondamentali
Applicazioni:
• circuiti di alimentazione Metal contacts
• elaborazione dei segnali
• conversione energia elettrica luminosa (LED, celle solari)
• la struttura di transistori BJT e FET contiene giunzioni pn
Regione di carica spaziale (SCR)
• i gradienti di concentrazione danno origine a
- j + correnti di diffusione (di maggioritari)
2 s 1 1
wd 0 ( xn x p ) f j
q N A ND
• il campo E ostacola il passaggio dei
maggioritari attraverso la SCR mentre favorisce il
passaggio dei minoritari
Regione di carica spaziale (SCR)
Esempio: giunzione pn a temperatura ambiente con NA = 1017cm-3, ND =1020cm-3
N AND
f j VT ln
1017 cm -3 10 20 cm -3
(0.0259V) ln
1.01V
ni
2
20
10 cm
-6
2 s 1 1
2 11 .8 8.85 10 12 F/m 1 1
w q fj 1 .01V 115 nm
d0 N N 1.6 10 19 C
10
23 m - 3 26 -
10 m 3
A D
La giunzione pn in polarizzazione inversa
+VD -
• polarizzazione inversa: VD<0
ID
• i maggioritari si allontanano dalla
giunzione determinando un aumento della
SCR e del campo elettrico (E) di giunzione
VD<0
• i minoritari hanno il campo E a favore
- - + +
• la giunzione è attraversata da una piccola
- +
corrente inversa sostenuta dai minoritari (la
- + corrente di drift prevale su quella di
diffusione)
E
• la corrente inversa è praticamente
ID<0 VD<0 indipendente da VD (costante)
La giunzione pn in polarizzazione diretta
ID>0 VD>0
Caratteristica I-V del diodo
VD modello di Shockley
0.1
ID 0.08
nV
VD
I D I S e T 1
corrente iD (A)
0.06
0.04
0.02
VD
0
-1 -0.5 0 0.5 1
IS = corrente di saturazione inversa (10-18 ÷10-9 A) tensione vD (V)
Caratteristica I-V del diodo: dip. da T
0.15 nV
VD
I D I S e 1
T
corrente ID (V)
0.1
I S 1pA n 1
0.05
T=300K
0 T=325K
T=350K
-0.05
-0.2 -0.1 0 0.1 0.2
tensione VD (V)
4
nV
VD
corrente iD (A)
3 I D I S e T 1
2
1
0
9 9.2 9.4 9.6 9.8 10
tensione v D (V)
Caratteristica I-V reale (1): resistenza serie
• le regioni esterne alla SRC sono
elettricamente neutre e si comportano come
resistenze (obbediscono alla legge di Ohm)
Rp Rn
• nei diodi Zener la pendenza della caratteristica simbolo del diodo Zener
nella regione di rottura è molto elevata:
applicazioni come regolatore di tensione
Effetti capacitivi: capacità di giunzione
• variazioni della tensione applicata in pol. inversa
(VR=-VD) portano a significativi cambiamenti nella
larghezza della SCR e nella carica effetto
capacitivo
sA C j0 sA
Cj C j0
wd VR wd 0
1
fj
Es: VR=10V, NA = 1017cm-3, ND =1020cm-3 A=(100mm)2
fj≈1V, wd0 ≈ 100 nm, Cj0 ≈ 10 pF, Cj ≈ 3pF
Esempio:
D1 2 10 DIODE1
.MODEL DIODE1 D IS=1e-10
Diodo: modello in continua
VD
I S e 1 VD GMIN
nVT
VD 5nVT
I S VD GMIN 5nVT VD BV
ID
IBV VD BV GMIN è una conduttanza che
( BVV VD )
SPICE mette in parallelo ad
I e T 1 BV VD BV ogni giunzione (anche quelle dei
S VT modelli dei transistori) per
aiutare la convergenza
Diodo: modello in continua
Sintassi:
D<name> <N+> <N-> <MNAME> [AREA]
. MODEL <MNAME> D [model params]
ID IS
C j C j ( 0) / 1 VD / f j
m Cd t D
nVT
Parametro Simbolo Significato
TT tD Tempo di transito
CJ0 Cj(0) Capacità di giunzione a polarizzazione nulla
M m Coefficiente del profilo di drogaggio della
giunzione
I parametri IS, CJ0, RS, IBV sono proporzionali all’area del dispositivo e
sono scalabili attraverso il parametro AREA (default=1)
Esempi
Problema: plottare la curva I(V) di un diodo con IS=1pA nel range -0.5V÷0.5V
caratteristica IV di un diodo
VIN 1 0 DC 0
D1 1 0 Dmodel
.MODEL Dmodel D IS=1e-12
.DC LIN VIN -0.5 0.5 0.1mV
.PROBE
.END
V e R rappresentano in generale
l’equivalente di Thévenin di un circuito
più complesso.
punto di lavoro del diodo Q = (ID, VD)
V I D R VD
V VR VD
VVD
IR ID I D I S e 1
T
I R f R V R V R / R
VVD
I D f D (V D ) I S e T 1
Metodi di risoluzione:
• le prime due sono le leggi di Kirckoff e sono • analitico (numerico)
imposte dalla topologia della rete
• grafico
• le seconde due sono le relazioni IV di R e D
• con modelli approssimati del diodo
Risoluzione grafica
V VD
ID Problema: Individuare il punto Q
R
VVD
Dati noti: V = 10 V, R = 10kW.
I D I S e 1
T
VD 0 I D 10V 10kΩ 1 mA
VD 5V I D 5V 10kΩ 0.5 mA
0.08
corrente iD (A)
0.06
0.04
RS=0
0.02 diodo ideale
Rdiodo
S≠0 reale
0
0 Von 2 4 6 8 10
tensione v A (V)
V A VD I D RS I D RS
VVD VD
I D I S e T 1 I S e T
V
VD
VA
V A I S RS e VT
V D VT ln
RS I S
1 • in pol. diretta VD non cambia
apprezzabilmente al variare di VA
0.8
• dipende da RSIS
tensione VD (V)
0.6
0.4
-15
• una buona stima di Von si ottiene
IS=10 A
-13
IS=10 A
per VA>>1V (es. VA=10V)
0.2 -11
IS=10 A
RS=100W
IS=10-9A
V
0
Von VT ln A V A 1V
0 20 40 60
tensione VA (V)
80 100
RS I S
Modelli lineari a tratti
ID
Von 0 RS 0 Von 0 RS 0
1/RS
Von VD
Von 0 RS 0
Modello lineare a tratti con Von=0, RS=0
modello del
diodo ideale
VD =0 per ID≥0 pol. diretta (ON) nel punto (VD=0, ID=0) il diodo è
ID =0 per VD ≤ 0 pol. inversa (OFF) contemporaneamente
• OFF
• ON con corrente nulla
Metodologia di analisi:
1. ipotesi (Hp) sullo stato del diodo
2. risoluzione della rete
3. verifica della ipotesi 1
• se Hp=D-ON bisogna verificare SE ID≥0
• se Hp=D-OFF bisogna verificare SE VD≤0
Modello con Von=0, RS=0 (esempio)
1. dato che il generatore tende a forzare 1. dato che il generatore tende a forzare
una corrente positiva nel diodo, una corrente inversa nel diodo,
supponiamo che il diodo sia ON. supponiamo che il diodo sia OFF.
VD 10 V
(10 0) V
ID 1 mA 3. VD 10 V 0 Hp OK
10 kW
3. I D 1 mA 0 Hp OK Punto Q = (0, -10 V)
Modello lineare a tratti con Von≠0, RS=0
modello a
caduta costante Esempio
Metodologia di analisi:
1. ipotesi (Hp) sullo stato del diodo
2. risoluzione della rete
3. verifica della ipotesi 1 (10 0.6) V
ID
• se Hp=D-ON bisogna verificare SE ID≥0 10 kW
• Se Hp=D-OFF bisogna verificare SE VD≤Von 0.940 mA 0 Hp OK
Modello lineare a tratti con Von≠0, RS≠0
ID
Esempio
1/RS
Von VD
VD = Von+RSID per ID≥0 pol. diretta (ON)
ID = 0 per VD ≤ Von pol.inversa (OFF)
Metodologia di analisi:
1. ipotesi (Hp) sullo stato del diodo
2. risoluzione della rete
3. verifica della ipotesi 1 (10 0.6) V
ID
• se Hp=D-ON bisogna verificare SE ID≥0 10 .1kW
• Se Hp=D-OFF bisogna verificare SE VD≤Von 0.93 mA 0 Hp OK
Analisi di circuiti a più diodi
Problema: determinare Q1 e Q2 utilizzando il modello del
diodo ideale.
• 4 possibili stati
• il generatore di tensione da 15V tende a polarizzare
direttamente D1 e D2, mentre quello da -10V tende a
polarizzare direttamente D2 e inversamente D1.
• Hp = D1-ON, D2-ON
• risoluzione della rete:
(15 0) V
I1 1.5 mA
10 kW
0 10 V
ID2 2 mA 0
5kW
I1 I D1 I D 2 I D1 (1.5 2) mA 0.500 mA 0
Hp D1-OFF, D2-ON
25V
I D2 I1 1.67 mA 0
15103W Hp OK
D1 : (0 mA, -1.67 V):OFF
V 15V 1.67 10 3A 104W
D1 D2 : (1.67 mA, 0 V) :ON
(15 16.7)V 1.67 V 0
Analisi di diodi polarizzati nella regione di rottura
Hp: D in breakdown
risoluzione grafica
vS 0 vS 0
Hp D-ON Hp D-OFF
•lo stato del diodo varia nel vO vS
tempo e il diodo si trova in vO 0
v
ognuna delle regioni del iD S 0 per v S 0 Hp OK v D v S 0 Hp OK
R
modello lineare a tratti solo per
un intervallo di tempo limitato
vS
vO
2
Von
amplitude (V)
-2
0 0.5 1 1.5 2
time (ms)
Raddrizzatore con filtro capacitivo
analisi semplificata senza carico (R→∞)
vO (0) 0
t t1 Hp : D - OFF vD vS vO vS Von Hp OK vO 0
dvO d vS Von dv
t1 t T / 4 Hp : D - ON iD C C C S 0 Hp OK vO vS Von
dt dt dt
t T /4 Hp : D - OFF vD vS VP Von vS VP Von Von Hp OK vO VP Von
Raddrizzatore con filtro capacitivo
analisi con carico
vD
+ -
C R +
vS vO
-
vO ( 0 ) 0
t t1 Hp : D - OFF v D v S vO v S Von Hp OK
dvO vO
t1 t t 2 Hp : D - ON iD C
dt R
dv S v S Von
C 0 Hp OK vO v S Von
dt R
dv v S Von
t t 2 C S 0 0 D - ON vO v S Von
dt R
dv v Von
t t 2' iD C S S 0 D - OFF
dt R
Assumiamo t 2' t 2 0 RC
t t2
t 2 t t3 D - OFF
vO t t 2 V P Von e
RC
t t3 v D v S vO Von D - ON vO v S Von
Raddrizzatore con filtro capacitivo
analisi con carico
vD
+ -
C R +
vS vO
-
T T
Vr VP Von VP Von e
RC
T T
La tensione di uscita contiene ondulazioni VP Von 1 e RC
residue di ampiezza Vr (tensione di ripple)
.PARAM C1val=10u
VS 1 0 DC 0 SIN(0 10 1e3)
D1 1 2 Dmodel
.MODEL Dmodel D IS=1e-12
C1 2 0 {C1val}
RL 2 0 1e3
RL: carico
Hp DZ in breakdown
v S VZ VZ
iZ iS i L 0
R RL
R
R
L v RL min
V
S
1
Z
vS VZ 1 R vS min VZ
R
L
Regolatore di tensione a diodo Zener
Condizione di regolazione
regolazione:: iZ≥0
RZ≠0
R
iL vS VZ
v V
R RZ
+ v i L Z 0
iZ L 1 1
1 Z R
Z
vS iS R RZ RL
VZ RL v L
R
- RL RL min
vS
RZ 1
VZ
Hp: DZ in breakdown
VS VZ (20 5)V
IS 3 mA
R 5kW
VZ 5V
IL 1 mA
RL 5kW
I Z I S I L 2 mA 0 Hp OK
Condizione di regolazione
R
R
L v RL min 1.67 kW
S 1
VZ
vS VZ 1 R 10 V
R
L
Regolatore di tensione a diodo Zener: Esempio
VS VZ
R RZ
V 5.19 V
L 1 1 1
R RZ RL
V V 5.19V 5V
I L Z 1.9 mA 0
Z R 100W
Z Hp OK
Esempio SPICE
Problema: Simulare il punto di lavoro e la caratteristica VRL(VS) per 0≤VS
≤20V nei casi RL=1kW, 2kW, 5kW.
1 2
regolatore con diodo zener
.PARAM Rval=5e3
VS 1 0 DC 20
R1 1 2 5e3
DZ 0 2 Dmodel
RL 2 0 {Rval}
.model Dmodel D BV=5 0
.OP
.DC VS 0 20 0.1
.STEP PARAM Rval LIST 1e3 2e3 5e3
.PROBE V(1) V(2)
.END
Circuiti limitatori
analisi con il modello a caduta costante
• la serie del diodo e VR può essere
vista come un diodo con V’on=Von+VR
• vin≤ V’on D-OFF vout = vin
• vin≥ V’on D-ON vout = V’on
v in
Caratteristica di trasferimento (in-
(in-out)
2
v out 3
amplitude (V)
2
0
1
Vout (V)
-2 V’on=2V 0
-1
0 0.2 0.4 0.6 0.8 1 -2
time (ms)
-3
supponiamo che vin sia sufficientemente lento -3 -2 -1 0 1 2 3
Vin (V)
in modo tale da trascurare le capacità del diodo
Circuiti limitatori
analisi con il modello a caduta costante
- +
vD • la serie del diodo e VR può essere vista
+ come un diodo con V’on=Von-VR
vout
vin
• -vin≤ V’on D-OFF vout = vin
VR
- • -vin≥ V’on D-ON vout = -V’on
v in
v out
Caratteristica di trasferimento (in-
(in-out)
2
amplitude (V)
0 2
1
-2 V’on=2V Vout (V) 0
-1
0 0.2 0.4 0.6 0.8 1
time (ms) -2
-3
supponiamo che vin sia sufficientemente lento -3 -2 -1 0 1 2 3
Vin (V)
in modo tale da trascurare le capacità del diodo
Circuiti limitatori
analisi con il modello a caduta costante
• la serie di D1 e VR1 può essere vista come un
diodo con V’on1=Von1+VR1
• la serie di D2 e VR2 può essere vista come un
diodo con V’on2=Von2-VR2
• vin≤ -V’on2 D1-OFF/D2-ON vout = -V’on2
•-V’on2 ≤ vin≤V’on1 D1-OFF/D2-OFF vout = vin
• vin≥V’on1 D1-ON/D2-OFF vout = V’on1
v in
2 v out Caratteristica di trasferimento (in-
(in-out)
amplitude (V)
3
0 2
1
Vout (V)
-2 V’on1= V’on1 =2V 0
-1
0 0.2 0.4 0.6 0.8 1
time (ms) -2
se I D1 0 I D1 I S 1e VT
VPTAT VD1 VD 2
I D1 I D2
VT ln VT ln
I S1 IS2
D1 e D 2 identici ( I S 1 I S 2 )
kT I D1
ln T
q I D2
• Vout=iPH RL
Applicazioni principali:
interruttore controllato (elettronica digitale)
amplificazione di segnali elettrici (elettronica analogica)
Il transistore MOSFET
• transistori FET (Field Effect Transistors): MOSFETs e JFETs
VG > 0
+
Tensione di soglia (VTN): VG per cui la
concentrazione di elettroni diventa pari al
drogaggio p (inversione di popolazione).
Q n C ox V G V TN
C ox ox / t ox [F/cm 2 ]
VG
V TN
Regione di sottosoglia
(VG < VTN)
La carica mobile può essere
V G V TN controllata dall’elettrodo di gate:
Qn e VT
0 regione a conducibilità variabile
(non lineare).
MOSFET a canale n (nMOSFET)
realizzando due elettrodi (Drain, Source), che accedono alla regione di
carica mobile (canale) attraverso due pozzetti n+, si realizza un transistor
nMOSFET (MOSFET a canale n)
I D I S f V GS , V DS
0 V GS V TN interdizione
V DS2 V GS V TN
K N V GS V TN V DS triodo
ID 2 V DS V GS V TN
KN V GS V TN
V GS V TN
2
saturazione
2 V DS V GS V TN
il modello è completamente W OX
K N K N' K N' N C OX C OX
definito dai due parametri KN e VTN L t OX
Caratteristiche IV del nMOSFET
caratteristica di trasferimento:
trasferimento:
I D f V GS , V DS
caratteristica di uscita:
uscita:
I D f V DS , V GS
Caratteristica di trasferimento
I D f V GS , V DS ID
0
K N V GS V TN V DS
V DS2
OFF
TRIODO
2
KN
V GS V TN 2 SAT.
2
transconduttanza
I D
gm
V GS Q
2ID
V GS V TN V DS V GS V TN V DS V GS V TN
g m , SAT
V GS V TN V GS V TN
V GS V TN
Caratteristica di trasferimento
2000
K N 100 μA/V 2
1500
V TN 2 V
ID (uA)
1000
VDS=1V
500 VDS=2V
VDS=3V
0
0 2 4 6 8 10
VGS (V)
Caratteristica di uscita
I D f V DS , V GS ID
0
K N V GS V TN V DS
V DS2
OFF
TRIODO
2
KN
V GS V TN 2 SAT.
2
V TN 2 V
3000 VGS=2V
VGS=4V
ID (uA)
VGS=6V
2000 VGS=8V
VGS=10V
1000
0
0 2 4 6 8 10
VDS (V)
• la corrente di saturazione cresce
I D , sat K N
VGS VT 2
quadraticamente con VGS
2
• per bassi valori di VDS le
caratteristiche sono lineari
Regione lineare
in zona triodo 500
VDS 400
I D K N VGS VTN VDS
2 300
ID (u A )
200
se VDS / 2 VGS VTN (regione lineare) 100
0
I D K N VGS VTN VDS 0 0.2 0.4
VDS (V)
0.6 0.8 1
G interdizione
S
IG=0
I D ,sat K N
VGS VT 2 saturazione
G
2
S
IG=0
1
G RDS
K N VGS VT
lineare
S
nMOSFET a svuotamento
D
G
IS IG ID • pMOSFET=pMOS+2 regioni p+
• le regioni di S e D formano
IB giunzioni pn con il substrato che
VB vanno polarizzate in inversa (IB≈0)
arricchimento VB=VMAX=VDD, VSB ≤0, VDB ≤ 0,
D
D
G
G
• IG=0, IB=0 IS = -ID
B
svuotamento
Caratteristica IV del pMOSFET
I S I D f V GS , V DS
0 V GS V TP interdizione
V DS2 V GS V TP
K P V GS V TP V DS triodo
IS 2 V GS V TP V DS
KP V GS V TP
V GS V TP
2
2 V GS V TP V DS saturazione
W
K P K P' • VGS tipicamente <0
L
• il modello è completamente
K P' P C OX definito dai 2 parametri KP e VTP
Caratteristiche di uscita
C C WL capacità gate-canale
GC ox
zona lineare
C
C GC C W
GS 2 GSO
C
C GC C W
GD 2 GSO
CGD
saturazione D
C 2 C C W C C W
GS 3 GC GSO GD GDO G
interdizione S
CGS
C C W C C W
GS GSO GD GDO
MOSFET reali
Modulazione di lunghezza di canale:
nei MOSFET a canale corto (L<1m)
I D , sat K N
VGS VTN
2
1 VDS
2
Corrente di sottosoglia
Effetto Body
K n
'
K '
p
MOSFET: modello per ampi segnali
Esempio
Problema: simulare le caratteristiche di uscita di un transistore nMOSFET
(K’N=100A/V2, W=10m, L=1m, VTN=1.5V, LEVEL1) nell’intervallo
0≤VDS≤15V, per 0 ≤ VGS≤ 10V.
Vgs 1 0 DC 0
Vds 2 0 DC 0
risoluzione grafica
risoluzione analitica
1. ipotesi su f (OFF, triodo o saturazione)
2. si risolve il circuito e si determina Q
3. si verifica l’ipotesi 1
Analisi DC dei circuiti con MOSFET: Esempio 1
Problema: determinare Q
Dati: KN=50 A/V2, VTN=1V
VGG=2V, VDD=5V, RD=8.3 kW
Soluzione:
VGS=VGG=2V
VGS-VTN=1V≥0 M-ON
Hp: M-SAT
I
D
K
2
n V
GS
V
TN
2 25 A
V V R I
DS DD D D
4 . 79 V V V 1V Hp OK Q: (ID=25 A, VGS=2 V, VDS=4.79V)
GS TN
Analisi DC dei circuiti con MOSFET: Esempio 2
Problema: determinare Q
Hp M-TRIODO
Dati: KN=250 A/V2, VTN=1V, VDD=4V, RD=1.6 kW
V V 4V
GS DD
I D K n V GS VTN V DS / 2 V DS
V DS V DD R D I D
I
D
VDD VDS
RD
K V V
n GS TN
V / 2 V
DS DS
VGS=VDD=4 V ≥VTN=1V M-ON 2 soluzioni: V 2.3V,8.7V
DS
VGS-VTN=3V </>? VDS <4V
VDS= 8.7 V > VGS-VTN =3V Hp NO
Hp: M-SAT
V =2.3V≤V -V Hp OK, ID=1.06 mA
DS GS TN
V GS V DD 4 V
Q:(ID=1.06 mA, VDS=2.3 V, VGS=4V)
I
D
K
2
n V
GS
V
TN
2 1 . 13 mA
V V R I 2 . 19 V V V Hp NO
DS DD D D GS TN
Analisi DC dei circuiti con MOSFET: Esempio 3
VDD
Problema: determinare Q
Dati: KN=25 A/V2, VTN=1V, VDD=10V R2 RD
R1=1 MW, R2=1.5 MW, RD=75 kW, RS=39 kW
M1
R1 RS
R1
Vth VDD 4V
R1 R2
Rth R1 // R2 600kW
Vth VGS RS I D
VDD RD RS I D VDS
I f (V , V )
D GS DS
Analisi DC dei circuiti con MOSFET: Esempio 3
Vth VGS RS I D
VDD RD RS I D VDS
I f (V , V )
D GS DS
Hp M-SAT V I ( R R ) V V 6.08V
DD D D S DS DS
Kn R 2
V V S V
th GS V
2 GS TN VDS≥VGS-VTN Hp OK
2 soluzioni: V 2.71V,2.66V Q: (ID=34.4 A, VDS=6.08 V, VGS= 2.66 V)
GS
V 2.66V
GS ID= 34.4 A
Analisi DC dei circuiti con MOSFET: Esempio 4
Problema: determinare Q
Dati: KN=260 A/V2, VTN=1V, VDD=3.3V, RD=10 kW, RG=2 MW
Kn R 2
V V V D V V
GS DS DD
2 GS TN
2 soluzioni: V 0.769V,2.00V
GS
IG =0 VG=VD
VDS=VGS≥VGS-VTN M-SAT se ON VGS= -0.769 V non accettabile (M-OFF)
Hp M SAT
V 2.00V I 130A
V GS D
V
GS DS V 2V V V 1V Hp OK
DS GS TN
V DS V DD R D I D
I
D
K
2
n V
GS
V
TN
2 Q: (ID=130 A, VDS=VGS=2.00 V)
Contenuti del corso
Introduzione e concetti fondamentali
• amplificazione di segnali
• MOSFET non lineare
• funzionamento linerare in condizione di piccolo segnale
il MOSFET in elettronica digitale
Il MOSFET può essere utilizzato come un interruttore controllato dalla tensione di
gate, la quale agisce come terminale di controllo
Metal
Thick field oxide
p+ n+ n+ p+ p+ n+ layout
n well
p substrate
Lo scaling dei transistor: i circuiti integrati
Transistors “discreti”
minimum feature size (m)
Transistors “integrati”
rete di
polarizzazione RL
RG
VGG
RS
VSS
• in saturazione la corrente sul carico RL è costante
+
• IG=0 VS non deve erogare corrente!
VLED
• la corrente ILED è fornita I VDD VLED VDS
- LED
ILED da VDD e non da VS RD
RD
VDD
RS
M1 • M1 tipicamente si polarizza in zona lineare
VS IG poichè la più bassa VDS consente di avere una più
bassa VDD (minore potenza dissipata)
il MOSFET come driver di corrente
Problema: dimensionare RD in modo che ILED=20mA
DATI: VS=5V, RS=5kW, VDD=10V, VLED,ON=1.1V +
VLED
Q1: (KN’=100A/V2, VTN=1V, W=100m, L=1m )
-
ILED
RD
VDD
Hp M1: LINARE, D ON
RS
1
RDS 25W M1
K N VS VTN
VS IG
VDD VLED ,ON
RD RDS 420W
I LED
2I DSS vDS
iD vGS VP vDS vGS VP vGS VP VDS 0 triodo
VP 2 2
iD
2I v V 2
DSS GS P vDS vGS VP 0 saturazione (pinch-
(pinch-off)
V2 2
P
Caratteristica IV del JFET a canale n
Caratteristica di trasferimento Caratteristiche di uscita
in saturazione
2
vGS
iD I 1
DSS
V
P
-25V<VP<0
10 A<IDSS<10A
JFET a canale p
Modello SPICE del JFET
Sintassi:
J<name> <ND> <NG> <NS> <model name> [area value]
Esempio:
J13 22 14 23 JNOM
.model JNOM NJF BETA=1e-5
Esempio
Problema: simulare le caratteristiche di uscita di un JFET a canale n (VP = - 2V,
IDSS=40A) nell’intervallo 0≤VDS≤5V e -2≤VGS≤0V
Vgs 1 0 DC 0
Vds 2 0 DC 0
J1 2 1 0 Jmodel
.MODEL Jmodel NJF BETA=1e-5
+VTO=-2
VDD
RD
RG RS
E C E C
p n p n p n
emettitore collettore emettitore collettore
C C
p n
B B
n p
p n
E E
Il transistore bipolare (BJT)
Primo dispositivo a stato solido di ampio successo
commerciale a causa del processo di fabbricazione più
semplice e affidabile rispetto a quello dei MOSFETs.
• inventato alla fine dei ‘40 da Bardeen, Brattain e Shockley (Nobel nel ‘56) ai Bell Labs.
• reso disponibile nel ’52 dietro una licenza di 25000$
• il primo BJT al silicio fu sviluppato presso la Texas da Gordon Teal
• la Tokyo Tsushin Kogyo compra la licenza del transistor e nel ‘55 diventa la SONY.
• alla fine dei ‘50 inizia la produzione di massa di radio a BJT
• all’inizio dei ‘60 vengono realizzati i primi IC basati su BJTs
• nella principale regione di funzionamento, detta regione attiva (JBE-ON, JCB-OFF), l’E
inietta elettroni nella regione di B. La maggior parte vengono raccolti dal C, mentre una
minoranza (se la base è stretta) si ricombinano (con lacune) in base e generano la IB.
• il rapporto IC/IB è molto alto se la base è stretta e il BJT può essere usato come
amplificatore.
• il funzionamento è basato sul trasporto dei minoritati nella base e quindi i BJT npn
sono preferiti ai pnp a causa della maggiore mobilità degli elettroni rispetto alle lacune.
I S
a R
I S
a F
I S
V EB
I e VT
1
F
a F
I V CB
I S e VT
1
R
a
R
Il modello DC di Gummel-Poon (npn)
iBC
I S V T
V BE
i BE e 1
F
iT= FiBE- RiBC
I S V T
V BC
iBE
i BC e 1
R
IS VVEB
i EB e T 1
F
IS VVCB
i CB e T 1
R
Esempio 1
Problema: Con riferimento al circuito in
figura determinare il punto di lavoro del
bjt caratterizzato dai parametri IS = 10-16 A,
F = 50, R = 1.
Soluzione:
VBE =VBB= 0.75 V
VBC = VBB - VCC = 0.75 V-5V = -4.25 V
Utilizzando la rappresentazione di Gummel-Poon
I S V T 10 16 A
V BE
0 .00259
. 75
I BE e 1 e
1 7 . 53 μA
F 50
I S V T 10 16 A 4 . 25
V BC
I BC e 1 e 0 .0259 1 10 16 A
R
1
I C F I BE R I BC I BC 376 μA
I B I BE I BC 7 . 53 μA
I E I B I C 384 μA
Esempio 2
Problema: Con riferimento al circuito in
figura determinare il punto di lavoro del
bjt caratterizzato dai parametri IS = 10-16 A,
aF = 0.95, aR = 0.5.
Soluzione:
IE = 100 mA VBC = 0-5V = -5 V
Utilizzando la rappresentazione di Ebers-Moll
C
I S V T 10 16 A 5
V BC
iC
IR e 1 e 0 .0259 1 5 10 17 A
a R
0.5
iR
FiF
IF I E a R I R I E 10 4 A B
I S V T
V BE
a I iB
IF e 1 V BE V T ln 1 F F 0 . 71 V iF RiR
a F
IS
IC I R a F I F a F I F 95 μA iE
I B I E I C 5 μA E
Regioni di funzionamento
Regione attiva diretta (JBE ON, JBC OFF)
modello equivalente
IC
modello di Ebers-
Ebers-Moll a base comune
E C
IE B VCB
IC a F I F a F I E
a F < 1 I C < I E
aF : guadagno di corrente
diretto a base comune
Regione attiva diretta (JBE ON, JBC OFF)
modello di Gummel-
Gummel-Poon modello equivalente
a emettitore comune
VBE ,ON
IC F I B
F 1 I C I B
F : guadagno di corrente il BJT può essere usato come
diretto ad emettitore comune amplificatore di segnale (corrente)
Regione attiva inversa (JBE OFF, JBC ON)
modello equivalente
modello di Ebers-
Ebers-Moll a base comune
I E a R I R a R I C
a R < 1 I E < IC
aR : guadagno di corrente
inverso a base comune
Regione attiva inversa (JBE OFF, JBC ON)
modello di Gummel-
Gummel-Poon modello equivalente
a collettore comune
VBC ,ON
IE RIB
R 1 IE IB
• il BJT potrebbe essere usato come
amplificatore
R : guadagno di corrente
inverso a collettore comune • si preferisce la zona attiva diretta
poichè F>>R
• VBC, ON < VBE,ON (E più drogato di C)
Regione di interdizione (JBE OFF, JBC OFF)
modello di Ebers-
Ebers-Moll
IB 0
IC 0
IE 0
poiché tutte le correnti sono nulle il BJT si
comporta da circuito aperto tra C ed E
Regione di saturazione (JBE ON, JBC ON)
modello di Gummel-
Gummel-Poon
• poiché le due giunzioni sono polarizzate
in diretta, esse possono essere
modellizzate con una caduta
costante(VBE,SAT>VBE,ON,VBC,SAT>VBC,ON)
F iB iC iBC F R 1
•le correnti ai terminali sono determinate
dal circuito esterno: aumenti di IB non
in sat. iBE ,iBC 0 F iB iC risultano in aumenti di IC.
Regioni di funzionamento
Caratteristiche IV del BJT
caratteristica di uscita ad
emettitore comune
I C f V CE , I B
IC
caratteristica di uscita a C
E
base comune
I C f V CB , I E
IE B VCB
caratteristica di trasferimento
I C f V BE , V BC
Caratteristiche IV di uscita a emettitore comune
I C f V CE , I B
I C f V CB , I E
I C f V BE , V BC
VVBE
Es: I
C
V BC 0 I
S
e T
1
stessa forma dell’equazione di un
diodo.
transconduttanza
dI I
g C
C
m dV V
BE Q T
Effetti capacitivi
I S V T 10 16 A
V BE
0 .0259
10
I BE e 1 e
1 10 150 A! !!!
F
50
BJT reali : resistenze serie
C
• come nel diodo, è necessario tenere in
considerazione la resistenza delle regioni RC
neutre iC
RE iE
E
BJT reali : effetto Early
In zona attiva al crescere di VCE lo spessore della SCR di JBC aumenta e lo
spessore della base diminuisce (modulazione dello spessore di base)
V
1 CE
F FO V
A
Esempio:
Q1 1 2 3 BC107 10
.MODEL BC107 NPN BF=30
BJT: modello in continua (Gummel-Poon)
I CC IS NFVT
VBE
I CT I CC I EC / Kqb
I BE e 1
F BF
I EC VBC
IS NR VT
I BC e 1
R BR
NE
VBE
I GRE
ISE e VT
1
•RBB’, RC, RE: resistenze di accesso
NC
VBC
• IGRE, IGRC : correnti dovute a
I GRC ISC e VT
1
fenomeni di G-R nelle regioni
svuotate
Kqb Kq1 1 1 4 Kq 2 / 2
NK
I CT I CC I EC / Kqb
Esempio
Problema: simulare le caratteristiche di uscita di un BJT npn (parametri IS =
10-16 A, F = 50, R = 1) nell’intervallo -15V≤VCE≤15V, per 0 ≤ IB≤ 10mA.
risoluzione analitica
V CC R C I C V CE
I C f V BE , V CE
Analisi in DC di circuiti con BJT
risoluzione analitica
IC
RC
V BB R B I B V BE
VCC V R I V
RB CC C C CE
VBB I C f V BE , V CE
IB I B g V BE , V CE
risoluzione approssimata
1. ipotesi su f, g (OFF, attiva diretta, attiva
inversa o saturazione)
2. si risolve il circuito e si determina Q
risoluzione analitica 3. si verifica l’ipotesi 1
V CC R C I C V CE
I C f V BE , V CE
Analisi in DC di circuiti con BJT: Esempio
Problema: Calcolare il punto di lavoro di Q.
Dati noti: VBB= 3V, VCC=5V, RB=1MW, RC=1kW,
IC
Q: (F = 100, R = 1, VBE,ON=0.7, VBC,ON=0.5, VCE,SAT=0.2V) RC
VCC
Soluzione: VCC e VBB tendono a pol. dir. JBE RB
VBB tende a pol. dir. JBC, VCC tende a pol. inv. JBC VBB
IB
Hp ZONA ATTIVA (VBE=VBE,ON=0.7V, IC=FIB)
V BB V BE 3 0 .7
IB 3
2 . 3 μA
RB 10
I C F I B 230 μA
V BC V BE V CC R C I C 4 . 53 V
I E I B I C 232 . 3 μA
I B 2 . 3 μA 0 Hp OK
V BC 4 . 53 V V BC ,ON 0 . 5 V
Contenuti del corso
Introduzione e concetti fondamentali
• amplificazione di segnali
• BJT non lineare
• funzionamento linerare in condizione di piccolo segnale
Il BJT come interruttore
• in interdizione il bjt si comporta come un C C
interruttore aperto tra C ed E B
B
• in saturazione il bjt si comporta come un
interruttore chiuso tra C ed E E E
VDD
invertitore RTL
A differenza dei FETs dove IG=0, nel caso del BJT è necessario spendere potenza
(IB≠0) per il controllo (maggiore potenza dissipata in applicazioni digitali).
Riferimenti di corrente a BJT
VCC
rete di
polarizzazione RL
RB
VBB
RE
VEE
Hp Q1: SAT, D ON
AV GV
AP
un “amplificatore di tensione ideale”
è un “amplificatore ideale”
Amplificatore di transconduttanza
IO RIN RO
A
G V GG
I RIN RI RL RO
2
P
A L G2 R R R
O
P G IN L
PIN RO RL
amplificatore di
transconduttanza (reale) A G
G G
amplificatore di RIN RI RO RL
transconduttanza ideale A
P G 2
G RIN RL
RIN=∞, RO= ∞
AG GG
AP
un “amplificatore di transconduttanza
ideale” è un “amplificatore ideale”
Amplificatore di corrente
IO RI RO
AI I GI R R R R
I IN I L O
2
A PL G 2 RL RO
P P I
R R R
IN IN L O
amplificatore di
corrente (reale) AI GI
RIN RI RO RL 2 RL
amplificatore di corrente ideale A
P G I
RIN
RIN=0, RO= ∞
AI GI
AP
un “amplificatore di corrente ideale”
è un “amplificatore ideale”
Amplificatore di transresistenza
VO RI RL
A
R I G R
I RIN RI RL RO
2
P
A L G 2
R
R
L
P
PIN RIN RL RL RO
amplificatore di
amplificatore di transresistenza (reale) AR GR
transresistenza ideale RIN RI RO RL GR2
RIN=0, RO= 0 AP R R
IN L
AR GR
AP
un “amplificatore di transresistenza
ideale” è un “amplificatore ideale”
Analisi degli amplificatori
Es: vI(t)=VI+vi(t)=VI+VIMsin(2pft)
in tale situazione
vO(t)=VO+vo(t) =VO+VOMsin(2pft+f)
Es:
VI=0.5V, VIM=100mVVO=10V, VOM=4V
VI=0.3V, VIM=50mV VO=4V, VOM=1V
Limiti di funzionamento lineare: distorsione
v(t) VO V1(sinot f1) V2 (sin 2ot f2 ) V3(sin3ot f3) ...
dc segnale distorsione di distorsione di
desiderato seconda terza armonica
armonica
V1
numeratore = somma RMS dei termini di distorsione
denominatore = componente desiderata
Polarizzazione
VCC
RC
vOUT
ib(t)
RI
vI
VDD
RD
vOUT
RI
vI
iD ID IS conduttanza
gd
vD VT differenziale
Q
id vd g d vd
vD
iD vD I S e VT
1
• rd=1/gd : resistenza differenziale
• è necessario aggiungere gli effetti
capacitivi inclusi nel modello per ampi
segnali (non inclusi nel modello DC)
• in pol. dir. gd≈ID/VT
• in pol. inv. gd≈0
• pol. nulla gd=IS/VT ≠ 0
Modello di piccolo segnale del diodo
sviluppando in serie di Taylor nell’intorno del punto di lavoro (ID, VD)
1 i iD i iD ID IS
iD vD vD VD
i
i 0 i! v D vDi
i
Q Q
VTi
1 i iD i
1 vd
i
v 1 v
2
1v
3
id vd v d I D I
S
I D I S d d d ...
i 1 i! v D Q
i
i 1 i! VT VT 2 VT 6 VT
2
vd 1v
d vd 2VT 50mV vd 5mV (vd VT OK)
VT 2 VT
Modello di piccolo segnale del BJT
il modello a piccoli segnali si basa sulla rappresentazione a doppio bipolo
ib iB ic iC
gr g0
v ce v CE v ce v CE
v 0 Q po int v 0 Q po int
be be
ic iC ib iB
gm gp
v be v BE v be v BE
v 0 Q po int v 0 Q po int
ce ce
Modello di piccolo segnale del BJT
iB iC IC
modello di Gummel-
Gummel-Poon gr 0 gm
VT
v CE v BE
in zona attiva Q po int Q po int
iC IC iB IC g
iB iC g0 gp m
v CE V A V CE v BE F VT F
Q po int Q po int
B C
FiB
in realtà F0 (e quindi F) dipende da IC
iE
E
vCE
F FO 1
VA iB iC i B iB g
gp gm m
v BE v BE v BE iC iC 0
I S VT Q po int Q po int Q po int
iB e
FO
v BE iC guadagno di corrente per piccoli segnali
v
iC I S 1 CE e VT 0 iB a emettitore comune del BJT
VA
Q po int
IC transconduttanza:
gm
VT aumenta con IC •il modello va completato con la CBE e CBC
(rilevanti ad alta f)
OVT O
rp res. diff. ingresso
IC gm • modello a bassa f completamente definito
da 2 parametri (F, VA)
VA VCE VA
rO res. diff. uscita
IC IC • i parametri non dipendono dalla
geometria: transistor piccoli per high-f
VA VCE VA guadagno di
f g m rO hanno lo stesso gm di transistor grandi per
VT VT tensione intrinseco alte correnti
• poco dip. dal OP
• modello del PNP identico all’NPN
• guadagno max degli ampl. a bjt (1000÷4000)
Modello di piccolo segnale del BJT
v BE
iC vBE I S e VT
2 3
v v v
sviluppando in serie di Taylor ic I 1 be 1 be ...
be
C
nell’intorno del punto di lavoro (IC, VBE) V 2 VT 6 VT
T
ig
+ modello DC (saturazione)
vds iG 0
+
Kn
vgs
- - i
D vGS VTN 2
1 vDS
2
iD 2I D
gm K n VGS VTN 1 VDS
ig 0 vGS Q - point
VGS VTN
id g m v gs g o vds go
iD
Kn
VGS VTN 2 I D 1 I D
vDS Q - point
2 1 VDS VDS
Modello di piccolo segnale del MOSFET
• resistenza di ingresso infinita
• il modello va completato con la
CGS e CGD (rilevanti ad alta f)
• modello a bassa f completamente
definito da 2 parametri (KN, )
• i parametri dipendono dalla
geometria attraverso il fattore KN
ID • modello del PMOS uguale a
gm transconduttanza
VGS VTN / 2 quello dell’NMOS
2 K n I D 1 VDS 2 K n I D
1 VDS 1
rO resistenza diff. di uscita
I D I D
guadagno di
2K n
f gmro 1 tensione intrinseco
ID
(diminuisce con ID)
Modello di piccolo segnale del MOSFET
iD vGS
Kn
vGS VT VGS VT vgs
2 Kn 2
2 2
id
Kn
2
2VGS VT v gs v gs2
2VGS VT v gs v gs2 v gs 0.2VGS VT condizione di
piccolo segnale
•gm molto più alto nei BJT • f molto più alto nei BJT (diminuisce con
(VGS-VTN)/2>>VT ID nei MOSFET)
F
generica rete di
polarizzazione
•in DC le capacità (di accoppiamento) sono circuiti aperti e il punto di lavoro non è
influenzato da sorgente e carico
• il prezzo da pagare è una riduzione del guadagno alle basse frequenze ( in DC vO=0)
studieremo inizialmente gli amplificatori nel range delle “medie frequenze” in cui le
capacità di accoppiamento sono approssimativamente corto-circuiti, mentre le capacità del
transistor sono circuiti aperti. In questo range tutti i parametri dell’amplificatore (guadagni,
resistenze di ingresso e uscita) sono indipendenti da f.
Contenuti del corso
Introduzione e concetti fondamentali
richiami di teoria dei circuiti
la simulazione circuitale con SPICE
elementi di Elettronica dello stato solido
RB
RE
VBB
RC
VCC
vOUT
RI RB vOUT
RE
vI VBB
• l’indipendenza da M1 implica la
stabilizzazione del Q all’aumentare di RS si riduce la
• il prezzo da pagare è l’aumento di dipendenza di ID dai parametri: se ID
VDD e VGG e quindi della potenza di aumenta, VS aumenta, VGS diminuisce,
alimentazione necessaria contrastando l’aumento di ID
MOSFET: stabilizzazione del punto di lavoro
I2
VDD VDD VDS
RS RD 25kΩ RS 10kΩ
ID
R2 ID RD R1
VG VGS RS I D 5V VDD R1 R2
D R1 R2
G
M1 PDD VDD I D I 2
PDD ,max
S PDD PDD ,max I 2 I D 50μA
VDD
R1 I2 RS VDD
I2 R1 R2 200kΩ
R1 R2
scegliamo R1 R2 100kΩ
BJT: stabilizzazione del punto di lavoro
in zona attiva I E I C
VBB RB I B VBE ,ON RE I C
VBB RB I B VBE ,ON
V
se oppure I C BB ind. da Q1
R R I V RE
E B B BE ,ON / I C
IC
RC
RB C
B
Q1 VCC
VBB IB E
R1
VBB VCC
IE RE R1 R2
RB R1 // R2
V V V R I 5V
E CC CE C C
V
R E 6 . 60 k W
E I
E
V V
CC 10 I R R CC 200 k Ω
R R B 1 2 10 I
1 2 B
R
V V V 5 .7 V V 1 10 I R
B E BE CC R R B 1
1 2
V
R B 110 k W R 90 k W
1 10 I 2
B
Reti di polarizzazione
tutte le famiglie utilizzano tipicamente la rete di
polarizzazione a quattro resistori
Contenuti del corso
Introduzione e concetti fondamentali
richiami di teoria dei circuiti
la simulazione circuitale con SPICE
elementi di Elettronica dello stato solido
• le differenze nelle proprietà dinamiche di amplificatori a BJT e FET stanno nelle differenze
nei modelli di piccolo segnale di BJT e FET
BJT FET
• BJT e FET hanno modelli di piccolo segnale topologicamente simili. Il modello topologico del
FET si può ricavare da quello del BJT facendo tendere rp∞ e 0∞
• le espressioni matematiche relative alle variabili di piccolo segnale degli amplificatori a FET
possono essere ricavate da quelle degli amplificatori a BJT facendo tendere rp∞ e 0∞
Resistenze e guadagni ai terminali
v b ib rp R E ib i c
R E ib i c i c o ib rO i c R C
v b ib rp R E R E i c
0 ro R E ib ro R C R E i c
r0 R C R E v b ib rp R E i c
se
0 1 0 ib i c
~0RE
r0 R C R E v b ib rp R E i c
se
0 1 0 ib ic
r0 R C R E v b ib rp R E i c
se
0 1 0 ib i c
~0RE
ic gm 1 • i guadagni AG diminuiscono con RE
AG , cb
vb 1 g m R E g m R E 1 RE
• per gmRE<≈1 i guadagni AG dip.
ie i gm 1 fortemente da gm e sono maggiori per
AG , eb c gli amplificatori a BJT
vb vb 1 g m R E g m R E 1 RE
ic vc
A I , cb 0 A R , cb 0 RC • se gmRE>>1 i guadagni AG sono ind.
ib ib dal transistor
ie ic ve
A I , eb 0 A R , eb 0 RE •guadagni AI e AR ∞ per i FET; soggetti
ib ib ib a dispersione (0) nei BJT
ingresso sull’Emettitore (Source)
ib
B C
ic v e ib rp R B ib rp*
Oib v e i c o ib rO i c R C
r rO i c rO R C o rO ib
E
RB
RiE RC
se rO R C
ie ve
v e ib rp
* r *
i c ib 0 p
rO
v e rO o ib i c
ve ve rp*
R iE rp // ro //
*
• valori relativamente bassi di RiE
ie ib ic 0
(~10÷100 W) buon accoppiamento
rp* 1 1 con sorgenti di corrente (alta RI)
ro // ro //
0 1 0 rp R B gm g m ro 1 gm
• guadagno di corrente unitario
i
A I , ce c 1 (inseguitore o buffer di corrente)
ie 0 1
ie ve
ve rp*
i 1 R iE rp // ro //
*
AG , ce c *0 ie 0
ve ro rp
1 • RB determina un aumento della RiE a spese
g m g m
rp R B
ro g m r o 1 dei guadagni rispetto a ve
vc R C ic 1 • guadagni AG e AV relativamente elevati
AV , ce R C *0
ve ve ro rp (maggiori nei BJT a causa del maggiore gm)
1
R C g m g m R C
rp R B
ro g m r o 1
Resistenza al terminale di Collettore (Drain)
i b rp R B R E ib i x
R E i b i x i x o ib rO v x
i b rp* R E R E i x
ib R E o rO i x ro R E v x
rO R E
se
ib rp* R E R E i x
1 ib o rO i x ro v x
0
vx R E // rp* rO 1 g m R E
R iC rO 1 0 *
rO 1 g m R E // rp
rp R E r R
ix rp rp R B rp R E O 0 iC , max
G V AV RI 0 G G AG RI 0
RL RL 0
G I AI RI G R AR RI
RL 0 RL
Fattore di accoppiamento di ingresso
ingresso sulla Base (Gate)
R in , B R B // R iB
R B ,T R I // R B // R iB
vb R
V ,B B ,T 1
vi RI
R B ,T
I ,B 1
R in , B
R in R in , B R B // R iB R B // rp 1 g m R E
• gmRE>>1 Rin≈RB
• per i FET Rin=RB RiC RO
ic
vc vo
Rin,B
in B RiB i io
vb b
RC RL
R* C
RI
RB
vi RE
R O R C // R iC R C // rO 1 g m R E R C
Amplificatore CE (CS) – AV e AG
AV
vo
vi
v v
b c V , B AV , CB R C R C*
vi vb
R B ,T g m R C*
RI 1 g m RE
AV diminuisce all’aumentare
di RE e aumenta con R*C
AV g m R C g m ro f
ro R C
g m RC RC
G V AV RI 0 AV , CB
RL 1 g m RE g m R E 1 RE
io vo AV R B ,T gm RC
AG
vi R L vi RL R I 1 g m R E RC R L
gm 1
G G AG RI 0 AG , CB
RL 0 1 g m RE g m R E 1 RE
Amplificatore CE (CS) – AI e AR
io i gm RC
AI o R I A G R I R B ,T
ii vi 1 g m R E RC R L
gm R IN
G I AI RI R IN
RL 0 1 g m RE g m R E 1 RE
vo io R L g m R C*
AR A I R L R B ,T
ii ii 1 g m RE
g m RC RC
G R AR RI R IN R IN
RL 1 g m RE g m R E 1 RE
Amplificatore CE (CS)
V RC
g R
m C
VT
1 / 3V DD
VT
10 V
DD V
1 BJT
AV
V RD 1 / 3V DD
max
g m RD V DD V 1 FET
V GS V TN / 2 V GS V TN / 2
v be v be . max
rp
v be ib rp v b
R iB
R iB R
v b v be v be . max iB v be . max 1 g m R E
rp rp
R in , B R I aumentando RE aumenta la massima
vi v be . max 1 g m R E ampiezza delle variazioni in ingresso
R in , B tale da garantire da linearità
v b 5 mV 1 g m R E BJT
v g 0 . 2 V GS V TN 1 g m R S FET
Dinamica di uscita dell’amplificatore CE (CS)
a medie frequenze
v I t V I V I , M sin t
v CE t V CE V M sin t
AV V M / V I , M
il valore massimo accettabile per VI,M deve essere tale da
mantenere il BJT (FET) in zona attiva diretta (saturazione)
BJT
v BC ( t ) V BC , ON v CE ( t ) V CE V M sin t V BE , ON V BC , ON V M V CE V BE , ON V BC , ON
iB (t ) 0 v RC ( t ) I C R C V M sin t 0 V M I C RC
V M min I C R C , V CE V BE , ON V BC , ON
FET
v DS ( t ) v GS ( t ) V TN V GS V TN v DS ( t ) V DS V M sin t V GS V TN V M V DS V GS V TN
v GS ( t ) V TN v RD ( t ) I D R D V M sin t 0 VM I D RD
V M min I D R D , V DS V GS V TN
Amplificatori CE e CS
g m R C* g m R D*
1 g m RE2 1 g m RS 2
10 V CC V DD
R B || rp 1 g m R E 2 RG
R C || r0 1 g m R E 2 R D || r0 1 g m R S 2
5 mV 1 g m R E 2 0 . 2 V GS V TN 1 g m R S 2
Esempio: Analisi di un amplificatore CE
Problema: determinare AV, AI, AR, AG, Rin, RO, vi,max per l’amplificatore riportato in
figura. DATI: RI=2kW, R1=160kW, R2=300kW, RC=22kW, RE1=10kW, RE2=3kW,
RL=100kW, VCC=12V, CAB→∞, CAC→∞, CE→∞ Q1:( F=100,VA=50V)
Analisi DC
RE=RE1+RE2=13kW
IC=245A
VCE=3.64V
Modello AC
g m I C / V T 9 . 5 mA/V 0 F 100
0 V A V CE
rp 10 . 57 kΩ ro 219 kΩ
gm IC
Esempio: Analisi di un amplificatore CE
Analisi AC
RiC RO
ic
vc vo
Rin,B RiB i io
vb b
RC RL
R*C
RI
RB
R B R1 // R 2 104 k Ω
vi RE R C* R C // R L 18 kΩ r0 R C* R E v b ib rp R E i c
R E R E 2 3 kΩ 0 1 0 ib i c
vb
R iB rp 1 g m R E 310 kΩ io vo A
ib AG V 5 .65 10 5 A/V
vi R L vi RL
R in R B // R iB 77 . 9 kΩ io i
AI o R I AG R I 0 . 113
ii vi
v v v R // R in g m R C*
AV o b c I 5 . 65 AR
vo i R
o L A I R L 11 . 3 kΩ
vi vi vb RI 1 g m RE ii ii
R in R I
vi v be . max 1 g m R E 150 mV
R in
Esempio: Analisi di un amplificatore CE
rO R E
ib rp* R E R E i x
1 ib o rO i c ro v x
0
R B* R B // R I 1 . 96 kΩ
rp* rp R B* 12 . 53 kΩ
vx R E // rp*
R iC rO 1 0 4 . 4 M Ω
ix rp*
R O R iC // R C R C 22 kΩ
Esempio: Analisi di un amplificatore CS
Problema: determinare AV, AI, AR, AG, Rin, RO, vi,max per l’amplificatore riportato in figura.
DATI: RI=2kW, R1=1.5MW, R2=2.2MW, RD=22kW, RS1=10kW, RS2=2kW, RL=100kW,
VDD=12V, CAG→∞, CAD→∞, CE→∞ M1:(KN=500A/V2, VTN=1V, =0.02V-1)
Analisi DC
VDD
RS=RS1+RS2=12kW
R2 RD
ID=241A
M1 VDS=3.81V
VGS=1.98V
R1 RS
Modello AC ID
gm
V GS
V TN / 2
2 K n I D 1 V DS 2 K n I D 0 . 49 mA/V
1 V DS
rO 223 k Ω
I D
Esempio: Analisi di un amplificatore CS
Analisi AC
R G R1 // R 2 892 k Ω
R D* R D // R L 18 kΩ v g v gs R S i d
r0 R R S
*
D
R S R S 2 2 kΩ g m v gs i d
R iG R in R G // R iG R G 892 k Ω AG
io
vo A
V 4 .45 10 5 A/V
vi R L vi RL
io i
v v g vd R // R in g m R D* AI o R I AG R I 0 . 089
AV o I 4 . 47 ii vi
vi vi v g RI 1 g m RS vo i R
AR o L A I R L 8 . 9 kΩ
ii ii
R in R I
vi 0 . 2 V GS V TN 1 g m R S 389 mV
R in
Esempio: Analisi di un amplificatore CS
vs R S ix
v x i x g m v s ro v s
v R
R iD x rO 1 g m R S S rO 1 g m R S 411 kΩ
ix rO rO R S
R O R iD // R D 21 k Ω
Esempio: confronto amplificatori CE e CS
Amplificatore CE Amplificatore CS
gm 9.5mA/V 0.49mA/V
gmRE (gmRS) 28.5 0.98
guadagno di tensione -5.65 -4.47
resistenza di ingresso 78 kW 892 kW
resistenza di uscita 22 kW 21 kW
variazioni massime in 150mV 389mV
ingresso
R in R in , B R B // R iB R E R E* R // r 1 g
B p m R *
E
• gmR*E>>1 Rin≈RB
RC
• per i FET Rin=RB
Rin,B RiB i
vb b
RI RiE RO
RB ie ve
vo
io
vi RE RL
R *E
1 1
R O R in , E R E // R iE R E //
gm g m R E 1 gm
Amplificatore CC (CD) – AV e AG
R B ,T g m R E*
AV
vo
vi
vb ve
vi vb
V , B AV , EB R E R E
*
R I 1 g m R E*
g mRE
G V AV RI 0 AV , EB 1
RL 1 g m RE g m R E 1
io vo AV R B ,T g m R E* 1
AG
vi R L vi RL R I 1 g m R E* R L
G G AG RI 0 gm
RL 0
Amplificatore CC (CD) – AI e AR
io io g m R E* 1
AI R I A G R I R B ,T
ii vi 1 g m R E* R L
G I AI RI g m R IN
RL 0
RC
Rin,B RiB i
vb b
ii
RiE RO
RI RB ie ve vo
io
RE RL
R* E
vo io g m R E*
AR R L A I R L R B ,T
ii ii 1 g m R E*
g mRE
G R AR RI R IN R IN
RL 1 g m RE g m R E 1
Amplificatore CC (CD)
VCC
R2
CAB
CAE
vO
RI R1
RE RL
vI
v be v be . max
rp
v be ib rp v b
R iB
v b v be
R iB
rp
v be . max
R iB
rp
v be . max 1 g m R E*
R in , B R I
vi
R in , B
v be . max 1 g m R E* aumentando RE o diminuendo RB
aumenta l’ampiezza massima ammessa
delle variazioni del segnale di ingresso
in condizione di linearità
v b 5 mV 1 g m R E* BJT
v g 0 . 2 V GS V TN 1 g m R S
*
FET
Amplificatori CC e CD
g mR *
g m R S*
1 E 1
1 g m RE
*
1 g m RS *
g m R E* R B // R in , B g m R S* RG
1 1
1 g m R E* R B // R in , B R I 1 g m R S RG R I
*
R B || rp 1 g m R E* RG
1 1
gm gm
5 mV 1 g m R E*
0 . 2 V GS V TN 1 g m R S*
Amplificatore CB (CG) – RIN e RO
RiC RO
vc vo
RiB i io
b
RC RL
R*C
RiE
RB
Rin
RE RI R*
E
vi
1 1
R in R in , E R E // R iE R E //
gm g m R E 1 gm
R O R C // R iC R E R E* R // r 1 g
C O m R *
E
Amplificatore CB (CG) – AV e AG
R E ,T
AV
vo
vi
ve vc
vi ve
V , E AV , CE R C R C
*
RI
g m R C*
G V AV RI 0 g m R C AV , CE
RL
io vo AV R E ,T R C*
AG gm
vi R L vi RL RI RL
G G AG RI 0 g m AG , CE
RL 0
Amplificatore CB (CG) – AI e AR
io io R C*
AI R I A G R I R E ,T g m
ii vi RL
g m RE
G I AI RI g m R IN 1
RL 0 1 g m RE g m R E 1
vo io
AR R L A I R L R E ,T g m R C*
ii ii
g m RE
G R AR RI R IN g m RC RC RC
RL 1 g m RE g m R E 1
Amplificatore CB (CG)
VCC
RC
R2
vO
CAC RL
CB R1
CAE
RE RI
vI
•CB: capacità di by-pass: permette di avere una RB statica per l’OP, mentre corto-
circuita dinamicamente la base (gate) a massa per avere minore resistenza di
ingresso.
Dinamica di ingresso dell’amplificatore CB (CG)
v be v be max
v b 0 v e v be max
ve vi
R E ,T
vi
1 / g m // R E // R I
RI RI
vi
R E R I 1 g m RI
v i v e 1 g m R I v be max
1 g m R I
v i 5 mV 1 g m R I BJT
v i 0 . 2 V GS V TN 1 g m R I FET
Amplificatori CB e CG
g m R C* g m R D*
R E // R in , E R S // R in , S
g m R C* g m R D*
R E // R in , E R I R S // R in , S R I
R C || r0 1 g m R E 2 // R I R D || r0 1 g m R S 2 // R I
5 mV 1 g m R I 0 . 2 V GS V TN 1 g m R I
Amplificatori a BJT e FET
R C*
g m R 10 V CC
*
C
g m R C* 10 V CC
RE 2
(moderato)
0 R E 2 (alto) 0 R E 2 // R L (alto)
R C (moderato) R C (moderato)
R D*
g mR *
D V DD g m R D* V DD
RS 2
R D (moderato) R D (moderato)
• =Bvo/vi=1 indipendentemente da RI e RL
• =Bio/ii=1 indipendentemente da RI e RL
• non esiste un’unica soluzione al problema (e non è detto che ne esista una). Si
possono indirizzare le specifiche di progetto anche con circuiti completamente
diversi.
• più vincoli/variabili di input sono presenti, più difficile è trovare una soluzione al
problema. Se esiste, un numero maggiori di vincoli rende la soluzione sempre più
unica.
•Progettare è un’arte.....
Esempio di progetto
Problema: progettare un amplificatore a singolo transistor che fornisca un guadagno di
tensione |AV|=100 da una sorgente a 100W e VIM<1mV, su un carico di 10kW. Si
ipotizzi di avere a disposizione un’alimentazione singola e fissa a 20V e resistenze di
valore non inferiore a 100W.
DATI: |AV|=100, RI= 100W, RL= 10kW, VIM=1mV, VCC(VDD)=20V, Rmin= 100W
Poichè R C* R L R E 2 R min
g mRL 1 1 R min
AV impossibile
1 g m R min AV g m RL RL
IC RL AV V T
AV g mR g m RL
*
C IC 259 μA
VT RL
Esempio di progetto
ipotesi di progetto:
1. ro>>R*C+RE
2. 0>>1
3. Rin>>RI
AV V T
RE 2 0 IC 259 μA
RL
I B I C / F 10 A I E I B I C 1 . 01 mA
scegliamo R E 1 4 . 7 kΩ
V CE V CC I C R C I E R E 1 11 . 8 V V BE , ON V BC , ON 0 zona attiva
OK
Per rendere il potenziale di base indipendente da Q1
dobbiamo scegliere
V CC V
I B R1 R 2 CC 2 M Ω R1 R 2 200 k Ω
R1 R 2 IB
V A R C* R E 2 I C V CE 9 . 2 V qualunque VA va bene
H ( f ) H ( f ) e j H ( f ) x(t) H ( f) y (t)
significato
y(t)
x (t ) AX sin 2pft X
y (t ) AY sin 2pft Y
t
AY
H( f ) Y X H ( f )
AX
x(t)
•le relazioni ingresso-uscita di modulo e fase a regime sono descritte dalla H(f)
•|H|, H sono funzioni reali di variabile reale (f). La loro rappresentazione grafica al
variare di f è chiamata diagramma di Bode
• l’analisi in regime sinusoidale viene estesa agli altri segnali utilizzando i concetti di
sovrapposizione degli effetti e sviluppo in serie di Fourier
La trasformata di Laplace
operatore funzionale lineare che associa ad una funzione (f) di variabile
reale (t) una funzione complessa (F) di variabile complessa (s=s+j)
f (t ) F ( s ) L f (t )( s ) f (t )e st dt
0
L f ' sF ( s ) f (0 )
alcune delle proprietà più importati sono quelle di t
F ( s)
derivazione e integrazione
L f d
0 s
permettono di trasformare equazioni integro-differenziali nel dominio t (spesso di
difficile risoluzione) in equazioni algebriche nel dominio s (spesso di più semplice
risoluzione)
• quindi è possibile usare la trasformata di Laplace per la risoluzione della rete lineare nel dominio
del tempo.
• è possibile usare la trasformata di Laplace anche per l’analisi nel dominio f attraverso il concetto
di funzione di trasferimento H(s)
Y ( s)
H (s) X ( s) H ( s) Y ( s)
X (s)
• infatti nel caso s=j s0 la H(s) si riduce alla H(f) (equivale a considerare la risposta a
regime e rendere ininfluenti le condizioni iniziali)
• piuttosto che scrivere le equazioni nel dominio t, e poi portarle nel dominio s (così come si
farebbe per la risoluzione di un problema astratto di analisi), si usa un approccio più pratico che
consiste nel L-trasformare il circuito ottenendo un circuito equivalente nel dominio s composto da
componenti le cui relazioni IV sono le trasformate di quelle del dominio s
Trasformata di Laplace e analisi circuitale
dvC (t )
iC (t ) C
dt
di L (t )
v L (t ) L
dt
I C ( s ) LiC (t )
I R ( s ) LiR (t ) VL ( s ) LvL (t )
v (t ) V ( s )
dv (t )
L C c C sVC ( s ) vc (0 )
dt
di (t )
L L L L sI L ( s ) iL (0 )
L R R dt
R R 1
vc (0 ) 0 VC ( s ) I C (s) iL (0 ) 0 VL ( s ) sL I L ( s )
sC
• le condizioni iniziali possono essere assunte nulle poichè ci interessa solo la risposta a regime
• le relazioni IV di R, L, C nel dominio s sono del tipo V(s)=Z(s)I(s)
• Z(s) : impedenza complessa
Trasformata di Laplace e analisi circuitale
H ( s) K
s z1 s z 2 s z m
s p1 s p2 s pn
z1, z2, ...zm: zeri di H(s) (e di N(s))
p1, p2, ...pn: poli di H(s) (zeri di D(s))
H (s) K
s z1 s z 2 s z m
s p1 s p2 s pn
s s s
z1 z2 1 s 1 s 1 s
zm
K K' Z1 Z2 Zm
s s s 1 s 1 s 1 s
p1 p2 pm P1 P2 Pn
z z z
K' K 1 2 m
P P P
1 2 n
• è importante non confondere uno zero (polo) con la frequenza (o costante di tempo) ad esso
associata
• ad un polo (zero) in zero (a frequenza zero) corrisponde una costante di tempo infinita
Sistemi con risposta passa-basso
funzione di trasferimento risposta in frequenza
A0 A0 A0
Av ( s ) Av ( j )
1 s H 1 j H 1 j
H
modulo della risposta in frequenza
A0
Av ( j )
2
1
H
H Av ( j ) A0 Av dB
20 log A0
A0
H Av ( j ) Av 20 log A0 20 log
/ H dB
H
fH definisce la banda passante (BW) del sistema e assume il significato di
frequenza di taglio superiore
Av ( j H ) A0 / 2 Av ( j H ) dB 20 log A0 3
Sistemi con risposta passa-basso
Esempio: filtro passivo passa-basso
1
VO ( s ) sC 1
Av ( s )
1
VI ( s ) R 1 sRC
sC
A0 1
H RC
1 1
H
H RC
1
fH H
2p 2pRC
Sistemi con risposta passa-alto
funzione di trasferimento risposta in frequenza
s L j
Av ( s ) A0 Av ( j ) A0
j L
A0
L
1 s L 1 j L
1 j
L
modulo della risposta in frequenza
A0
L
Av ( j )
2
1
L
L Av ( j ) A0 Av 20 log A0 20 log
H dB
L
L Av ( j ) A0 Av dB
20 log A0
VO ( s ) R sRC
Av ( s )
1
VI ( s ) R 1 sRC
sC
A0 1
L RC
1 1
L
L RC
1
fL L
2p 2pRC
Sistemi con risposta passa-banda
funzione di trasferimento
Ks s 2
Av s
s 1 s 3 s 4 s 5
•le frequenze di taglio inferiore (fL) e superiore (fH) sono definite come
• gli amplificatori a transistor hanno una risposta di tipo passa banda, dove la parte di bassa-f è
generalmente dovuta alle capacità di accoppiamento e by-pass, mentre la parte di alta-f è
generalmente dovuta alle capacità dei transistor stessi
1
VBE ( s ) I B ( s ) rp //
s C p C
sC
0 1
I C ( s) gm 0
I
C ( s ) I ( s ) g V ( s ) ( s )
I B ( s ) 1 srp Cp C 1 srp Cp C
m BE
I
( s ) sC V
BE ( s )
•lo zero nel semipiano destro corrisponde a una frequenza Z=gm/C estremamente elevata e può essere
generalmente trascurato
1
• la risposta in frequenza presenta un polo a frequenza f 0 f
2prp Cp C
f f f f
• la frequenza fT per cui |(f)|=1 è detta frequenza di transizione
fT 0 f gm
fZ
2p C Cp
• la fT rappresenta il limite di f a cui il transistor presenta guadagno di corrente
Modello di piccolo segnale del BJT
ib ib vbe v
ib be' rp' rp rx
rp rx rp
rp
v vbe rp
rp rx g '
m g m
g v g ' v rp rx
m m be
Modello di piccolo segnale del FET
modello SPICE
2 ox
CGS WL CGSO W
3 TOX
CGD CGDO W
valori di default :
TOX 100nm
CGS0 0
CGD0 0
• CGS, CGD dovute alla capacità dell’ossido di gate e alle regioni sovrapposizione
gate/source e gate/drain
gm W /L 1
fT 2
2p CGS CGD WL L
Esempio: risposta completa in bassa-f di un CS
VO ( s ) VO ( s ) VGS ( s ) VG ( s )
AV ( s )
VI ( s ) VGS ( s ) VG ( s ) VI ( s )
RD
VO ( s ) I O ( s ) R3 g mVGS ( s ) R3
1
RD R3
sC3
s
g m RD // R3 VGS ( s )
1
s
C3 RD R3
1 RS
Z S ( s ) RS //
sC 2 1 sRS C 2
VS g mVGS Z S g mVG Z S g mVS Z S
1
s
C3 1 RS C 2
VGS VG VG
1 gm Z S 1
s
C 2 RS // 1 / g m
C2 RG RG s
VG VI VI
1 RG RI s 1
RG RI
sC1 C1 RG RI
Esempio: risposta completa in bassa-f di un CS
V (s)
A s o
A
mid
s2 s
Z1
v V (s) s
i P1
s
P2
s
P3
A
mid L
F (s)
C3 R
G
A g (R R )
mid m 3 D R R
G I
F (s)
s 2 s ( 1/C R )
2 S
C2 L
1 1 1
s s s
C (R R ) C (R R )
1 I G C ( 1/g ) R 3 D 3
2 m S
1
41rad/s
f Z 1 12.24Hz
C (R R )
0 1 I G f P1 6.52Hz
1
z
1
0 p
C (1/ g ) R
2 m S
95.9rad/s
f P 2 15.26 Hz
76.9rad/s
C R
2 S
1
200rad/s f P 3 31.83Hz
C (R R )
2 D 3
Amid 5.05
Esempio: risposta completa in bassa-f di un CS
A s
A
mid
s2 s
Z1
v s
P1
s
P2
s
P3
1
41rad/s
C (R R )
1 I G
1 0
p
C (1/ g ) R
2
m S 95.9rad/s
z
1
0
1 76.9rad/s
200rad/s C R
C (R R ) 2 S
2 D 3
• il terzo zero è legato alla condizione ZS=∞ che annulla la corrente e quindi la tensione
di uscita
Esempio: risposta completa in bassa-f di un CS
Bode Diagram
20
10
-10
Magnitude (dB)
-20
-30
-40
-50
-60
matlab code:
-70 bode(-5.05*[1 76.9 0 0],[1 336.9 31311.9 786380])
-80
360
315
Phase (deg)
270
225
180
0 1 2 3 4
10 10 10 10 10
Frequency (rad/sec)
f Z 1 12.24Hz
s ( s 76.9)
2 f P 3 31.83Hz
Av ( s ) 5.05 f P1 6.52Hz
( s 41)( s 95.9)( s 200) Amid 5.05 14.1dB
f P 2 15.26 Hz
Metodo delle costanti di tempo
analisi DC:
IC=1.6mA,VCE=3V VCB=2.3V
RC AB RI Rin 2.5kΩ
1
RC E RE // RiE RE // '
18.4Ω
RiC RO
CAC
gm
X X
RC RL
metodo delle costanti di
RI RB tempo in corto-circuito
1 1 1 1
fL 911Hz
RC AC RC RL 104.3kΩ 2p RC C AB RC C AC RC C E
AB AC E
Esempio: amplificatore CE
analisi ad alta frequenza resistenza vista da Cp (C e CL aperti)
RCp rp 0 RC*
RC*
RC*
1
RC E RE // RiE RE // 18.4Ω
RC AB RI Rin 2.5kΩ g m'
Progetto a polo dominante:: fissiamo la
RiC RO costante di tempo di CE in corrispondenza di
CAC fL e quelle delle altre C a fL/10 (per avere CE
X X
non troppo alta)
RC RL 1 1
CE 865nF C AB 10 63.6nF
RB 2pf L RCE 2pf L RC AB
RI
1
C AC 10 1.5nF
2pf L RC AC
RC AC RC RL 104.3kΩ fL
1
2p
1
1
1
RC C AB RC C AC RC C E
1
1
2p RC C E
10kHz
AB AC E E
Esempio: amplificatore CE
amplificatore emettitore comune
VCC 1 0 12
R1 2 0 10k
R2 1 2 30k
RC 1 3 4.3k
RE 4 0 1.3k
CAB 6 2 63.6nF
CAC 3 5 1.5nF
CE 4 0 865n
Q1 3 2 4 bjtmodel
.model bjtmodel NPN BF=100 RB=250
+CJC=1p MJC=0.5 TF=0.3n
RI 6 7 1k
RL 5 0 100k
CL 5 0 10p
VI 7 0 AC 1
.OP
.AC DEC 100 10 1e8
.PROBE
.END