UNIVERSIDADE FEDERAL DA HAHIA ESCOLA POLITE CNICA DEPARTAMENTO DE ENGENHARIA ELIRIGA Diseiplina ENGCAD « L lotanioa Digital Nome Serene 2014 Avaliagao Individual 24/0/1016 Questo 1 - Considere o diagrama esquematico de um citeulte TH na Fgura 1, Preencha com Veritadeito (V) ou Halo (F) a8 proposigoes a seguir (Valor. 1,0) ° (AY) 0 cicuta implementa uma tungao logica do tipo NAND. (F ) Quando A= 0.01 = 0, on ranwstoves 3, 04 © 6 estdo “iyados ( V ) Quando A= 161) 1, 08 tansistures Q3, 04 6 6 esta “igadow (F ) Para a sslda om nivel ato, « covvente fam sentido entrando polo torminal X, para a saida 6m nivel haiso, « corranty tem sentido saindo do ternal X Questio 2+ Em uma determinada taniitia légica, sto dados V,,,- 4.4 V, V,, = 0,4 Y. Vy SVM SIM I 2A, Ay = 20 = 0.5 mA eh = 2h allernativa que representa @ fara, a margem do tuide © 0 tpn de para Via. (Vator: 1,0) (a) 10.6 0.8 Ve valor ingzine (b) 10.6 0,6 Ve valor ining (c) 461,86 V 6 valor ings @ 4.606 ¥ 6 valor mininy (6) Nonhuina das antariares spercitiay iu sony oive yume TH Toy g 2umse tea Zor al fog." 1A ad ira | ¢ { | poy leer tet a ed Figura | Gyeetin Questing 2 Mewvedia ian Jerputeny (1) oy Valen A) a8 pinnen ries Sele meingniay & vais wine bebo 49) OF boa syingyarebs, poral 00 waste Suri LAID Wai sh 918 Wreeme UII YN AN be Ne tote GE at MH Henin elie wate OS Mia tus ayhow,tns pst 9 4 BIE @ Lnalilite! slates om YANN GH pa Hh HMlerwr ey CV themtnas dyn Hanh ein Hanyelerada Wattage, WEAR CFE Bist by ny HM Ge AUT eR yenban pried ania yin ute asian y essanniase dN tm bebe, ny De ante LT gi Hts Hh hey es HatinVel 1 | Vol |» Mt vat |i i ‘ly yy glia | y Figura 2, Questao 4. Questo 4 - Considere os circuitos digitais implementados com Idgica estatica CMOS nas Figs.2a e 2b. Selecione a alternativa correspondente a fungdo ldgica Y em fung’o das entradas (A,B,C,0) estabelecida a saida do circuito digital na Fig 2a, € a comparagao entre as fungées lagicas implementadas por ambos os cireuites, (Valor: 1,0) © Y =(4+8).C/iguais () AB+C [diferentes © ALB + C/ diferentes (a) Y =G@+3\C Jiguais (e) Nenhuma das anteriores Questio 5 - Considere 0 trecho de cédigo VHDL apresentado na sequéncia TY eis AT Hee (dl, d? IN BITy er IN BIT): RE behavioral OF t » {I ace I dy o wit blocat: BLOCK rice or yc ah wien 1h, a wien 10" bp Bhork plocots wore Hoses te) BEGIN CTEVENT AND c="14) THEN 2 ee a2; END PROCE END BLOCK bloco?+ END behavioral; Os blocos 1 @ 2 descrevem, na ordem (Vator: 1,0): (a) MUX e Latch. (b) Decodificador e FF. @)atch e FF. (d) MUX e Registrador, (e) Nenhuma das anteriores, Questao 6 - Considere o sistema baseado em uma meméria ROM e registrador de