UNIVERSIDAD DISTRITAL FRANCISCO JOSE DE CALDAS

ELECTRONICA DIGITAL
CESAR ANDREY PERDOMO

EJERCICIOS DIGITALIZADOS DEL LIBRO MORRIS MANO 3ED

MAURICIO ROJAS GONZALES – 20132007049

CAPITULO 1

3) Dé el número binario más grande que se puede expresar con 12 bits. Dé su equivalente decimal
y hexadecimal.

RESPUESTA:

*BINARIO: 1111-1111-1111
0 1 2 3 4 5 6 7 8 9 10 11
DECIMAL: 2 +2 + 2 + 2 +2 +2 +2 +2 +2 +2 +2 + 2 =4095
HEXADECIMAL: FFF

32) El estado de un registro de 12 bits es 100010010111. ¿Qué contiene si representa

a) tres dígitos decimales en BCD? b) tres dígitos decimales en código exceso-3?
c) tres dígitos decimales en código 84-2-1? d) Un número binario?

RESPUESTA:
0 1 2
a) 0111=2 +2 +2 =7 *En dígitos decimales BCD representa el # 897.
0 1 2 3
1001=2 +0∗2 +0∗2 + 2 =9

b) 0100=0∗20 + 0∗21 +22=4 *En dígitos decimales exceso -3 el # es 564

0 1 2
0110=0∗2 +2 + 2 =6
0 1 2
0111=2 +0∗2 +2 =5
0 1 2
c) 0100=0∗2 + 0∗2 +2 =4 *En dígitos decimales exceso -3 el # es 564
0 1 2
0110=0∗2 +2 + 2 =6
0111=20 +0∗21 +22=5

d)
100010010111=20 +21+ 22+ 0∗23 +24 + 0∗25 + 0∗26 +27 +0∗28 +0∗29 +0∗210+ 211=2199
CAPITULO 2

10) Dibuje los diagramas de lógica de las expresiones booleanas siguientes:

a) Y=A´B´+B(A+C) b) Y= BC+AC´
c) Y=A+CD´ d) (A+B) (C´+D)

a) Y=A´B´+B(A+C)

b) Y= BC+AC´

c) Y=A+CD´
d) (A+B) (C´+D)

21) Demuestre que el dual del OR exclusivo es igual a su complemento.

x Θ y=x ' y+ xy ' ( x Θ y ) ´= ( x + y ' ) ( x ' + y )

* El doble de x ' y + x y ' =( x ' + y ) ( x + y ' )= ( x Θ y )

CAPITULO 3

1) Simplifique las siguientes funciones booleanas empleando mapas de tres variables:

a) F(X,Y,Z)= (0, 2, 6, 7) b) F(X,Y,Z)= (0, 2, 3, 4, 6)
c) F(X,Y,Z)= (0, 1, 2, 3, 7) d) F(X,Y,Z)= S(3, 5, 6, 7)

a) F(X,Y,Z)= (0, 2, 6, 7)

*F(X,Y,Z)= Y’Z’ +XZ

b) F(A, B, C)= (0, 2, 3, 4, 6)

*F(X,Y,Z)= Z+XZ’

c) F(X,Y,Z)= (0, 1, 2, 3, 7)

F(X,Y,Z)= Z+XY

d) F(X,Y,Z)= S(3, 5, 6, 7)

*F(X,Y,Z)= YZ+XY+XZ
30) Implemente esta expresión booleana con compuertas OR exclusivo y AND:

F=AB’CD’+A´BCD´+AB’C’D+A’BC’D

* F=( A ΘB ) CD ' + ( A ΘB ) C' D=( AΘB)(CΘD)

CAPITULO 4

16) Demuestre que es posible expresar el acarreo de salida de un circuito sumador completo en la
forma and-or-invert:

Ci +1=Gi + Pi C i=G ' i Pi+ G' i C ' i

El CI tipo 74182 es un circuito generador de acarreo anticipado que genera los acarreos con
compuertas and-or-invert (véase la sección 3-7). El circuito supone que las terminales de
entrada tienen los complementos de las g, las p y c1. Deduzca las funciones booleanas para
los acarreos anticipados c2, c3 y c4 en este ci. (Sugerencia: use el método de sustitución de
ecuaciones para deducir los acarreos en términos de C’i)

SOLUCION:

(C'G'i + p'i)' = (Ci + Gi)Pi

= GiPi + PiCi
= AiBi(Ai + Bi) + PiCi
= A iB i + P iC i
= Gi + PiCi
= AiBi + (Ai + Bi)Ci
= AiBi + AiCi + BiCi
= Ci+1

(PiG'i) � Ci = (Ai + Bi)(AiBi)' Θ Ci

= (Ai + Bi)(A'i + B'i) Θ Ci
= (A'iBi + AiB'i) Θ Ci
= A i Θ Bi Θ C i
= Si
20) Diseñe un multiplicador binario que multiplique dos números de cuatro bits. Utilice
compuertas and y sumadores binarios.
CAPITULO 5

18) Diseñe un circuito secuencial con dos flip-flops jk, a y b, y dos entradas, e y x. si e= 0, el
circuito permanece en el mismo estado sea cual sea el valor de x. si e= 1 y x= 1, el circuito
pasa por las transiciones de estado de 00 a 01 a 10 a 11 y de vuelta a 00, y repite. Cuando e= 1
y x= 0, el circuito pasa por las transiciones de estado de 00 a 11 a 10 a 01 y de vuelta a 00, y
repite.

*Con ayuda del programa BOOLE-DEUSTO obtenemos las ecuaciones para cada flip-flop.

*J0=E1 *K0=E1

*J1=(E1*E0’*Q0’)+(E1*E0*Q0) * K1=(E1*E0’*Q0’)+(E1*E0*Q0)

Montaje realizado en el programa Psoc Creator 3.3

CAPITULO 6
9) En la sección 6-2 se describieron dos formas de implementar un sumador en serie (A+ B). Es
necesario modificar los circuitos para convertirlos en restadores en serie (A- B).
a) Utilizando el circuito de la figura 6-5, indique los cambios necesarios para obtener A+
complemento a dos de B.
b) Utilizando el circuito de la figura 6-6, indique los cambios requeridos modificando la tabla
6-2, de un circuito sumador a uno restador. (Véase el problema 4-12.)

a)

Montaje realizado en el programa Psoc Creator 3.3

b)
JQ= x’y

KQ=xy’

D=Q Θ X Θ Y

22) Utilizando el circuito de la figura 6-14, dé tres alternativas para un contador mod-12:
a) Utilizando una compuerta AND y la entrada de carga.
b) Utilizando el acarreo de salida.
c) Utilizando una compuerta NAND y la entrada de despeje asincrónico.

a)
b)

c)
CAPITULO 6

2) Indique el número de bytes que se almacenan en las memorias del problema 7-1.
a) 4K* 16

b) 2G* 8

c) 16M* 32

d) 256K* 64

RESPUESTA:

a) 213=8192

b) 231=2147483648

c) 226=67108864
21
d) 2 =2097152