1

José Miguel Barreto Sandoval- Niver Romel Chilatra Mendoza

Diseño (Facultad
de una memoria RAM
de Ingeniería, Politécnico Grancolombiano, satelite20000000@hotmail.com)
B. Un circuito de control con tres entradas y dos salidas.
Resumen—Este proyecto muestra el problema de un diseño de
una memoria RAM el cual estará divido en tres partes. C. Un circuito conversor para un display de siete segmentos,
En este documento se estregara la primera y segunda parte que se utiliza para visualizar posteriormente el dato
del proyecto en el cual se expondrán la propuesta de los diseños disponible en la memoria RAM.
realizados en Logisim.
III. DECODIFICADOR QUE CONVIERTE UNA SEÑAL DE 5 BITS A
1. Diseño de los elementos de control de UN ÚNICO DATO
lectura/escritura de una memoria RAM.
2. Diseño de las celdas de almacenamiento de una Un decodificador consiste en un circuito que recibe una
memoria RAM. variable binaria como entrada, la cual permite indicar la
3. Diseño de control secuencial de una memoria RAM. posición decimal de la celda, en las 32 opciones disponibles
ubicando aquella que se quiere operar, la cual arrojara su
Abstract- This project shows the problem of a memory resultado en un sistema binario o hexadecimal dependiendo
design. In this document, the first and second parts of the del caso.
project will be strewn, in which the proposal of the
designs made in Logisim will be presented. 1. Design of A partir de los 5 bits se obtiene una matriz de 32 celdas como
the read / write control elements of a RAM memory. 2. se muestra en la siguiente tabla y se muestra la matriz
Design of the storage cells of a RAM memory. 3. Design of obtenida en la (Fig.1)
sequential control of a RAM memory. TABLA I
I. INTRODUCCIÓN 25 24 23 22 21 20
32 16 8 4 2 1
En este documento encuentra el desarrollo de las dos primeras
fases del Proyecto sobre el diseño de una memoria RAM, que
tratan del diseño de los elementos del control de
lectura/escritura de una memoria RAM y Diseño de las celdas
de almacenamiento de memoria RAM. Para la primera
entrega se diseñaron tres circuitos combinacionales, basado
en los fundamentos teóricos expuestos en los primeros cuatro
escenarios del módulo de Sistemas Digitales y Ensambladores,
aplicando los conceptos algebra de Boole con las diversas
operaciones, mapas de karnaugh, puertas lógicas y sistemas
combinacionales lógicos. (Fig.1 Matriz de 32)

Siguiendo los requerimientos se hace la propuesta de una

II. PRIMERA ENTREGA diseño de un decodificador con una entrada de 5 bits y una
salida de 4 bits, todo esto conectado a sel para activar la
Se realiza la propuesta de diseño tres circuitos combinables memoria.(Fig.2 )
en logisim que contienen las siguientes pautas

Un decodificador que convierte una señal de 5 bits a un único

dato (entre 0 y 31) para la selección de filas y columnas de una
memoria RAM y para el control de lectura/escritura.

A. Un decodificador que convierte una señal de 5 bits a un

único dato(0 a 31)para la selección de filas y columnas de
una memoria RAM, y para el control de lectura/escritura de
esta
(Fig.2 Decodificador de una memoria RAM)

Se elabora la tabla de verdad con las 32 posiciones, la cual

mostrará las combinaciones posibles dadas por las 5 entradas. (Fig.3)
 2

a b c D e B 11 0 0 0 0 0 0 0 0
0 10 0 0 0 0 0 0 0 0
0 0 0 0 0 0
0 (Fig.4 Mapa de karnaug)
1 0 0 0 0 1
2 0 0 0 1 0 0 IV. CIRCUITO DE CONTROL DE TRES ENTRADAS Y
3 0 0 0 1 1 0 DOS SALIDAS
4 0 0 1 0 0 0
A. El requerimiento para este circuito debe tener en cuenta
5 0 0 1 0 1 0 que cuando CS Y WE están activado, la salida E (escritura)
6 0 0 1 1 0 0 debe activarse. Si WE está activado, La salida L (lectura)
debe permanecer activo Si CS y OE están activos, la salida L
7 0 0 1 1 1 0 (lectura) debe activarse.
8 0 1 0 0 0 0
9 0 1 0 0 1 0
10 0 1 0 1 0 0
11 0 1 0 1 1 1
12 0 1 1 0 0 0
13 0 1 1 0 1 0
14 0 1 1 1 0 0
15 0 1 1 1 1 0
0 (Cuando CS y WE estan activos la salida E debe activarse
16 1 0 0 0 0 Fig.5)
17 1 0 0 0 1 0
18 1 0 0 1 0 0
19 1 0 0 1 1 0
20 1 0 1 0 0 0
21 1 0 1 0 1 0
22 1 0 1 1 0 0
23 1 0 1 1 1 0
24 1 1 0 0 0 0
25 1 1 0 0 1 0
26 1 1 0 1 0 0 (Si WE está activado la salida L debe permanecer inactiva
27 1 1 0 1 1 0 Fig.6)
28 1 1 1 0 0 0
29 1 1 1 0 1 0
30 1 1 1 1 0 0
31 1 1 1 1 1 0
(Fig.3 Tabla de verdad)

(Si CS y OE están Activos la salida L debe activarse Fig.7)

B. Tabla de verdad del circuito

Se elaboró el mapa de karnaug donde muestra la respuesta a
la simulación en la posición 11 (Fig.4)

CDE
000 001 011 010 110 111 101 100
00 0 0 0 0 0 0 0 0
A
01 0 0 1 0 0 0 0 0
 3

(Fig.8)

C. MAPAS DE KARNAUGH

Salida E
(Fig. 11)

(Fig.9)

(Fig. 12)

V. CIRCUITO CONVERSOR PARA DISPLAY DE 7

SEGMENTOS

El display 7 segmentos es un componente electrónico muy

utilizado para representar visualmente números y letras, es de
gran utilidad dado su simpleza para implementar en cualquier
proyecto electrónico.

Está compuesto por 7 dispositivos lumínicos (Led) que forman

un “8”, de esta forma controlando el encendido y apagado de
cada led, podremos representar el numero o letra que se
necesite Como se ve en la (Fig. 13).

(Fig. 10)

Salida L
 4

(Display de 7 segmentos Fig.13)

A continuación se mostrara la tabla de verdad de binario a

decimal. (Fig.14)

Binari
Decimal o A B C D E F G
0 0 1 1 1 1 1 1 0
1 1 0 1 1 0 0 0 0
2 10 1 1 0 1 1 0 1
3 11 1 1 1 1 0 0 1
4 100 0 1 1 0 0 1 1
5 101 1 0 1 1 0 1 1
6 110 1 0 1 1 1 1 1
7 111 1 1 1 0 0 0 0
8 1000 1 1 1 1 1 1 1
9 1001 1 1 1 1 0 1 1
(Fig.14)

Para realizar la propuesta del circuito conversor para un

display de 7 segmentos se utilizó el programa de logisim, al
cual se le dieron cuatro entradas x3, x2, x1, x0, que
representaran los números binarios del 0 al 9, este circuito
tiene 7 salidas A, B, C, D, E, F que representaran cada uno
de los segmentos del display. (Fig.15)
 5

Mapas de Karnaugh para la elaboración del circuito para

cada salida.

(4 Entradas x3, x2,x1, x0 con 7 salidas al display de 7

segmentos Fig.15)
Salida A

(Fig. 16)

(Fig.17)

Salida B:

(Fig.18)
 6

Salida D:

(Fig. 22)
(Fig. 19)

Salida C:

(Fig. 23)

Salida E:
(Fig.20)

(Fig.24)

(Fig. 21)
 7

VI. SEGUNDA ENTREGA

Continuando con el proceso de diseño de una memoria RAM,
se desea diseñar y montar en logisim lo siguiente:

1. Una celda de almacenamiento de un bit para una

memoria RAM utilizando cerrojos (Latches).
2. Utilizando la celda de un bit, montar una celda de 4
bits (nibbles).
3. Utilizando el byte, montar 4 Bytes consecutivos.
4. Montar una matriz de memoria de 64 palabras de 4
bits, es decir de 8 x 8 nibbles, utilizando los
elementos de control de la entrega uno, diseñe un
circuito que le permita la lectura /escritura de los
datos de cada una de las celdas.
5. Utilice el decodificador de binario a 7 segmentos
diseñado en la primera entrega para la visualización
(Fig.25) de los datos

Salida F: VII. UNA CELDA DE ALMACENAMIENTO DE UN BIT

PARA UNA MEMORIA RAM UTILIZANDO CERROJOS.

Los usos de los cerrojos en un circuito se identifica n que al

usar un cerrojo (lacht) para ingresar los datos se establecen 4
posibles combinaciones con datos binarios, las cuales tienen
dos entradas (SET Y RESET) esto es por cada bit que se
utilice.

Al usar el cerrojo (lacht) de tipo D al ser activada la entrada

(E) se almacena en el cerrojo un dato, en la siguiente tabla
mostraremos las 4 posibles combinaciones que se realizan por
cada bit utilizado.

Lacht(D) Entrada (E) Salida(Q)

0 0 X
0 1 0
(Fig.26) 1 0 X
1 1 1

Para la elaboración del circuito se evidencia la entrada D y E

con una salida Q (Fig. 28)

(Fig. 28)
(Fig.27)
 8

VIII. UTILIZANDO LA CELDA DE UN BIT, MONTAR UNA CELDA

DE 4 BITS (NIBBLES).

Se realiza un circuito de un bit con un lacht tipo D se integra y

se crea una nueva entrada que habilita la escritura (WE).
(Fig.29)

(Fig.29)

IX. UTILIZANDO EL BYTE ,MONTAR 4 BYTES

CONSECUTIVOS

Se crea un circuito con 1 byte utilizando 2 celdas de

almacenamiento de 4 bits (nibble), se agrega 2 pines de 8 bits
que son de entrada y salida y también habilitamos la salida
WE, para cumplir con el requermiento se ensambla 4 bytes al
circuito con dos pines de 8 bits que son la entrada y salida del
circuito recordando que (WE) Habilita la escritura y (OE)
habilita salida. (Fig.30)

(Fig.30)

X. MONTAR UNA MATRIZ DE MEMORIA DE 64

PALABRAS DE 4 BITS, ES DECIR DE 8 X 8 NIBBLES,
UTILIZANDO LOS ELEMENTOS DE CONTROL DE LA
ENTREGA UNO, DISEÑE UN CIRCUITO QUE LE
PERMITA LA LECTURA /ESCRITURA DE LOS DATOS DE
CADA UNA DE LAS CELDAS.

Se crea una matriz de 8 x 8 nibbles utilizando un 1 byte de

memoria se utiliza circuito de la primera entrega para
adaptarlo el cual permitirá leer y escribir. (Fig.31)

(Fig.31 Matriz de 64 palabras )


XI. DECODIFICADOR BINARIO A 7 SEGMENTOS PARA
LA VIZUALIZACION DE DATOS.
Por último se adaptan dos decodificadores con dos display de 7
segmentos para la visualización de los datos ingresados, se
añade los pines de entradas OE, CS, WE, y por último para le
direccionamiento de la memoria RAM se utiliza un pin de 3
bits (ver Fig. 32)
(Fig. 32 Display de visualización de datos )
X11. REFERENCIAS
9
[1] Apuntes de Electrónica Digital I – Circuitos MSI,
Desarrollo Teórico - Referencia sitio web:
web:https://personales.unican.es/manzanom/Planantiguo/EDi
gitalI/Tema_V.pdf
[2] Apuntes de Electrónica Digital I – Circuitos MSI,
Desarrollo Teórico – Clase de decodificadores – Gaspar
Fernandez y Francisco Arribas. Referencia sitio web:
https://personales.unican.es/manzanom/Planantiguo/EDigital
I/DECG6.pdf
[3] Referencia sitio web: https://www.youtube.com/watch?
v=GIhuLGEUe2M
[4] Referencia sitio web: https://youtu.be/lk5iSGwzmgY
[5]Referencia sitio web: https://www.youtube.com/watch?
v=Q2AIOGlUZ4c&t=208s
[6]Referencia sitio web:
https://2.bp.blogspot.com/DfJ_KGKJ9MdFW0d0rBZfa9e-
mzjTxDT0tgBqThydj_LTGlh-
[7]Referencia sitio web: http://ga1fec2013.blogspot.com/
[8]Referencia sitio web:
https://www.dummies.com/programming/electronics/diy-
projects/electronics-basics-what-is-a-latch-circuit/
[9]Referencia sitio web:
https://www.allaboutcircuits.com/worksheets/latch-circuits/
[10]Referencia sitio web: https://www.youtube.com/watch?
v=Xl1HlLFMZNc
[11]Referencia sitio web: https://youtu.be/TZuXfapExic
[12]Referencia sitio web: https://youtu.be/XVrPsoovu3I
[13]Referencia sitio web: https://youtu.be/BIL_PLE904s