UNIVERSIDAD NACIONAL MAYOR DE

SAN MARCOS
Universidad del Perú, DECANA DE AMERICA

APELLIDOS Y N° DE MATRICULA:
NOMBRES:
VALERIANO 17190141
MUÑOZ
ERICK HEBERT
CURSO: LABORATORIO:

LABORATORIO DE EXPERIMENTO N°3

CIRCUITOS DIGITALES I

HORARIO: PROFESOR:

MIERCOLES
6 - 8 pm ING. RUBEN
ALARCON MATUTTI
 INFORME N°2:

Para cada diseño en el programa DSCH:

 Mostrar el esquemático (de puertas lógicas) de todos los bloques constitutivos.
 La tabla de verdad y su función booleana.
 Verificar su funcionamiento, con loscomentarios explicativos necesarios para
cada pregunta.
 Incluir la vista de pantalla de los circuitos y simulación.
Del libro de referencia (descargar el capítulo correspondiente) se pide:
 Para cada pregunta que se resuelva, escribir el enunciado resumido (en español) y
poner claramente lo que se pide resolver (considerar principalmente el circuito
lógico).
 Resuelva teóricamente los problemas indicados, mostrar en detalles sus respuestas.
 Hacer el esquemático y hacer la simulación en DSCH de forma adecuada para
verificar sus respuestas.

A) Resolver una pregunta como mínimo de cada sección del capítulo 4 (Página 168).
I. Sección 4-2 al 4-3: 4.2
ENUNCIADO:
Simplifique el circuito de la figura 4-47 usando algebra booleana.
ESQUEMA:

SIMULACIÓN:
 Sin reducir
  Después de reducir:

TABLA DE VERDAD:
M N Q X
0 0 0 0
0 0 1 0
0 1 0 0
0 1 1 1
1 0 0 0
1 0 1 1
1 1 0 0
1 1 1 1

ECUACIÓN BOOLEANA:

̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅
𝑀𝑁𝑄 . ̅̅̅̅̅̅̅
𝑋 = ̅̅̅̅̅̅̅ 𝑀𝑁 ̅𝑄 . ̅̅̅̅̅̅̅
𝑀̅ 𝑁𝑄
̅̅̅̅̅̅̅
̅𝑄 + ̅̅̅̅̅̅̅
𝑋 = ̅̅̅̅̅̅̅
𝑀𝑁𝑄 + 𝑀𝑁 𝑀̅ 𝑁𝑄
𝑋 = 𝑀𝑁𝑄 + 𝑀𝑁 ̅𝑄 + 𝑀 ̅ 𝑁𝑄
𝑋 = 𝑀𝑄 + 𝑀 ̅ 𝑁𝑄
𝑋 = 𝑀𝑄 + 𝑄𝑁
II. Sección 4-4: 4.4
ENUNCIADO:
Diseñe el circuito lógico correspondiente para la tabla de verdad mostrada en la
tabla 4-9.
ESQUEMA:

ECUACIÓN BOOLEANA:
 𝑋 = ∏ 𝑀(1,5,6)
𝑋 = (𝐴 + 𝐵 + 𝐶̅ )(𝐴̅ + 𝐵 + 𝐶̅ )(𝐴̅ + 𝐵̅ + 𝐶)
𝑋 = (𝐵 + 𝐶̅ )(𝐴̅ + 𝐵̅ + 𝐶)
𝑋 = 𝐴̅𝐵 + 𝐵𝐶 + 𝐴̅𝐶̅ + 𝐵̅𝐶̅
𝑋 = 𝐵𝐶 + 𝐴̅𝐶̅ + 𝐵̅𝐶̅
SIMULACIÓN:

III. Sección 4-5: 4.11

ENUNCIADO:
Determina las minimas expresiones para cada mapa K en la figura 4-49. Presta particular
atención para el paso 5 para el mapa en (a)
ESQUEMA:

a) Primer mapa K:

AB/CD 00 01 11 10

00 1 1 1 1

01 1 1 0 0

11 0 0 0 1

10 0 0 1 1
 𝒇 = 𝑨′ 𝑪′ + 𝑩′ 𝑪 + 𝑨′ 𝑩′ + 𝑨𝑪𝑫′

b) Segundo mapa K:

AB/CD 00 01 11 10

00 1 0 1 1

01 1 0 0 1

11 0 0 0 0

10 1 0 1 1

𝒇 = 𝑩′ 𝑫′ + 𝑩′ 𝑪 + 𝑨′ 𝑪𝑫′

c) Tercer mapa K:

AB/C 0 1

00 1 1

01 0 0

11 1 0

10 1 X
𝒇 = 𝑩′ + 𝑨𝑪

IV. Sección 4-6:4-18

ENUNCIADO:
a) Determina la forma de onda de salida para el circuito de la figura 4-5.
b) Repetir con B permanentemente BAJA.
c) Repetir con B retenida en ALTA.
ESQUEMA:

SIMULACIÓN:
a)
b) B permanentemente baja.

c) B permanentemente en ALTA:

TABLA DE VERDAD:
A B X
0 0 0
0 1 1
1 0 1
1 1 0

FORMA DE ONDA:
a)
 b) B permanentemente BAJA.

c) B permanentemente ALTA.

ECUACIÓN BOOLEANA:
𝑋 = 𝐴̅𝐵 + 𝐴𝐵̅
V. Sección 4-7: 4-.28
ENUNCIADO:
Rediseña el generador de paridad y comprobar con la figura 2-25 para operar usando
bits de paridad.
 SIMULACIÓN:

VI. Sección 4-8: 4-30

ENUNCIADO:
Diseña un circuito lógico que controle el paso de la señal A de acuerdo con los siguientes
requisitos:
 La salida X será igual a A cuando las entradas B y C sean las mismas.
 X permanecerá alta cuando B y C sean diferentes.
TABLA DE VERDAD:
A B C X
0 0 0 0
0 0 1 1
0 1 0 1
0 1 1 0
1 0 0 1
1 0 1 1
1 1 0 1
1 1 1 1
KARNAUGH:

AB/C 0 1

00 0 1

01 1 0

11 1 1

10 1 1
 FUNCIÓN BOOLEANA:
𝑋 = 𝐴 + 𝐵𝐶 ′ + 𝐵′𝐶
SIMULACIÓN:

B) Resolver dos preguntas como mínimo de las siguientes: 4-23, 4-35

I. Problema 4-23:

ENUNCIADO:

La figura 4-55 representa un circuito multiplicador que toma 2 bits x0x1 y y0y1 y
produce la salida del numero binario z3z2z1z0 que es igual al producto aritmético de los
dos números de entrada. Diseñe el circuito lógico multiplicador.

ESQUEMA:
SIMULACIÓN:

TABLA DE VERDAD:

X1 X0 Y1 Y0 Z3 Z2 Z1 Z0 MULTIPLICACIÓN
0 0 0 0 0 0 0 0 0*0
0 0 0 1 0 0 0 0 0*1
0 0 1 0 0 0 0 0 0*2
0 0 1 1 0 0 0 0 0*3
0 1 0 0 0 0 0 0 1*0
0 1 0 1 0 0 0 1 1*1
0 1 1 0 0 0 1 0 1*2
0 1 1 1 0 0 1 1 1*3
1 0 0 0 0 0 0 0 2*0
1 0 0 1 0 0 1 0 2*1
1 0 1 0 0 1 0 0 2*2
1 0 1 1 0 1 1 0 2*3
1 1 0 0 0 0 0 0 3*0
1 1 0 1 0 0 1 1 3*1
1 1 1 0 0 1 1 0 3*2
1 1 1 1 1 0 0 1 3*3

MAPAS DE KARNAUGH:
M3:
0 0 0 0

0 0 0 0
0 0 1 0

0 0 0 0
M3=𝑋1𝑋0𝑌1𝑌0
M2:
0 0 0 0
 0 0 0 0
0 0 0 1

0 0 1 1
̅̅̅̅̅̅̅
M2=𝑋1𝑌1𝑋0𝑌0
M1:
0 0 0 0

0 0 1 1
0 1 0 1

0 1 1 0
̅̅̅̅̅̅̅ + ̅̅̅̅̅̅̅
M1=𝑋0𝑌1𝑋1𝑌0 𝑋0𝑌1𝑋1𝑌0
M0:
0 0 0 0

0 1 1 0
0 1 1 0

0 0 0 0

M0=𝑋0𝑌0

II. Problema 4-35:

ENUNCIADO:

Diseñe un circuito lógico que tenga dos señales de entradas A1 y A0 y una entrada de
control S para que funcione con los requerimientos dados en la figura 4-57. Este tipo de
circuito es llamado como multiplexer.

ESQUEMA:
 SIMULACIÓN:

TABLA DE VERDAD:
s A0 A1 z
0 0 0 0
0 0 1 0
0 1 0 1
0 1 1 1
1 0 0 0
1 0 1 1
1 1 0 0
1 1 1 1

𝒛 = ∑(𝟐, 𝟑, 𝟓, 𝟔)
̅̅̅̅ + 𝒔̅𝑨𝟎𝑨𝟏 + 𝒔𝑨𝟎
𝒛 = 𝒔̅𝑨𝟎𝑨𝟏 ̅̅̅̅𝑨𝟏 + 𝒔𝑨𝟎𝑨𝟏
𝒛 = 𝒔̅𝑨𝟎 + 𝒔𝑨𝟏

C) Preguntaria obligatoria:
Diseñe un circuito digital multifunción para 16 variables de entrada en base al CI 4048.
Establezca las ecuaciones booleanas de las funciones que se pueden implementar para 16
variables de entrada.
 Resumen de la hoja de datos técnicos del CI 4048.
  Simular el equivalente del CI y definirlo como símbolo. Incluir el pin de VCC y GND
con la misma distribución de pines del “data sheet”.

X
  Mostrar el conexionado y simular el diseño usando el símbolo de CI 4048. El
conexionado debe ser tal como se haría en un protoboard real.
Para que sea un AND de 16 entradas, por el datasheet se debe de poner el Ci en
NAND (Ka=1 y Kc=1) o cualquier otra puerta que sea negada y el segundo
integrado en AND.

D) En el digital que se muestra cuando X=0, F es el AND de A, B Y C. Si X=1 es el OR de A, B y C.

Diseñar el circuito utilizando un mínimo de CIs 7400.
ESQUEMA:

TABLA DE VERDAD:
A B C X F
0 0 0 0 0
0 0 0 1 0
0 0 1 0 0
0 0 1 1 1
0 1 0 0 0
0 1 0 1 1
0 1 1 0 0
0 1 1 1 1
1 0 0 0 0
1 0 0 1 1
1 0 1 0 0
1 0 1 1 1
1 1 0 0 0
1 1 0 1 1
1 1 1 0 1
1 1 1 1 1
 ECUACIÓN BOOLEANA:
𝑿 = ∑ 𝒎(𝟎, 𝟏, 𝟐, 𝟑, 𝟒, 𝟓, 𝟔, 𝟕)
𝑿 = 𝑨𝑿 + 𝑩𝑿 + 𝑪𝑿 + 𝑨𝑩𝑪
̿̿̿̿̿̿̿̿̿̿̿̿̿̿̿̿̿̿̿̿̿̿̿̿̿̿̿̿̿
𝑿 = 𝑨𝑿 + 𝑩𝑿 + 𝑪𝑿 + 𝑨𝑩𝑪
𝑿 = 𝑨𝑿̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅
̅̅̅̅. 𝑩𝑿 ̅̅̅̅. 𝑨𝑩𝑪
̅̅̅̅. 𝑪𝑿 ̅̅̅̅̅̅
SIMULACIÓN:

E) Diseñar la función X dada, en lógica CMOS estática. Usar el menor número de transistores.

̅+𝑩
𝑿 = ((𝑨 ̅+𝑫
̅ )(𝑪 ̅ +𝑬
̅ )𝑭
̅)

0000

SIMULACIÓN:
ECUACIÓN BOOLEANA:
̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅
𝑿 = (𝑨𝑩 + 𝑪𝑫𝑬 + 𝑭)