Universidad Nacional

Autónoma de México.

Facultad de Estudios
Superiores Cuautitlán.

Laboratorio de: Sistemas Digitales.

Grupo: 2509-A

Profesor: Noemi Hernandez Dominguez.

Alumno: Reyes Mejorada Axel.

No. Práctica: 7

Actividades previas a la práctica:

“Multiplexores y Demultiplexores”.

Fecha de Realización: 02- Abril- 2019

Fecha de Entrega: 09- Abril - 2019

Semestre: 2019-2.

1-. Realizar la tabla de verdad de la siguiente función:

(A,B,C,D)= Σ (0,2,4,5,8,9,11, 12,13,15)
Expresión: (A’.B’.D)+(B.C’)+(A.C’)+(A.D)

A B C D S

0 0 0 0 1

0 0 0 1 0

0 0 1 0 1

0 0 1 1 0

0 1 0 0 1

0 1 0 1 1

0 1 1 0 0

0 1 1 1 0

1 0 0 0 1

1 0 0 1 1

1 0 1 0 0

1 0 1 1 1

1 1 0 0 1

1 1 0 1 1

1 1 1 0 0

1 1 1 1 1

2-. Diseñar un circuito que resuelva la tabla de verdad anterior empleando solamente un
multiplexor de 8 a 1 empleando tecnología CMOS CD4051E y las compuertas necesarias
para su implementación:
 A\BCD 000 001 010 011 100 101 110 111

0 1 1 1 1

1 1 1 1 1 1 1

I0= 10 I4=10
I1=A I5=10
I2=A’ I6= 0
I3=A I7=A’

3-. Diseñar un circuito que resuelva la tabla de verdad anterior empleando solamente un
multiplexor de 4 a 1 empleando tecnología CMOS CD74HC153E y las compuertas
necesarias para su implementación:
AB\CD 00 01 10 11

00 1 1

01 1 1

10 1 1 1

11 1 1 1
Tomando como partida el mapa K:
-Para Io: CD=00
=C’.D’
-Para I1 CD=01
=A+B
-Para I2 C=10
=(A+B)’
-Para C=11
=A.B’.C