UNIVERSIDAD NACIONAL MAYOR DE SAN MARCOS

FACULTAD DE INGENIERIA ELECTRONICA

LABORATORIO DE SISTEMAS DIGITALES

LABORATORIO No. 2 : Circuitos Latch y Flip - Flop

Profesor: Ing. Oscar Casimiro Pariasca

I. OBJETIVO:
1. Analizar el principio de funcionamiento de los flip-flops RS, D, JK y T utilizados comercialmente.
2. Identificar las diferencias entre un Flip-Flop y un “latch” de tipo D.
3. Observar el efecto del reloj en los Flip Flop temporizados y la sincronía de las entradas y salidas.
4. Implementar circuitos utilizando estos dispositivos de almacenamiento.

II. MATERIALES y EQUIPO :

- Protoboard, cables de conexión.
- CI. TTL :7400, 7402, 7404, 7408, 7474, 7475, 2 x 74112, 74109 ó 7476 , otros flip-flops
- Resistencias= 4 x 120 ohm ¼ watt; 4 x 1K ohm; leds x 4.
- Fuente de c.c. +5 voltios, generador de pulsos, osciloscopio, VOM.

III. CUESTIONARIO PREVIO

1. Indique la diferencia entre los latches y los flip-flops
2. Explicar la diferencia entre circuitos con entradas síncronas y con entradas asíncronas.
3. ¿Explique el funcionamiento del flip-flop tipo D . Muestre con una tabla de verdad.
¿Cuál es s u e c u a c i ó n característica? . Para el circuito mostrado, dibuje la señal de salida

4. Explique el funcionamiento del flip-flop JK con señal de reloj. Muestre la

tabla de verdad . ¿Cuál es su ecuación característica?
Cuál es la diferencia en cada ff Tipo JK mostrado. Explique.

Para cada caso, dibuje la señal de salida:

Ing. Oscar Casimiro Pariasca

Sem. 2019-I
 5. Explique para qué se utilizan las entradas de prefijación asíncronas ( Preset – Clear ) ( Set – Reset ) en los flip-flops?.
6. Las siguientes formas de onda se aplican a las entradas J-K , entradas asíncronas y de reloj, como se muestra en la figura.
Suponer que Q se encuentra inicialmente en RESET. Dibujar la forma de onda de salida en Q

7. Realizar las siguientes conversiones:

a.- Utilizando un flip_flop J-K obtenga el tipo D y el tipo T.
b.- Utilizando un flip_flop D obtenga el tipo T.
c.- Utilizando el Latch tipo D obtenga un Flip_Flop tipo D.
Utilizando mapas de Karnaugh, obtenga las ecuaciones características a partir de las tablas de verdad para los biestables D y
T
8. Muestre los símbolos de los flip-flops de acuerdo a la norma ANSI/IEEE y a la norma IEC. Presentar los diagramas esquemáticos
de los C.I. utilizados en esta práctica, así como sus tablas de verdad.
9. Típicamente, las hojas de especificaciones de los fabricantes especifican cuatro tipos de retardos asociados con los flip-flop.
Nombrar y describir cada uno de ellos.
10. Realizar la simulación de los circuitos de la práctica experimental..

IV. PARTE EXPERIMENTAL:

1. Verificar la operatividad de sus flip flops, tipo D, JK, etc., verificando la tabla de verdad correspondiente.

Latch y Flip-Flop “D” y “JK”

Los conceptos de “latch” y Flip-Flop a veces son tomados (erróneamente) como sinónimos. La principal
diferencia radica en que un “latch” responde al nivel (ya sea alto o bajo) de una señal de reloj, mientras que un
Flip-Flop solo lo hace únicamente en las transiciones (ascendentes o descendentes).

2. Para verificar el funcionamiento de los flip-flops, utilizar los siguientes circuitos, con el CI 7474, 7476 o 74112 u
otro (flipflop JK), con la conexión de terminales mostrada. Conectar y verificar las formas de onda de salida indicadas .

Ing. Oscar Casimiro Pariasca

Sem. 2019-I
- Generador de combinaciones: En el siguiente circuito generador de reloj, con el CI 7476 o 74112 u otro
(flipflop JK), observar y graficar las formas de onda en los terminales A, B y C, en su relación correcta de
tiempos.

- Conectar el circuito siguiente . En el circuito generador de

combinaciones, aplique con el generador de pulsos una señal
TTL de 10 KHz y con la ayuda del osciloscopio, elabore el
diagrama de tiempos que contenga las salidas del generador
(entradas “D”, “E” y CLK) y las salidas “Q’s” del “latch y
del Flip-Flop. Dibújelas mostrando la escala adecuada.

Ing. Oscar Casimiro Pariasca

Sem. 2019-I
 3. Flip-Flop “JK”
- Verificar la operación del flip flop 74LS76, 74LS109 ó el 74LS112.

Conectar el siguiente circuito: con ayuda del osciloscopio,

obtenga un diagramas de tiempo con CLK, J, y Q; dibuje las
señales adecuadamente.
NOTA: Recuerde verificar en estos circuitos, la presencia de
los flancos y no el pulso.
Intercambiar las entradas J y K realice un nuevo diagrama de
tiempos. Analizar los resultados.

- ¿Cómo es la frecuencia de la señal de salida respecto a la señal de entrada?

4.- Obtener un flip-flop tipo T a partir del circuito anterior. Conecte la salida B del generador de combinaciones a
la entrada T del flip-flop. Con el nuevo circuito, obtenga el diagrama de tiempos. Verificar su tabla de
verdad.
Invertir las entradas T y CLK y obtenga un nuevo diagrama de tiempos. Analizar los resultados.

V. CUESTIONARIO FINAL:

1. Qué es un circuito secuencial ?

2. Cual es la finalidad de un latch? Y un flip-flop?.
3. Muestre una tabla resumen con las ecuaciones características obtenidas a partir de las tablas de verdad para los
biestables SR, JK, D , T.
4. Cómo construiría un flip-flop J-K utilizando flip-flop T y otras compuertas lógicas?. Explique
5. Explique el funcionamiento de los flip-flops como divisores de frecuencia.
6. Analizar el circuito generador de combinaciones. ¿Qué tipo de circuitos utiliza?, ¿En qué estado trabaja?.

7. Para el circuito mostrado, con los CI y señales de entrada indicados, obtener las señales de salida correspondientes.

8. Utilize los manuales de especificaciones de TTL y CMOS y haga una lista de dos flip -flops con señal de reloj
disparado por flanco de subida y otros dos flip-flops con señal de reloj disparado por flanco de bajada. Dibuje el
diagrama de terminales de estos circuitos.
9. Se prueba el flip flop de la figura bajo todas las posibles combinaciones de entrada. ¿Está funcionando
correctamente?. Si no es así, ¿cuál es la causa de fallo más probable?

10. Analizar los resultados obtenidos en la parte experimental.

VI. CONCLUSIONES Y OBSERVACIONES.

Ing. Oscar Casimiro Pariasca

Sem. 2019-I