Facultad de Ingeniería.

UNJu

TÉCNICAS Y ESTRUCTURAS DIGITALES

TP Tema: Memorias

10
Ingeniería Informática – Licenciatura en Sistemas

Apellido y Nombre: LU:

Carrera: Fecha: 2016
PROBLEMAS RESUELTOS
A. Memorias RAM y ROM
La memoria principal es la unidad de almacenamiento central de una computadora. Esta es una memoria rápida y
relativamente grande que se utiliza para almacenar programas y datos durante la operación de la computadora. La
tecnología fundamental que se utiliza para la memoria principal se basa en circuitos integrados semiconductores.
Se dispone de la RAM en circuitos integrados en 2 modos de operación, estático y dinámico. La RAM estática
consiste esencialmente en flip-flops internos que almacenan información binaria. La información almacenada es
válida mientras la unidad esté encendida. La RAM dinámica almacena la información binaria en forma de cargas
eléctricas que se aplican a capacitores. La carga almacenada en los capacitores tiende a perderse con el tiempo y
los capacitores deben cargarse en forma periódica para “refrescar” la memoria dinámica.
La RAM dinámica ofrece un consumo de energía reducido y mayor capacidad de almacenamiento por unidad de
superficie del circuito integrado de memoria. La RAM estática es más fácil de usar y tiene ciclos de lectura y
escritura más cortos.
Además de la memoria RAM, una computadora cuenta con la memoria de sólo lectura (ROM) que se utiliza para
almacenar programas que residen en forma permanente en el equipo de computación, como el cargador de
inicialización (bootstrap loader) cuya función es iniciar la operación de la computadora cargando el sistema
operativo y transfiriendo el flujo de control a éste.

B. Diseño de Memorias Estáticas (SRAM: Static RAM)

A nivel de bloques, una memoria estática presenta los siguientes terminales (Figura 1):
 Im-I0: entradas de datos a la memoria
 Om-O0: salidas de datos de la memoria
 An-A0: líneas de direcciones
 CS (Chip Select): línea de selección de chip (1: chip seleccionado, 0: chip no seleccionado)
 (R/W) (Read/Write): línea de lectura/escritura (1: lectura, 0: escritura)
 OE (Output Enable): permiso de salida

Figura 1. Memoria SRAM a nivel de bloques.

Página 1
 TÉCNICAS Y ESTRUCTURAS DIGITALES
La línea de selección de chip (CS) elige qué pastilla o dispositivo del sistema (integral) será el que se active para realizar
la operación de lectura o escritura.
La línea de lectura/escritura (R/W) indica qué operación se realiza (lectura o escritura) sobre el registro de memoria
elegido del bloque o pastilla activa.
La línea de permiso de salida (OE) habilita la transferencia de los datos del registro de memoria al bus de datos. De
este modo, sólo se ponen datos válidos en el bus de datos.
Las líneas An-A0 seleccionan la ubicación del registro de memoria que se leerá o se escribirá.
Las líneas Im-I0 y Om-O0 permiten la transferencia de información entre la memoria y el sistema, ya sea para
operaciones de lectura (Om-O0 colocan el contenido de un registro de memoria en el bus de datos) o escritura (I m-I0
escriben el contenido del bus de datos en un registro de memoria)
Las memorias estáticas se construyen utilizando flip-flops. La figura 2 muestra la organización interna de una memoria
estática 4x3 (4 registros de 3 bits cada uno) construida con flip-flops D.

Figura 2. Organización interna de una memoria SRAM 4x3.

En la figura puede observarse cómo los terminales del bloque de memoria se conectan a los registros implementados
con flip-flops D. La tabla 1 muestra la configuración de líneas para habilitar un registro para leer o escribir en él. Si la
línea CS tiene valor lógico 0 la pastilla no se activa para ninguna operación, asimismo, si la línea OE tiene valor lógico 0
durante una operación de lectura, el contenido del registro elegido no será transferido al bus de datos hasta que OE
cambie de valor.
Página 2
 TÉCNICAS Y ESTRUCTURAS DIGITALES
Tabla 1. Valores de líneas de una SRAM 3x4 para leer o escribir

Lectura Escritura
Selección de chip (CS) 1 1
Lectura / Escritura (RD) 1 0
Habilitación salida (OE) 1 No influye
Direccionamiento (A0, A1) 00, 01, 10, 11 00, 01, 10, 11

C. Diseño de Memorias Dinámicas (DRAM: Dynamic RAM)

A nivel de bloque, las memorias dinámicas presentan una estructura semejante a las memorias estáticas (figura 3):

Figura 3. Memoria DRAM a nivel de bloques.

Los bloques de memorias dinámicas se construyen a partir de celdas de memoria dinámica. La figura 4 presenta la
estructura básica de una celda dinámica.

Figura 4. Celda de memoria dinámica.

En estas celdas el proceso de escritura se activa con un valor lógico 1 en la línea de escritura, con lo que el
transistor T1 se pone en conducción permitiendo que ingrese el dato presente en la entrada de datos y se
almacene en el capacitor ficticio representado por T2.
El proceso de lectura se activa con un valor lógico 1 en la línea de lectura que pone en conducción al transistor
T3, el que deja salir el dato almacenado en T2.
Este tipo de celdas requiere de un mecanismo adicional que permita mantener el dato, en este caso, tal
mecanismo está representado por el dispositivo A, denominado amplificador de refresco. Este dispositivo actúa a
impulsos proporcionados por la línea control de refresco.

Página 3
 TÉCNICAS Y ESTRUCTURAS DIGITALES
La figura 5 muestra la organización interna de una memoria dinámica 2x2 (2 registros de 2 bits cada uno)
construida con celdas dinámicas.

Figura 5. Organización interna de una memoria DRAM 2x2.

PROBLEMAS A RESOLVER
1. Responda
a) ¿Cuál es la función de la memoria?
b) Enuncie y describa brevemente las características de una memoria.
c) Realice un diagrama de un chip de memoria genérico e identifique sus terminales indicando la función de
cada uno de ellos.
d) Realice un cuadro sinóptico de los tipos de memoria de sólo lectura, consignando sigla, nombre en inglés,
traducción y función.
e) Ídem anterior para memorias de lectura/escritura.
f) Analice esquema y funcionamiento de las memorias dinámicas y estáticas. Establezca semejanzas y
diferencias entre ellas.
g) ¿Por qué las memorias DRAM necesitan un sistema de refresco? ¿Considera que este sistema aumenta el
tiempo de acceso? Justifique.
h) Investigue el significado de escala de integración de componentes en memorias RAM. ¿Con qué tipo de
memorias (SRAM o DRAM) se puede alcanzar una mejor integración? ¿Por qué?
i) ¿A qué se denomina tiempo de acceso? ¿cuáles son los pasos necesarios en un acceso de lectura y cuáles los
necesarios en un acceso de escritura de una RAM?
2. Teniendo en cuenta que la capacidad de una memoria se mide en bits, bytes o múltiplos de ellos:

Página 4
 TÉCNICAS Y ESTRUCTURAS DIGITALES
a) Investigue cuáles son las medidas o unidades de memoria y complete la siguiente tabla:

Símbolo Kb Mb Gb Tb Pb Eb Zb Yb
Nombre

Bits

Bytes

b) Determine las cantidades equivalentes en las unidades que se indican:

Bits Bytes Kilobytes Megabytes Gigabytes

2048
67.108.864
1.073.741.824
16384
8192

3. Configure la ROM de la figura (agregando las conexiones adecuadas en las intersecciones) de modo que
almacene el código BCO Johnson.

4. Dadas las siguientes funciones lógicas, configure memorias ROM de modo que almacenen los valores de cada
función. Complete la tabla indicando número de líneas de dirección, tamaño de la memoria direccionada y
ancho de la palabra de memoria. Dibuje el esquema resultante.

Ancho de la
Nº de líneas Tamaño de
Función palabra de
de dirección la memoria
memoria
a) H a,b,c =a ⨁ b ⨁ c
b) G w,x,y,z =𝑤 ⋅ 𝑥 + 𝑦 ⋅ 𝑧 + wz
c) Sumador total de 2 entradas (1 bit c/u)
d) Conversor de BCO Gray de 3 bits a BCO XS3
e) Generador de bits de paridad (par) del método
Hamming.
5. Utilizando flip-flops tipo D y realizando todas las conexiones necesarias, configure memorias SRAM de:
a) 2x3. Utilice una línea de R/W! y una línea CS.
b) 4x4. Utilice una línea de R/W! y dos líneas de selección de chip CS0 y CS1
c) 8x2. Utilice una línea de lectura (R), una de escritura (W) y dos líneas de selección de chip CS0 y CS1

Página 5
 TÉCNICAS Y ESTRUCTURAS DIGITALES
6. Empleando celdas de memoria DRAM, construya bloques de memoria de 4x3, 8x4 y 16x2. Los diseños deben
contemplar las líneas de selección de chip (CS), lectura/escritura (R/W!) y habilitación de lectura (OE).
7. Considerando las memorias MxN indicadas a continuación, complete la siguiente tabla:

Líneas de Cantidad de Bits por

Memoria
Direccionamiento Registros Registro
8x2
64x4
512x8
2048x6
8192x16
131072x32

8. A partir de bloques de memoria como el ilustrado

en la figura, construya arreglos de memoria
a) RAM 8x3
b) RAM 16x4
c) RAM 32x6
9. A partir del bloque de memoria mostrado en la figura construya los arreglos de memoria que se indican. Realice
todas las conexiones necesarias.

a) RAM 4x12
b) RAM 8x4
c) RAM 16x16
d) RAM 32x8

10. Identifique los bloques RAM usados en los siguientes arreglos de memoria. Además modifique los arreglos para
duplicar la cantidad de bits por palabra del primero y duplicar la cantidad de palabras del segundo.

Página 6
 TÉCNICAS Y ESTRUCTURAS DIGITALES

PROBLEMAS ADICIONALES
11. Se cuenta con una matriz de celdas de memoria arreglada en 16 x 16 (16 registros de 2 bytes):
a) Implemente un decodificador para direccionar a través de una estructura unidimensional.
b) Implemente dos decodificadores para direccionar a través de una estructura bidimensional. ¿Cuál de las dos
organizaciones es la más eficiente? Justifique.
12. Establezca la organización bidimensional correspondiente a los siguientes arreglos de memoria:
a) Memoria 4x4 b) Memoria 8x2 c) Memoria 16x16

13. Realice el diseño interno de una memoria DRAM 4x2 considerando lo siguiente
a) se utilizan 2 líneas para la selección del chip (ambas negadas) y
b) la línea R/W! se implementa mediante las líneas R y W (que no deben activarse simultáneamente)
14. A partir de bloques RAM 8 KBx4 configure una memoria RAM 8 KBx12.
15. Construya un memoria SRAM 32x8 considerando que cuenta sólo con bloques SRAM 8X2. Realice todas las
conexiones necesarias.

16. a) Realice el diseño detallado de una memoria SRAM de 4x4 con dos CS (CS1! y CS2). Indique todas las
conexiones necesarias para la configuración de la memoria.
b) Considere que cuenta con cantidad suficiente de bloques de memoria como el construido; armar una
memoria de 16x16. Diseñe a nivel de bloques la memoria solicitada.

Página 7