Documenti di Didattica
Documenti di Professioni
Documenti di Cultura
Donde 𝐼𝑑𝑐 es la corriente promedio de dc que se consume de las fuentes de alimentación. En operación
clase B el consumo de corriente de una sola fuente de alimentación tiene la forma de una señal rectificada
de onda completa, mientras que la extraída de dos fuentes de alimentación tiene la forma de una señal
rectificada de media onda de cada una de las fuentes de alimentación. En cualquier caso, el valor del
consumo de promedio de corriente extraída puede expresarse como:
2
𝐼𝑑𝑐 = 𝜋 𝐼(𝑝) (1)
Donde 𝐼(𝑝) es el valor pico de la forma de onda de la corriente de salida. Por medio de la ecuación
anterior y comparando con la ecuación de la potencia de entrada, da como resultado:
2
𝑃1(𝑑𝑐) =𝑉𝑐𝑐 (𝜋 𝐼(𝑝) ) (2)
Potencia de salida (ac)
La potencia entregada a la carga (referida con frecuencia como una resistencia, RL) puede calcularse
con cualquiera de varias ecuaciones. Si se está usando un medidor rms para medir el voltaje a través de
la carga, la potencia de salida puede calcularse como:
V𝟐𝑳 (rms)
𝑃𝟎 (ac) = R𝑳
(3)
Si se usa un osciloscopio, es posible emplear el voltaje de salida pico, o pico a pico, medido:
V𝟐𝑳 (𝑝−p) V𝟐𝑳 (p)
𝑃𝟎 (ac) = 8R𝑳
= 2R𝑳
(4)
Entre mayor sea el voltaje de salida rms o pico, mayor será la potencia entregada a la carga
Son posibles varios arreglos de circuito para obtener la operación en clase B. las señales de
entrada al amplificador podrían ser una sola señal, proporcionada luego a un circuito con dos
etapas de salida diferentes y operando cada una durante medio ciclo. Si la entrada está en la
forma de dos señales de polaridad opuesta se pueden usar dos etapas similares empleando
cada una en el ciclo alterno, debido a la señal de entrada.
El circuito de la figura usa una etapa BJT con una salida en fase a partir del emisor y salida de
fase opuesta a partir del colector. Si la ganancia se hace casi igual a 1 para cada salida, resultan
las mismas magnitudes.
Lo más común seria usar etapas de op-amp por dos razones: Una para proporcionar una
ganancia unitaria invertida y la otra para dar una ganancia unitaria no invertida, para proporcionar
dos salidas de la misma magnitud pero de fase opuesta.
El circuito de la figura emplea un transformador de entrada con derivación central para producir
señales de polaridad opuesta para los dos transistores de entradas y un transformador de salida
para manejar la carga en modo de operación en contrafase.
Con el uso de transistores complementarios (npn y pnp) es posible obtener una salida de ciclo
completo a través de una carga usando medios ciclos de operación de cada transistor como se
muestra en la figura
Mientras se aplica una sola señal de entrada a la base de ambos transistores, los transistores de
tipo opuesto conducirán en medios ciclos opuestos de la entrada. El transistor npn conducirá en
el medio ciclo positivo de la señal, con un medio ciclo de señal resultante a través de la carga
como se indica en la figura.
Durante el medio ciclo negativo de la señal, el transistor pnp conduce cuando la entrada es
negativa, como se ilustra en la grafica:
Observe que la carga se maneja como salida de un seguidor de emisor, por lo que la resistencia
de carga esta acoplada por la resistencia de salida baja de la fuente excitadora. El circuito
necesita transistores complementarios conectados en Darlington para proporcionar corriente de
salida más alta y menor resistencia de salida.
En circuitos de amplificador de potencia prácticos es preferible usar transistores npn para ambos
dispositivos de alta corriente de salida. Debido a que la conexión en contrafase requiere
dispositivos complementarios, se debe usar un transistor pnp de alta potencia.
Un medio práctico para obtener operación complementaria, mientras se empleen los mismos
transistores npn pareados para la salida, se proporciona un circuito cuasi complementario, como
se indicará en la figura. La operación en contrafase se logra con los transistores complementarios
(Q1 y Q2) antes de los transistores de salida npn pareados (Q3 y Q4). Observe que los
transistores (Q1 y Q3) forman una conexión Darlington que proporciona la salida a partir de un
emisor seguidor de baja impedancia.
La conexión de los transistores Q2 y Q4 forma un par retroalimentado, que ofrece en forma similar
un manejo de baja impedancia a la carga. La resistencia R2 puede ajustarse para minimizar la
distorsión de cruce mediante el ajuste de la condición de polarización. La única señal de entrada
aplicada a la etapa en contrafase resulta luego en una salida de ciclo completo ante la carga. El
amplificador en contrafase cuasi complementario es en la actualidad la forma más popular del
amplifcador de potencia.
EJEMPLO:
para el circuito de la figura, calcule la potencia de entrada, la potencia de salida y la
potencia manejada por cada transistor de salida y la eficiencia del circuito para una
entrada de 12 V rms.
Resolviendo:
VL ( p) 17V
y la potencia de salida desarrollada a través de la
carga es: 2
V ( p) (17V ) 2
Po (ac) L 36.125W
2 RL 2(4)
Po 36.125W
% 100% 100% 53.3%
Pi 67.75W
Procedimiento:
Icsat=140Ua
2. Energice el circuito con Vcc=5V
3. Mida las tensiones Dc en las bases de los transistores:
4. Ponga el generador a una frecuencia de 1Khz y el nivel de señal de salida del
generador a 2Vpp.
5. Observe la señal de salida en los extremos de la resistencia de 100ohm.
10. Aumente el nivel de la señal del generador hasta obtener a la salida una señal de 8Vpp
11. Lentamente aumente el nivel de la señal hasta el punto en que aparezca un recorte en
la señal de salida
12. Anote el voltaje de la salida pico a pico