LABORATORIO DE ELECTRONICA DIGITAL

Fecha de realización de la práctica: 7/01/2019

Fecha de entrega del informe: 13/01/2018
Practica 4 Segundo parcial
Quito - Ecuador

CONTADORES
Practica N7 IIB P53
Mario Wladimir Yánez Vela mariov3@est.ups.edu.ec
Katya Jael Lozada Gaibor klozada@est.ups.edu.ec
Universidad politécnica salesiana

1
LABORATORIO DE ELECTRONICA DIGITAL
Fecha de realización de la práctica: 7/01/2019
Fecha de entrega del informe: 13/01/2018
Practica 4 Segundo parcial
Quito - Ecuador

contador binario de 4 bits, simplemente agregando más Tabla 1 Tabla de verdad

Resumen: La práctica se con respecto a su operación: FF´s al contador integrado 7490
realiza con el fin de analizar 1.- Los pulsos de reloj se 2.2 Integrado 7490
un circuito digital para así aplican sólo a la entrada
poder entender cómo
funciona un circuito
CLK del FF-A, así el FF-A Este circuito integrado
secuencial con el uso de cambiará a su estado consta de 2 contadores
biestables JK combinados opuesto cada vez que los independientes uno de 1
con el uso de compuertas pulsos de reloj hagan una bit y otro de 3 bits,
lógicas las cuales sirven transición negativa. Note utilizando los dos
para controlar el conteo y que J=K=1 para todos los contadores internos
obtener solo hasta un FF´s podemos hacer que
numero deseado. 2.- La salida normal del FF- cuente de 0 a 9 aunque
A actúa como la entrada configurando los pines
Abstract: The practice is CLK para el FF-B, y por lo 2,3,6 y 7 con las salidas
carried out in order to
analyze a digital circuit in
tanto, el FF-B cambiará de podemos hacer que no
order to understand how a estado cada vez que la salida solo cuente en sistema Figura 1 Integrado 7490
sequential circuit works with A pase de 1 a 0. De manera decimal. [1]
the use of JK flip-flops similar el FF-C cambiará de
Los impulsos de contaje 2.3 Integrado 7473
combined with the use of estado cuando B pase de 1 a
logic gates which serve to 0, y el FF-D cambiará de de entrada se aplican a la Circuito Integrado TTL
control the counting and estado cuando C pase de 1 a entrada de CKA y las 74LS73. Contador divisor
obtain only up to a desired 0. salidas son como se
entre doce que contiene
number 3.- Las salidas D,C,B,A del describen en la tabla de cuatro maestro-esclavo
FF representan un número función apropiada. A
flip-flops y compuerta
Palabras clave: diagrama
binario de 4 bits con D simétrico recuento de
de estados, tabla de división por diez se puede adicional para
estados, circuitos como el MSB, la figura
obtener de la '90A o proporcionar un contador
secuenciales muestra la secuencia de
conteo de 0000 a 1111 "contadores LS90 de división por dos y un
contador binario de 3
1. OBJETIVOS continúa a medida que se conectando la salida QD a
aplican continuamente los la entrada CKA y la etapas para el cual la
1.1. OBJETIVO pulsos de reloj. aplicación de la cuenta de longitud del ciclo de
GENERAL 4.- Después que haya entrada a la entrada CKB recuento es dividir por
corurrido una TPN del que da una onda cinco para la división por
Realizar el diseño y
simulación de decimoquinto pulso de reloj, cuadrada de división por seis para el LS73. [2]
circuitos secuenciales los FF´s del contador se diez de la QA salida. [1] Este contador tiene una
Síncronos encuentran en la condición cerrada de puesta a cero
Especificaciones
1111. En el décimosexto adecuado para uso en
1.2. OBJETIVOS TPN, el FF-A pasa de 1 a o,  Contador Tipo: nueves BCD
ESPECIFICOS lo que ocaciona que el FF-B Decenio complementar
pase de 1 a 0, etc., hasta que  Frecuencia de aplicaciones. Para utilizar
el contador esté en el estado reloj: 42 MHz su longitud máxima
Analizar e 0000, en otras palabras el  El número
implementar circuitos recuento de este contador,
contador se ha reciclado a máximo: 9 la entrada CKB está
secuenciales 0000, desde donde se  Tipo de familia: conectado a la salida de
iniciará un nuevo ciclo de LS control de calidad. Los
2. MARCO conteo a medida que se  Entrada TTL impulsos de contaje de
TEÓRICO apliquen los siguientes compatibles entrada se aplican a la
pulsos de reloj.  Salida CMOS entrada de CKA y las
Número MOD  Encapsulado DIP
2.1 Introducción salidas son como se
El contador de la figura  14 pines describen en la tabla de
anterior tiene 16 estados
diferentes (0000 a 1111). INPUT función apropiada. [2]
OUTPUT
Por lo tanto, se trata de un RST SET SET Q Q Especificaciones
contador de rizo MOD-16. 2 1 2 3 2
recuerde que el número H  Tipo de contador:
L X L L
MOD siempre se trata de un H Dividir entre 12
X L L L
número de estados por los X  Frecuencia de
H H H L reloj: 42 MHz
cuales pasa el contador en
cada ciclo completo, antes L X L COUNT  Cuente Máximo:
de que se recicle a su estado X L X COUNT 11
inicial. El número MOD se X X L COUNT  Rango tensión de
En la figura anterior se puede incrementar L L X COUNT alimentación: 4.75
muestra un circuito V a 5.25 V

2
LABORATORIO DE ELECTRONICA DIGITAL
Fecha de realización de la práctica: 7/01/2019
Fecha de entrega del informe: 13/01/2018
Practica 4 Segundo parcial
Quito - Ecuador
 Encapsulado DIP
 14 pines
Figura 2 Integrado 7473
3. MATERIALES Y
EQUIPO
 Protoboard
 Compuerta AND
 Compuerta XOR
 Cables
 Compuerta NOT
 Compuerta OR
 LEDS
 Resistencias
 DIP Switch
 Circuito integrado:
74LS47, 74LS90,
74LS73
 Compuerta
AND_3ins
4. DESARROLLO Y
PROCEDIMIENTO
4.1 Ejercicio Propuesto
N°1
Para abrir la caja fuerte,
la combinación secreta
es: pulsar dos veces
seguidas la tecla A, a
continuación pulsar una
vez la tecla B, y
finalmente pulsar una vez
la tecla A. Si se hace de
esta manera, el circuito
secuencial dará una salida
a nivel lógico 1, que
actuará sobre el
temporizador, permitiendo
la apertura de la caja
fuerte durante 5 minutos.
Si en cualquier momento 7.
se introdujera un error al RECOMENDACIONE
pulsar la secuencia
secreta, en el siguiente S
ciclo de reloj todos los 4.3 Registro de Es necesario el conocer
biestables se pondrán a Resultados cuáles son las funciones
cero (el sistema pasará al de los distintos integrados,
estado inicial), y la así como revisar sus
5. ANÁLISIS Y
secuencia debe volver a respectivos datasheet
introducirse desde el RESULTADOS para comprender como es
principio. a) Dibujar el su funcionamiento y poder
diagrama de estados, 5.1 Simulación armar el circuito de la
explicando claramente en circuito N°1 mejor manera posible.
qué consiste cada estado.
b) Implementar el circuito A continuación se Se debe armar de la
secuencial a diseñar presenta las simulaciones manera al integrado 555
usando biestables JK y las que fueron realizadas en ya que este es el que va
puertas necesarias: Proteus a proporcionar la energía
al circuito contador, si
este está mal armando el
circuito no funcionara de
la manera correcta.
Al momento de estar
digitalizando la secuencia
hacerlo de una manera
adecuada debido a que si
la secuencia no es la
adecuada el circuito no
va a funcionar y va a
Figura 3 Ejercicio 1 Figura 5 Simulación 2 volver al estado inicial,
circuito 1 que en este caso es 000
4.2 Ejercicio Propuesto
N°2 8. BIBLIOGRAFIA
Dibuje y diseñe Paraun
FF 0 Para FF 1 Para FF 2
Libro
contador síncrono que:
CLK 0= 0 CLK 1= 0 CLK 2=[1]1 C. C. Hernández, «Sistemas Dig
las Palmas, Madrid.
JQ 0= 1 JQ 1= 0 JQ 2= 1
KQ 0= 0 KQ 1= 0 KQ 2= 0 Página Web
[2] J. T. Moreo, «Sistemas electron
Figura 6 Tabla de 2006. [En líne
resultados http://www.detcp.upct.es/Personal
07/Sistemas_electronicos_digitale
6. CONCLUSIONES
La compuerta 7473 es
aquella que tiene
entradas JK las cuales
Figura 4 Ejercicio 3
deben tener una
configuración estable
a) Siga la siguiente antes de la transición de
secuencia 0-2-4-6 ,
alto a bajo.
los estados no
considerados van a Existen numerosas
estado inicial 0. compuertas que nos
b) El conteo que se permiten controlar las
visualice en un señales y así poder
display de ánodo obtener cada cosas q
común. nosotros necesitemos
c) Llene la tabla. debido a esto se crearon
los circuitos secuenciales