ELECETRONICA DIGITAL

TAREA 1- SISTEMAS DE NUMERACIÓN Y SIMPLIFICACIÓN DE

FUNCIONES LÓGICAS

MARTHA LILIANA IDROBO SANTACRUZ CC 1061748588

GRUPO

243004_24

TUTOR(A)

SANDRA MILENA GARCIA

UNIVERSIDAD NACIONAL ABIRTA Y A DISTANCIA UNAD

FEBRERO DE 2019
Tarea 1 – Fundamentos para el diseño digital

Ejercicios a resolver:

1. Realice las siguientes conversiones de base 10 a la base indicada

(Secciones 3.3 y 3.5 del libro de Muñoz):

a. 76545, 1545 a Hexadecimal

Se realizan divisiones sucesivas por 16 a la parte entera, así

Teniendo en cuenta que:

DECIMAL HEXADECIMAL
0 0
1 1
2 2
3 3
4 4
5 5
6 6
7 7
8 8
9 9
10 A
11 B
12 C
13 D
 14 E
15 F

Se toman los números en la dirección de la flecha seria entonces

12b01

Nos queda por convertir 0,1545a hexadecimal, Se debe de

multiplicar por 16 y se va sacando el resultado entero que esta
antes de la coma y así sucesivamente.

PARTE
FRACCION MULTIPLICADOR RESULTADO ENTERA
0,1545 16 2,472 2
0,472 16 7,552 7
0,552 16 8,832 8
0,832 16 13,312 13(D)
0,312 16 4,992 4

Entonces el resultado es 278D4

Al consolidar el resultado: 12b01, 278d4

b. 201,1554 a Binario

Calculemos el valor de la parte entera

 El resultado de la parte entera es 11001001

Ahora calculemos el valor de la parte decimal.

1554

FRACCION MULTIPLICADOR RESULTADO

0,1554 2 0,3108
0,3108 2 0,6216
0,6216 2 1,2432
0,2432 2 0,4864

El resultado es 11001001,0010

c. 99,4541 a Hexadecimal

Resultado: 63

Nos queda por convertir 0,4541 a hexadecimal

PARTE
FRACCION MULTIPLICADOR RESULTADO ENTERA
0,4541 16 7,2656 7
0,2656 16 4,2496 4
0,2496 16 3,9936 3
0,9936 16 15,8976 15(f)
0,8976 16 14,3616 14(e)
 Resultado: 743FE

Al consolidar el resultado: 63,743FE

d. 55AA a Binario
Teniendo en cuenta que:

HEXADECIMAL BINARIO
0 0000
1 0001
2 0010
3 0011
4 0100
5 0101
6 0110
7 0111
8 1000
9 1001
A 1010
B 1011
C 1100
D 1101
E 1110
F 1111

55AA

A=1010

A=1010
5=0101

5=0101

El resultado es: 0101010110101010 .

 2. Convierta los siguientes números a complemento a 2 con el
número bits indicados (Sección 3.7.2 del libro de Muñoz).

a. con 6 bits.

Lo primero es convertir el número a binario.

Resultado: 1111

Ahora para los 6 bits rellenamos: 001111

Luego invertimos y sumamos 1.

110000=110001

b. con 7 bits

Lo primero es convertir el número a binario.

Resultado: 111010

Ahora para los 7 bits rellenamos: 0111010

 c. con 8 bits

Lo primero es convertir el número a binario.

Resultado: 1011100
Ahora para los 8 bits rellenamos: 01011100

Luego invertimos y sumamos 1.

10100011=10100010.

d. con 6 bits

Lo primero es convertir el número a binario.

Resultado: 100000
Ahora para los 6 bits tenemos: 100000
Luego invertimos y sumamos 1.

011111=011110.

3. Sea la siguiente función Booleana (Secciones 2.3 y 2.4 del libro de

Muñoz):

Tabla de verdad

A B C D f
0 0 0 0 0
1 0 0 0 0 1
2 0 0 1 1
3 0 0 1 1
4 0 1 0 0 1
5 0 1 0 1
6 0 1 1 0 1
7 0 1 1 1
8 1 0 0 0 1
9 1 0 0 1
10 1 0 1 0 1
11 1 0 1 1
12 1 1 0 0
13 1 1 0 1
14 1 1 1 0 1
15 1 1 1 1 1

a) Utilizando mapas de Karnaught encuentre la mínima expresión

Suma de Productos.
 Encontramos la mínima expresión suma de productos:

b) Utilizando mapas de Karnaught encuentre la mínima expresión

Producto de Sumas.

Encontramos la mínima expresión productos de suma:

c) Implemente en VHDL ambas expresiones usando el software

Vivado. En el informe debe incluir una impresión de pantalla de la
descripción en VHDL y la simulación.



4. Sea la siguiente función Boolea (Secciones 2.3 y 2.4 del libro de
Muñoz):

A B C D f
0 0 0 0 0
1 0 0 0 0 0
2 0 0 1 1
3 0 0 1 1 0
4 0 1 0 0
5 0 1 0 1 0
6 0 1 1 0
7 0 1 1 1 0
8 1 0 0 0
9 1 0 0 1 0
10 1 0 1 0
11 1 0 1 1
12 1 1 0 0
13 1 1 0 1
14 1 1 1 0
15 1 1 1 1
a) Utilizando mapas de Karnaught encuentre la mínima expresión
Suma de Productos.

b) Utilizando mapas de Karnaught encuentre la mínima expresión

Producto de Sumas.

c) Implemente en VHDL ambas expresiones usando el software

Vivado. En el informe debe incluir una impresión de pantalla de la
descripción en VHDL y la simulación.



5. En una empresa embotelladora de gaseosas, en su sistema de
producción tienen implementadas cuatro bandas transportadoras,
que permiten hacer el ciclo de envasado.
En la banda 1 se transporta las botellas para inyectar el producto, la
banda 2 se tapa la botella, en la banda 3 se coloca la etiqueta y la
banda 4 tiene el sistema de empaquetado para la presentación al
cliente. Cada banda cuenta con un sensor de final de carrera que
permite dar continuidad al proceso, o parar el ciclo en caso de un
atasco. La velocidad del proceso está condicionada por la banda 4,
que depende de la agilidad de los operarios para colocar las canastas.

Los sensores se activan (Estado 1), si están girando correctamente y

se desactiva (Estado 0), en caso que alguna banda llegue a fallar.

Diseñe un circuito que a partir de la información proporcionada por

estos sensores active una alarma cuando falle la banda 4, y otra
cuando fallen más de dos bandas.

a) Encuentre una tabla de verdad que modele el funcionamiento del

circuito. Esta tabla tendrá cuatro entradas (una por cada sensor)
y dos salidas (una cuando que indica cuando falla la banda 4 y
otra para indicar cuando está fallando más de una banda).

b) Simplifique dicha tabla de verdad usando Karnaught e

impleméntela en VHDL.
c) Simule su diseño en VIVADO para comprobar el correcto
funcionamiento de su circuito.

B1, B2, B3, B4: Bandas (sensores)1, 2, 3 y 4 respectivamente

Al4: salida 1: se activa cuando la banda 4(B4) falla.
Al2: salida 2: se activa cuando fallan más de una banda

TABLA DE VERDAD

B4 B1 B2 B3 AL4 AL2
0 0 0 0 1 1
0 0 0 0 1 1
0 0 1 1 1 1
0 0 1 1 1 1
0 1 0 0 1 1
0 1 0 1 1 1
0 1 1 0 1 1
0 1 1 1 1 0
1 0 0 0 0 1
1 0 0 1 0 1
1 0 1 0 0 1
 1 0 1 1 0 1
1 1 0 0 0 1
1 1 0 1 0 0
1 1 1 0 0 0
1 1 1 1 0 0

Simplifacion:

AL4:

AL2:
6. Sea la siguiente función Booleana, en donde los primeros términos
son los mintérminos (m) y los segundos (d) son condiciones libres
(Sección 2.4.3):

A B C D f
0 0 0 0 0 0
1 0 0 0 0 X
2 0 0 1 1 1
3 0 0 1 1 0
4 0 1 0 0 0
5 0 1 0 1 1
6 0 1 1 0 0
7 0 1 1 1 0
8 1 0 0 0 1
9 1 0 0 1 1
10 1 0 1 0 0
11 1 0 1 1 X
12 1 1 0 0 0
13 1 1 0 1 X
14 1 1 1 0 0
15 1 1 1 1 0
a. Encuentre la mínima expresión SOP, usando mapas de Karnaught.

+ +

b. Implemente en VHDL la expresión usando el software Vivado. En

el informe debe incluir una impresión de pantalla de la descripción
en VHDL y la simulación