Sei sulla pagina 1di 4

Universidad Politécnica Salesiana-Sede Cuenca.

Práctica 7: Flip-Flops.
Jonathan Pintado
jpintadoy@est.ups.edu.ec
Luis López
lpópezm@est.ups.edu.ec
Universidad Politécnica Salesiana - Sede Cuenca
Laboratorio de Electrónica Digital

Resumen- En el presente informe se tratará sobre diseñar circuitos conoce como latch de compuerta NAND o simplemente latch.
comandados por los flip flops dando a conocer su funcionamiento y Las dos compuertas NAND están retroalimentadas en forma
su conexión mediante su tabla de verdad verificaremos las señales transversal, de manera que la salida de la compuerta NAND-1
de kis CLK y de cada uno de los Flip Flops. está conectada a una de las entradas de la compuerta NAND.2
y viceversa. Las salidas de las compuertas, identificadas como
Abstract.- In this report we will try to design circuits commanded by
the flip flops, making known its operation and its connection through 𝑄 y 𝑄̅ respectivamente, son las salidas de la latch. Bajo
its truth table, we will verify the signals of the CLK and each of the condiciones normales, una salida siempre será el inverso de la
Flip Flops. otra. Existen dos entradas para el latch: la entrada SET es la que
establece Q en el estado 1; la entrada RESET es la que
restablece Q al estado 0.
I. OBJETIVOS GENERAL
 Funcionamiento de los FF J-K, FF tipo D un FF-SR
con NAND y otro FF-SR con NOR.

II. OBJETIVO ESPECIFICOS

 Armar un FF-SR con NAND y otro FF-SR con NOR,


el circuito dispone de dos únicos pulsantes, uno para
arranque y otro de paro. Verificar la tabla de verdad de
Figura.1 FF-SR con NAND.
los dos circuitos.
 Tomar un FF-JK que adicionalmente tenga ingresos Por lo general, las entradas SET y RESET permanecen en el
asíncronos como Preset y Clear. Asignar datos a los estado ALTO, y una de ellas cambiará a BAJO mediante un
ingresos J-K trámite Dip-Switch y un pulsante para pulso cada vez que se quiera cambiar el estado de las salidas
darle la señal al CLK. Verificar la tabla de verdad latch.
síncrona. A continuación asignar pulsantes a los La segunda posibilidad se muestra en la figura.2, en donde 𝑄 =
ingresos asíncronos y verificar la tabla de verdad 1 y 𝑄̅ = 0. En nivel ALTO de la compuerta NAND-1 produce
un BAJO en la salida de la compuerta NAND-2, el cial a su vez
asíncrona. mantiene la salida de la compuerta BABD-1 en ALTO. De esta
 Armar un FF-D y verificar su tabla de verdad. forma, hay dos posibles estados de salida cuando SET = RESET
= 1.
III. MARCO TEORICO

FLIP FLOPS TIPO SET – RESET CON COMPUERTAS


NAND Y NOR

A. Latch de compuerta NAND.

El circuito de FF más básico puede crearse a partir de dos


compuertas NAND o do dos compuertas NOR. En la figura.1
se muestra la versión con compuertas NAND, a la cual se le Figuara.2. FF-SR con NOR.
Universidad Politécnica Salesiana-Sede Cuenca. 2

subida de clock la salida cambiará de estado. Puede realizar las


funciones del flip-flop set/reset y tiene la ventaja de que no hay
estados ambiguos. Puede actuar tambien como un flip-flop T
para conseguir la acción de permutación en la salida, si se
B. Latch de compuerta NOR:
conectan entre sí las entradas J y K. Esta aplicación de permutar
el estado encuentra un uso extensivo en los contadores binarios.
Pueden usarse dos compuertas NOR acopladas en forma
trasversal para formar lo que se conoce como Latch de A continuación, se tiene una versión simplificada del versátil
compuerta NOR. El arreglo, que se muestra en la figura.3, es flip-flop J-K. Nótese que las salidas se retroalimentan para
similar al Latch NAND a excepción de que las salidas 𝑄 y 𝑄̅ habilitar las puertas NAND. Esto es lo que le proporciona la
aparecen en posiciones invertidas. acción de permutación cuando J=K=1.

Figura.3. Latch de compuerta NOR. Figura.6. Diagrama de un FF-JK.

FF TIPO D

El flip-flop tipo D es un elemento de memoria que puede


almacenar información en forma de un "1" o "0" lógicos. Este
flip-flop tiene una entrada D y dos salidas Q y Q.

Aplicaciones de Flip Flop tipo D


Figura 4. Tabla de funciones
Alguna aplicación para este circuito es como contador, también
aplicable como transmisor de datos.
Otro ejemplo para este circuito es el emplearlo para tener un
ligero retardo o timer en cuanto a nuestra salida "Q"
dependiendo del ciclo de pulsos que de nuestro reloj.

Mediante la siguiente tabla de verdad se pueden identificar las


distintas aplicaciones según su funcionamiento.
Figura 5. Símbolo de bloque

El Latch de compuerta NOR opera exactamente de la misma


forma que el Latch NND, solo que las entradas SET y RESET
son activas en ALTO, en vez de activas en BAJO, y el estado
detenido normal es SET = RESET = 0.

FLIP FLOPS J-K. OPERACIÓN SÍNCRONA Y


ASÍNCRONA

El "flip-flop" J-K, es el más versátil de los flip-flops básicos.


Figura.7. estructura de un integrado tipo D 7474.
Tiene el carácter de seguimiento de entrada del flip-flop D
sincronizado, pero tiene dos entradas, denominadas
tradicionalmente J y K. Si J y K son diferentes, la salida Q toma
IV. MATERIALES
el valor de J durante la subida del siguiente pulso de
sincronismo. Para la implementación del circuito se utilizó los siguientes
elementos:
Si J y K son ambos low (bajo), entonces no se produce cambio  Protoboard
alguno. Si J y K son ambos high (alto), entonces en la siguiente  Jumpers.
Universidad Politécnica Salesiana-Sede Cuenca. 3

 6 pulsantes. Tabla 2. Tabla de verdad de un FF-SR con NOR.


 6 leds.
 3 resistencias de 1K. Tomar un FF-JK que adicionalmente tenga ingresos asíncronos
 6 resistencias de 330 ohm. como Preset y Clear. Asignar datos a los ingresos J-K trámite Dip-
 2 compuerta NAND de dos entradas (7400). Switch y un pulsante para darle la señal al CLK. Verificar la tabla
de verdad síncrona. A continuación asignar pulsantes a los ingresos
 2 compuerta NOR de dos entradas (7402).
asíncronos y verificar la tabla de verdad asíncrona.
 1 compuerta tipo D (7474).

V. DESARROLLO

Armar un FF-SR con NAND y otro FF-SR con NOR, el circuito


dispone de dos únicos pulsantes, uno para arranque y otro de paro.
Verificar la tabla de verdad de los dos circuitos.

Figura 9. Simulación de funcionamiento de un FF-JK con entradas


sincrona y asincrona (preset y clear).

TABLA DE VERDAD DE UN FF-JK CON ENTRADAS


SINCRONA Y ASINCRONA (PRESET Y CLEAR).

J K CLK PRE CLR Q


0 0 ↓ 1 1 Q (sin
cambio)
0 1 ↓ 1 1 0 (reset
Figura 8. Simulación de funcionamiento de un FF-SR con NAND y sincrona)
FF-SR con NOR.
1 0 ↓ 1 1 1 (set
sincrono)
TABLA DE VERDAD DE UN FF-SR CON NAND Y FF-SR
1 1 ↓ 1 1 Qˈ
CON NOR.
(conmutacion
Set Reset Salida sincrona)
1 1 Sin X X X 1 1 Q (sin
cambio cambio)
0 1 Q=1 X X X 1 0 0 (clear
1 0 Q=0 asincrona)
0 0 Invalido X X X 0 1 1 (preset
Produce Q=Qˈ=1 sincrono)
X X X 0 0 (invalido)
Tabla 1. Tabla de verdad de un FF-SR con NAND.
Tabla 3. Tabla de verdad de un FF-JK con entradas sincrona y
asincrona (preset y clear).
Set Reset Salida
0 0 Sin
cambio
1 0 Q=1
0 1 Q=0
1 1 Invalido
Produce Q=Qˈ=1
Universidad Politécnica Salesiana-Sede Cuenca. 4

REFERENCIAS

[1] A. Tecnologia, «Area Tecnologia,» [En línea].


Armar un FF-D y verificar su tabla de verdad. Available:
http://www.areatecnologia.com/electronica/electronica-
digital.html. [Último acceso: 13 11 2016].
[2] Thales, «Thales,» [En línea]. Available:
https://thales.cica.es/rd/Recursos/rd97/Otros/SISTNUM.html.
[Último acceso: 13 11 2016].
[3] I. N. Laredo, «IT Nuevo Laredo,» [En línea].
Available:
http://www.itnuevolaredo.edu.mx/takeyas/apuntes/Matematica
s_Discretas/Apuntes/Algebra_Booleana.pdf. [Último acceso:
13 11 2016].

Figura 10. Simulación de funcionamiento de un FF-D.

TABLA DE VERDAD DE UN FF-D.

D CLK Q
0 ↑ 0
1 ↑ 1
Tabla 4. Tabla de verdad de un FF-D.

VI. CONCLUSIONES Y RECOMENDACIONES

 Se verifico en efecto que se cumplen las tablas de


verdad de un FF SR con NAND y también las tablas
de verdad de un FF SR con NOR.
 También se verifico la tabla de verdad de un FF-JK y
lo que sucedían cuando se pulsaban las entradas Reset
y Clear, y también cuando entraba en modo
conmutación después de la entrada del CLK.
 Se verifico que se cumpla la tabla de verdad de un FF-
D.
 Al momento de armar un FF SR con NAND y otro
con NOR verificar q las entradas del Set y Reset para
el NOR salgan negadas desde el NAND.