Análisis comparativo entre sumadores binarios con acarreo serie y

acarreo Anticipado.
Universidad Nacional de Chimborazo
Facultad de Ingeniería en Electrónica y Telecomunicaciones.
Elvis Pilligua, Jaime Jacome, Ronald Alcívar
Riobamba 06 12 2018
elvispilligua@gmail.com- jimmy140896@gmail.com- r.manaba1994@gmail.com

Abstract— In this laboratory practice we will
implement an adder with an anticipated carry
and an adder with carry in series in an FPGA,
through this practice we will realize about the
differences that these two adders have, which
through research of the group the difference is
the speed of response.
Keywords — Signal, carry, series, anticipated,
adder, Current.
I. INTRODUCCIÓN
En el presente informe se describe el trabajo
desarrollado para el análisis comparativo entre
sumadores de acarreo en serie y acarreo
anticipado, a lo largo de este escrito se
abarcaran temas acordes a los temas
especificados, todo este trabajo se lo realiza a
través de la tarjeta lógica programable FPGA
Cmod-S6 en conjunto con un computador el
cual constara con el programa “ISE Desing
Suite”, además de elementos y equipos
electrónicos como son resistores, displays ,
protoboard, dip-switch y osciloscopio.
Cabe destacar que para llevar a cabo esta
práctica se emplearon conocimientos
adquiridos a lo largo de las clases impartidas
por el docente y una extensa investigación
sobre el tema de acarreos.
II. CONTENIDO
Acarreo en Serie
Cuando hablamos de un sumador de acarreo
serie decimos que es aquel en el que la salida
de acarreo de cada sumador completo se
conecta a la entrada de acarreo del siguiente de
orden inmediatamente superior. La suma y el
acarreo de salida de cualquier entidad no se
puede generar hasta que tiene lugar el acarreo
de entrada, por lo tanto, da lugar a un retardo
temporal en el proceso de adición siendo este
el mayor inconveniente en este acarreo. El
retardo de propagación del acarreo para cada
sumador completo es el tiempo transcurrido
desde la aplicación del acarreo de entrada
hasta que se genera el acarreo de salida,
suponiendo que las entradas A y B ya existan.
[1]
Fig. 1 sumador paralelo con acarreo en serie.
Acarreo Anticipado
La principal ventaja de este tipo de acarreo es
la velocidad a la que se puede efectuar sumas.
El sumador con acarreo anticipado adelanta el
acarreo de salida de cada entidad y, en función
de los números o bits de entrada de cada
entidad, el acarreo anticipado se crea a partir
de una suma del acarreo generado y el acarreo
propagado.
El acarreo se da cuando el sumador completo
genera internamente un acarreo de salida y
sólo cuando ambos números de entrada son 1
se genera un acarreo.
El acarreo generado, Cg, se forma como una
compuerta AND de los 2 bits de entrada, A y
B quedando la ecuación.
Cg = AB
La propagación de acarreo tiene lugar cuando
el acarreo de entrada se transmite como
acarreo de salida.
Un acarreo de entrada puede ser propagado
por el sumador completo cuando uno o ambos
bits de entrada son
igual a 1. El acarreo propagado, Cp, se expresa
como la función OR de los bits de entrada.
Cp = A + B
Al final tendremos una sola ecuación que
representa el acarreo anticipado, así
tendremos que:
Cout = Cg+Cp
Cout = AB + A + B(Cin)
[1]
Fig. 2 ilustración de las condiciones de generación y
propagación.
Suma de números binarios
Fig. 3 Tabla para suma de binarios
Primer paso:
De la misma forma que hacemos cuando
sumamos números del sistema decimal, esta
operación matemática la comenzamos a
realizar de derecha a izquierda, comenzando
por los últimos dígitos de ambos sumandos,
como en el siguiente ejemplo:
Segundo paso:
Se suman los siguientes dígitos 1 + 1 = 10
(según la tabla), se escribe el “0” y se acarrea
o lleva un “1”. Por tanto, el “0”
correspondiente a tercera posición de
izquierda a derecha del primer sumando,
adquiere ahora el valor “1”.
Tercer paso:
Al haber tomado el “0” de la tercera posición
el valor “1”, tendremos que sumar 1 + 1 = 10.
De nuevo acarreamos o llevamos un “1”, que
tendremos que pasar a la cuarta posición del
sumando.
Cuarto paso:
El valor “1” que toma el dígito “0” de la
cuarta posición lo sumamos al dígito “0” del
sumando de abajo. De acuerdo con la tabla
tenemos que 1+ 0 = 1.
ADC

Un ADC es un convertidor analógico a digital

es un dispositivo electrónico que lleva
diferentes señales analógicas a señales
digitales para que las mismas puedan ser
utilizadas por cualquier otro dispositivo
digital.
Podríamos decir que el ADC convierte señales
del mundo real a dominio digital para poder
ser empleado en sistemas de control,
computación de datos, transmisión de datos y
procesamiento de información
Los niveles del ADC son de 256 incluyendo el
0 ya que se observa mediante los bits (2𝑛 ),
donde n solo los bits.
IV. DESARROLLO DE LA
PRÁCTICA
1. Programación en ISE
A. SUMADOR
El sumador empleado en esta practica consta
con un total de 8 sumadores completos, cuatro
de ellos fueron utilizados para la suma con
acarreo en serie, y los otros cuatro restantes
para el sumador con acarreo anticipado.
Cabe destacar que se emplearon diagramas de
sumador aprendidos en clase los mismos que
están formados por compuertas lógicas básicas
como son XOR, OR y AND.

Fig. 4 Esquema del ADC.

III. LISTA DE
MATERIALES

Ítem Cantidad Material Descripción

Fig. 5 Entidad Sumador
1 1 Tarjeta Cmod6
programable B. MULTIPLEXOR
FPGA Un multiplexor es un circuito combinacional
con varias entradas y una única salida de datos,
2 1 Protoboard - están diseñados con entradas de control las
mismas que seleccionar una, y solo una, de las
3 Resitores Diferentes
entradas de datos. En este caso fue
Valores
implementado en la programación de la
4 1 Display 7 practica en la tarjeta programable justamente
segmentos para poder seleccionar el tipo de acarreo con
el que se deseaba llevar a cabo la suma de los
5 1 Dip-Switch 8 números o datos ingresados.

pines

Tabla 1. Materiales
 importancia en el ámbito practico, ya que con
suficiente base teórica se logra explicar y
defender este trabajo de forma correcta y
eficiente.

Fig. 6 Entidad Multiplexor Total

VI. AUTORES
C. DECODIFICADOR
Mi nombre es Elvis
Un decodificador puede hacer las veces de un Alexander Pilligua Vélez
demultiplexor que básicamente hace la tarea
nací en la ciudad de
contraria a la del multiplexor, es decir toma
Manta, provincia de
una entrada y la envía a distintas salidas, en
esta practica fue utilizado un decodificador de Manabí, el 30 de octubre
cuatro entradas a siete salidas, este fue de 1995, termine mis
empleado debido a la necesidad de obtener estudios primarios en la
resultados mostrados en un display led de siete escuela “Eugenio Espejo” y la secundario en el
segmentos. Colegio Nacional “Cinco de Junio”, me considero
una persona seria, responsable y respetuosa.
Actualmente curso el Quinto semestre de
Ingeniería Electrónica y Telecomunicaciones, en la
UNACH.

No todas las personas

tienen el honor de ser
Riobambeño sin
Fig. 7 Entidad Decodificador
embargo yo soy una
de ellas nacido un 14
V. CONCLUSIONES
de agosto de 1996 con
➢ La suma de números binarios empleando el padres Riobambeños
acarreo en serie siempre va a representar un con nombres Jaime
mayor tiempo de procesamiento debido a que Patricio Jácome
a partir del segundo sumador van a depender Maldonado e Ivon del Rocío García Jiménez los
del anterior produciendo un retraso.
cuales me han brindado el nombre de Jaime
➢Al emplear el método de acarreo anticipado Fernando Jácome García, pero aparte de mi nombre
se podrá ganar un más velocidad en la suma me han brindado la oportunidad de estudiar
de números, ahorrando recursos de Yo curse el bachillerato en el Colegio Salesianos el
procesamiento en la operación. cual me encamino no solo siendo un buen
estudiante si no formándome como una persona de
➢ Esta práctica fue de gran ayuda para poder
bien siendo responsable, honesto, respetuosa.
constatar que el campo teórico tiene mucha
Ahora me encuentro estudiando en la [ F. T. L., Fundamentos de sistemas
UNIVERSIDAD NACIONAL DE 4
digitales, Pearson educacion S.A, 2006.
]
CHIMBORAZO en la cual me encuentro
estudiando la Carrera de Ingeniería Electrónica y [ S. Bronw, Fundamentos de logica digital
Telecomunicaciones con la cual estoy seguro de 5
con diseño vhdl, Mc Graw Hill, 2007.
que al finalizar yo voy a aportar al país con mis ]

conocimientos

Mi nombre es Ronald
Mauricio Alcívar
Solórzano, nací en la
VII. ANEXOS
provincia de Manabí, en
la ciudad de Portoviejo.
En la actualidad vivo en
la ciudad de Piñas-El
Oro, mi primaria la
curse en la escuela Dr. Gonzalo Abad Grijalba y la
secundaria en el Instituto Tecnológico “8 de
noviembre”, en estos momentos me encuentro
estudiando mi carrera universitaria en la
Universidad Nacional de Chimborazo en la carrera
de Electrónica y Telecomunicaciones.

Fig. 8 Configuración interna de sumador total

VI. REFERENCIAS

[ T. L. Floyd, FUNDAMENTOS DE SISTEMAS

1
DIGITALES, Madrid: PEARSON
]
EDUCACIÓN S.A.,, 2006.

[ teslabem, «tbem,» [En línea]. Available:

2
http://teslabem.com/lm35-sensor-de-
]
temperatura.html.
Fig. 9 Programación del sumador total.
[ ite, «educacion.es,» [En línea]. Available:
3
http://www.ite.educacion.es/formacion/
]
materiales/47/cd/mod1b/1bb_4.htm.
 Fig. 10 Entidad de Acarreo en serie.

Fig. 14 Configuración interna de acarreo anticipado.

Fig. 11 Programación acarreo en serie.

Fig. 15 Configuración interna del Decodificador.

Fig. 12 Configuración interna del Mux total.

Fig. 16 Programacion de la entidad Decodificador.

Fig. 13 Entidad de Acarreo Anticipado.

Fig. 17 hoja de calificación.