Universidad Politécnica Salesiana-Sede Cuenca.
Interfaces TTL-CMOS Y CMOS-TTL
Enrique Gustavo Coraisaca Zhañay
ecoraisacaz@est.ups.edu.ec
Universidad Politécnica Salesiana - Sede Cuenca
Laboratorio de Electrónica Digital – Grupo
Resumen- En este informe se describirá el análisis de las
interfaces que nos permite hacer conexiones entre TTL-
CMOS Y CMOS-TTL .La familia lógica cmos(complenmentary
Metal Oxide Semiconductor)es más rápida yconsume menos
potencia, aunque el proceso de manufactura es más complejo y
familia y la TTL (transistor, transistor logic) conducen tan
pronto como la corriente de base sea suficiente para hacer la
ganancia en corriente mínima
OBJETIVOS
 Análisis de interfaces de CMOS-TTL & TTl-CMOS
I. OBJETIVOS ESPECÍFICOS
a) Análisis de circuito integrados Cmos y TTL
b) Reconocer los interfaces
II. MARCO TEORICO
INTRODUCCIÓN
En general, al diseñar un sistema digital, se deben tener muy
presentes las características de entrada y salida de cada circuito,
garantizando que los niveles de corriente y tensión de salida y
entrada de los diferentes circuitos a interconectar sean
compatibles entre sí
FAMILA LOGICA CMOS
• Se emplean ambos canales N y P plasmando las ventajas de
ambos.
• Es más rápida y consume menos potencia, aunque el
proceso de manufactura es más complejo.
Familias TTL
Su nombre viene de las iniciales Transistor Transistor Logic
(Lógica Transistor Transistor)
Se especifican mediante una referencia de la forma
AA74XXYY, donde AA es un código de fabricante (SN, MM,
DM, TC, etc.), XX indica la subfamilia (S, LS, AS, ALS, etc.)
e YY indica la función del dispositivo. Por ejemplo el circuito
integrado 74LS00 contiene 4 puertas NAND de 2 entradas de
tecnología TTL Schottky de bajo consumo de potencia. Todos
los dispositivos TTL usan como elemento de conmutación
transistores bipolares.
Tensión de alimentación
Lo dispositivos TTL trabajan con tensiones de 5V ±5%, por lo
que pueden operar sin problemas en el rango de 4,75V a 5,25V.
Alta velocidad de operación
La familia TTL puede trabajar a frecuencias de 18 a 20MHz y
en algunos casos hasta 80MHz. La velocidad de operación
Alta disipación de potencia
Esta es una desventaja de esta familia y esta asociada con la
alta velocidad de trabajo. Por lo general cuanto más veloz sea
un dispositivo, más potencia consume y viceversa. Casi todos
los dispositivos TTL disipan, típicamente, de 1 a 25 mW por
compuerta.
Niveles lógicos de entrada y salida
La lógica TTL reconoce cualquier tensión entre 0 y 0,8V como
un cero lógico (‘0’) o bajo y cualquier tensión entre 2V y 5V
como uno lógico (‘1’) o alto.
La tensión positiva máxima aplicable a una entrada TTL es de
+5,5V y el máximo negativo de -0,5V. Si nos excedemos de
estos valores los dispositivos TTL se dañan.
Inmunidad al ruido
La inmunidad al ruido de cada estado lógico en la familia TTL
estándar es de 0,4V.
Familias CMOS
La familia CMOS (MOS complementaria) es muy popular en
la actualidad en el diseño de sistemas digitales debido a su muy
bajo consumo de potencia, elevada capacidad de integración,
buena inmunidad al ruido y su bajo consumo.
Características de la familia CMOS
La familia CMOS es junto con la TTL una de las más
populares. Los circuitos integrados fabricados en tecnología
CMOS se pueden clasificar en categorías o subfamilias:
La familia CMOS estándar.
La familia CMOS estándar comprende los dispositivos que se
designan como 40xx (por ejemplo 4011, 4093, etc.) y 45xx
Universidad Politécnica Salesiana-Sede Cuenca. 2

(4511, 4518, etc.). Existen dos series en los dispositivos CMOS
denominadas “A” y “B”.
Los dispositivos de la serie “B” incorporan circuitos internos
de protección para reducir el daño por descargas electrostáticas
y poseen frecuencias de operación más altas, menores tiempos
de propagación y mayor capacidad de salida (Fan-Out) que los
de la serie “A”.
Interfaces entre familias lógicas
Es importante conocer como hacen las distintas familias lógicas
para comunicarse con cada una de las otras, dado que hay
situaciones donde se deben utilizar más de una familia lógica.
En la tabla 1 se ven las principales características de las familias
lógicas.
INTERFAZ DE CIs
• Si se usan diferentes familias lógicas, es muy probable que
no se pueden hacer conexión es directas entre circuitos.
• Para una conexión directa se debe chequear compatibilidad a
parámetros de corriente-voltaje en entrada y salida.
INTERFACES ENTRE CI CMOS Y TTL
Las corrientes de entrada para CMOS son muy bajas en
comparación a cualquier TTL, así TTL no tiene problema para
cumplir los requisitos de entrada de CMOS.
• Si comparamos los voltajes de salida TTL con los de entrada
CMOS vemos que estos sonmuy bajos, por tanto sedebe subir
el voltaje TTL

Tabla 1. Características de las principales familias CMOS y TTL.

Interfaces de Dispositivos TTL a CMOS

Una entrada CMOS es fácil de manejar desde una salida TTL
cuando ambos operan a partir de una misma fuente de 5V. Las Figura 1: Excitación de cmos con ttl
corrientes de salida TTL son más que suficientes para manejar
una entrada CMOS, solo debemos adaptar los niveles de EXCITACIÓN CMOS CON TTL
tensión. Veremos a continuación algunos circuitos para Una solución es conectar la salida TTL a +5 V con una
interconectar una entrada CMOS a una salida TTL. resistencia que causa que la salida TTL su aproximadamente
+5V en estado alto y por ende proporcione un nivel CMOS
CONDICIONESDECOMPATIBILDADENTRE FAMILIAS: adecuado.
Cuando se conecta la salida de un circuito (al que denominamos
excitador o driver) a la entrada de otro (que denominaremos
carga o receiver), deben cumplirse dos condiciones, unas
impuestas por las tensiones y otras por las corrientes. Desde el
punto de vista de las tensiones debe existir una correcta
interpretación, por parte del circuito que funciona como carga,
de los niveles de tensión proporcionados a la salida del circuito
excitador. Si un circuito está excitado (por tanto, fijando un
determinado valor lógico a su salida) y a su vez éste ataca a otro,
las condiciones de compatibilidad entre ambos, desde el punto
de vista de tensiones, se pueden escribir de la siguiente forma

Interfaces entre las familias lógicas.

En este apartado se analizaran los requerimientos de
conexionado entre puertas lógicas de distintas tecnologías y los
intefaces que permitan dichos conexionados. Para ello, en
primer lugar habrá que realizar un análisis de las corrientes y
tensiones de las puertas a conectar.
Figura 2: Excitación de cmos con ttl
EXCITACIÓN CMOS CON TTL
Si el CMOS opera con VDD mayor que 5V la situación es
mas complicada porque los TTL no pueden operar a más de 5V.
• Una solución es usar un buffer 7407 con colector abierto. El
buffer se diseña para tener una capacidad de voltaje O de
corriente salida mayor que la nominal.
• El buffer de tres estados incorpora una señal de habilitación.
Universidad Politécnica Salesiana-Sede Cuenca. 3

Figura 3: Excitación de cmos con ttl

EXCITACIÓN DE TTL CON CMOS

• La figura muestra los circuitos equivalentes en estados altos
y bajo para la salida CMOS.
• CMOS excitando TTL en ALTO
– Las salidas CMOS fácilmente suministran suficiente voltaje Figura 6: Interfaz estándar TTL a CMOS utilizando un resistor de
alto para las entradas TTL. También pueden suministrar "pull up"
suficiente corriente.
– Por tanto no se requiere consideración especial para este
estado

Figura 4: Excitación de TTL con CMOS

EXCITACIÓN DE TTL CON CMOS

CMOS excitando TTL en BAJO
– Las entradas TTL tienen una corriente de entrada alta en
BAJO que varía de 100uA a 2mA.
– La serie 4000B tendrá problemas de corriente, para manejar Figura 7: Interfaz Schottky TTL de baja potencia a CMOS utilizando
incluso una carga. un resistor de "pull up"
– Se puede agregar un buffer no inversor de tres estados
permanentemente habilitado que pueda manejar las cargas
74LS.

Figura 8: Interfaz TTL y CMOS usando un buffer de CI CMOS

Figura 5: Excitación de TTL con CMOS
Universidad Politécnica Salesiana-Sede Cuenca. 4

Figura 9: Interfaz TTL a CMOS utilizando un buffer TTL de colector

abierto

III. CONCLUSIONES
Luego de analizar por completo las interfaces entendemos
que una entrada CMOS es fácil de manejar desde una salida
TTL cuando ambos operan a partir de una misma fuente de 5V.
Las corrientes de salida TTL son más que suficientes para
manejar una entrada CMOS, solo debemos adaptar los niveles
de tensión.

IV. BIBLIOGRAFÍA

[1] https://vdocuments.site/interfaces-de-familias-logicas-
ttl-a-cmos.html

[2] http://www.ladelec.com/teoria/electronica-digital/369-
interfases-entre-ttl-y-cmos

[3] http://www.ladelec.com/teoria/electronica-digital/369-
interfases-entre-ttl-y-cmos