Documenti di Didattica
Documenti di Professioni
Documenti di Cultura
microcontrolador
- Controller (software)
- Timers
- comparadores analógicos
- PWM
- GPIO
■ Mundial alternativo Clock (ALTCLK) recurso ou Relógio do Sistema (SYSCLK) pode ser
usado para gerar relógio ADC
Entrada
Gatilhos ADC 0
canais
interrupções /
Gatilhos
ADC 1
interrupções /
Gatilhos
Figura 15-2 na página 1055 fornece detalhes sobre a configuração interna dos controles ADC e
registros de dados.
1054 18 junho de
2014
Texas Instruments-produção de dados
™
Tiva TM4C1294NCPDT microcontrolador
PWM Gatilho
Para uma dada sequência de amostras, cada amostra é definida por campos de bits na entrada
Sequência ADC Amostra Multiplexer Select (ADCSSMUXn), Sequência ADC Amostra de entrada
alargada Multiplexer Select (ADCSSEMUXn) e ADC de controlo sequência de amostras de registos
(ADCSSCTLn), em que "n", corresponde para o número de sequência. Os campos ADCSSMUXn e
ADCSSEMUXn seleccionar o pino de entrada, enquanto que os campos ADCSSCTLn contêm os bits
de controlo de amostra correspondentes a parâmetros tais como a escolha do sensor de temperatura,
permitir interromper, fim de sequência, e o modo de entrada diferencial. sequenciadores de amostra
são habilitado, definindo o respectivoASENnbit no ADC Activo Sequencer Amostra (ADCACTSS)
registar e deve ser configurado, antes de ser activada. A amostragem é então iniciado, definindo
oSSNbit na seqüência ADC Processador de Amostras Iniciado registo (ADCPSSI). Além disso,
sequências de amostras pode ser iniciada em vários módulos ADC utilizando simultaneamente
ogsync e SYNCWAITbits no ADCPSSI registar-se durante a configuração de cada módulo ADC. Para
mais informações sobre como usar esses bits, consulte a página 1103.
Ao configurar uma sequência de amostras, são permitidos vários usos do mesmo pino de
entrada dentro da mesma sequência. No registo ADCSSCTLn, oIENbits pode ser definido por
qualquer combinação de amostras, permitindo as interrupções a ser gerado depois de cada
amostra na sequência, se necessário. Também oFIMbit pode ser fixado em qualquer ponto
dentro de uma sequência de amostras. Por exemplo, se Sequencer 0 é utilizado, oFIM bit pode
ser definido no mordidela associada com a quinta amostra, permitindo Sequencer 0 para
completar a execução da sequência de amostra após a quinta amostra.
Depois de uma sequência de amostras de completa a execução, os dados do resultado pode ser
recuperada a partir do resultado Sequência ADC Amostra FIFO (ADCSSFIFOn) registos. Os
FIFOs são simples buffers circulares que lêem um único endereço para "pop" dados do
resultado. Para fins de depuração de software, as posições dos ponteiros de cabeça e cauda
FIFO são visíveis na Sequence ADC Amostra FIFO Status (ADCSSFSTATn) registra juntamente
comCHEIO e ESVAZIARsinalizadores de status. Se a gravação é tentada quando o FIFO está
cheia, a gravação não ocorre e uma condição de estouro é indicado. Overflow e condições de
underflow são monitorados usando os registros ADCOSTAT e ADCUSTAT.
■ geração de interrupção
■ operação DMA
■ priorização Sequence
■ configuração do gatilho
■ configuração do comparador
■ clocking módulo
15.3.2.1 interrupções
As configurações de registro dos sequenciadores de amostra e comparadores digitais pode ditar quais
eventos geram interrupções matérias, mas não tem controle sobre se a interrupção é realmente
enviada para o controlador de interrupção. Sinais de interrupção do módulo ADC são controlados pelo
estado daMASCARARbits na máscara ADC interrupção (ADCIM) registrar. estado de interrupção pode
ser visto em dois locais: o status ADC Raw interrupção (ADCRIS) registrar, que mostra o estado cru
dos vários interrupção
18 junho de 2014 1057
Texas Instruments-produção de dados
Conversor analógico-digital (ADC)
15.3.2.3 Priorização
Quando a amostragem eventos (gatilhos) acontecem simultaneamente, eles são priorizados
para processamento pelos valores da Prioridade Sequencer ADC Amostra (ADCSSPRI)
registrar. valores de prioridade são válidos no intervalo de 0-3, com 0 sendo a mais alta
prioridade e 3 o mais baixo. Várias unidades de amostra sequenciador ativas com a mesma
prioridade não fornecem resultados consistentes, de modo software deve garantir que todas as
unidades de amostra sequenciador ativos têm um valor de prioridade único.
15.3.2.4Sampling Eventos
Amostra disparo para cada sequenciador amostra é definida na ADC Evento Multiplexer Select
(ADCEMUX) registrar. fontes de disparo incluem processador (padrão), comparadores
analógicos, um sinal externo de um GPIO especificado pelo controle GPIO ADC (GPIOADCCTL)
registar, um temporizador GP, um gerador PWM e amostragem contínua. O processador
provoca a amostragem, definindo aSSx Sequência de bits no ADC Processador de Amostras
Iniciado registo (ADCPSSI).
Cuidados devem ser tomados ao usar o gatilho amostragem contínua. Se a prioridade de um
sequenciador é muito alto, é possível morrer de fome outros sequenciadores de prioridade mais
baixa. Geralmente, um sequenciador de amostra utilizando amostragem contínua deve ser
definido como a menor prioridade. amostragem contínua pode ser utilizado com um comparador
digital para gerar uma interrupção, quando uma tensão determinada é visto de uma entrada.
Onde:
Agora, o máximo permitido resistência fonte externa (R S) Também muda de acordo com o valor
de NSH, Como o tempo total colonização do circuito de entrada deve ser rápido o suficiente para
resolver a dentro da resolução ADC em um único intervalo de amostragem. O circuito de entrada
inclui a resistência da fonte externa, bem como a resistência de entrada e capacitância do ADC
(RADC e CADC).
Os valores para RS e FCONV para N variandoSH valores, com FADC= 16MHz e FADC= 32MHz são
apresentados nos quadros 18-4-A e 18-4-b. O projetista do sistema deve levar em consideração esses dois
fatores
Para um funcionamento ideal ADC.
Tabela 15-4. RS e FCONV Os valores com diferentes NSH Valores e FADC = 16 MHz
NSH (ciclos) 4 8 16 32 64 128 256
FCONV (Ksps) 1000 800 571 364 211 114 60
RS Max (Ω) 500 3500 9500 21500 45500 93500 189500
Tabela 15-5. RS e FCONV Os valores com diferentes NSH Valores e FADC = 32 MHz
NSH (ciclos) 4 8 16 32 64 128 256
FCONV (Ksps) 2000 1600 1143 727 421 229 119
RS Max (Ω) 250 500 3500 9500 21500 45500 93500
18 junho de 2014 1059
Texas Instruments-produção de dados
Conversor analógico-digital (ADC)
1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19
ADC lag
0x1 FASE (1 relógio)
. .
. .
. .
. .
. .
. .
Esta característica pode ser utilizada para duplicar a frequência de amostragem de entrada. Ambos
Módulo ADC 0 e ADC módulo 1 pode ser programado para amostrar a mesma entrada. módulo ADC
0 pode provar na posição normal (aESTÁGIOcampo no registo ADCSPC é 0x0). ADC módulo 1 pode
ser configurado para provar com um atraso de fase (ESTÁGIOé diferente de zero). Para uma taxa de
amostragem de dois milhões de amostras / segundo em 16MHz, oTSHn campo de todas as amostras
sequenciador de ambos os ADCs deve ser programado para 0x0 eo ESTÁGIO campo de um dos
módulos ADC deve ser definida para 0x8. Os dois módulos podem ser ser sincronizado usando o
gsync e SYNCWAITSequência de bits no ADC Processador de Amostras Iniciado registo (ADCPSSI).
O software pode então combinar os resultados a partir dos dois módulos para criar uma taxa de
amostragem de dois milhões de amostras / segundo em 16MHz, como mostrado na Figura 15-4 na
página 1060.
gsync
Usando o ADCSPC registo, ADC0 e ADC1 pode fornecer uma série de aplicações interessantes:
1060 18 junho de
2014
Texas Instruments-produção de dados
Tiva™ TM4C1294NCPDT
microcontrolador
ADC0 S1 S2 S3 S4 S5 S6 S7 S8
ADC1 S1 S2 S3 S4 S5 S6 S7 S8
■ Dividido PLL VCO. A frequência VCO PLL pode ser configurado para gerar-se a um relógio
de 32 MHz para uma taxa de conversão de 2 Msps. oCS campo no registo ADCCC deve ser
programado para 0x0 para selecionar o PLL VCO eo CLKDIV campo é usado para definir o
divisor de relógio apropriado para a frequência desejada.
■ 16 MHz PIOSC. Usando o PIOSC proporciona uma taxa de conversão próximo 1 Msps. Para
usar o PIOSC para o relógio do ADC, primeiro ligue o PLL e, em seguida, permitir que o
PIOSC naCS campo de bits no registo ADCCC, em seguida, desativar o PLL.
■ MOSC. A fonte do relógio MOSC deve ser de 16 MHz para uma taxa de conversão 1 Msps e
32 MHz para uma taxa de conversão de 2 Msps.
O relógio do sistema deve estar na mesma freqüência ou superior ao relógio ADC. Todos os
módulos ADC compartilhar a mesma fonte relógio para facilitar a sincronização de amostras de
dados entre as unidades de conversão, a seleção e programação de que é fornecido pelo registo
ADCCC de ADC0. Os módulos ADC não executar a taxas de conversão diferentes.
15.3.2.8Busy Estado
o OCUPADObit do registo ADCACTSS é usado para indicar quando o ADC está ocupado com
uma conversão atual. Quando não há desencadeia pendente que pode iniciar uma nova
conversão no ciclo imediato ou próximos ciclos, oOCUPADO bit lê como 0. Software deve ler o
status do OCUPADO bit tão clara antes de desabilitar o relógio ADC por escrito para o Run Modo
Relógio Controle Gating conversor analógico-digital (RCGCADC) registrar.
1062 18 junho de
2014
Texas Instruments-produção de dados
™
Tiva TM4C1294NCPDT microcontrolador
A+B+C A+B+C
+D +D
4 4
INT
15.3.4Analog-to-Digital Converter
O módulo (ADC) conversor analógico-digital usa uma arquitetura de aproximação sucessiva
Register (SAR) para entregar um, de baixa potência, valor de conversão de alta precisão de 12
bits. A aproximação sucessiva utiliza uma matriz de condensador comutado para executar a
dupla função de amostragem e que prende o sinal, bem como proporcionar a operação do DAC
12 bits.
A Figura 15-7 mostra o diagrama ADC entrada equivalência; para valores de parâmetros,
consulte “conversor analógico-digital (ADC)” na página 1861.
Tiva ™ microcontrolador
PAD entrada
V
DD Equivalente
Z
Zs O circuito ADC
R
Rs PIN ADC 12 bits
SAR ADC
Conversor
V ESD 12 bits
VS ADCIN Eueu
Palavr
Cs braçadeira a
PAD R
PIN entrada ADC
Equivalent
e
O circuito
PAD R
PIN entrada ADC
Equivalent
e
O circuito
C
ADC
O ADC opera a partir de tanto a 3,3-V analógico e digital de fontes de alimentação de 1,2 V. O relógio
ADC pode ser configurado para reduzir o consumo de energia quando as conversões ADC não são
necessários (consulte “Controle do Sistema” na página 239). As entradas analógicas são ligados para
o ADC através de caminhos de entrada especialmente equilibrados para minimizar a distorção e a
diafonia nas entradas. Informações detalhadas sobre as fontes de alimentação ADC e entradas
analógicas podem ser encontrados em “conversor analógico-digital (ADC)” na página 1861.
VDDA
VREFP
VREFA +
referência de tensão
seleccionado usando o
campo VREF na
registo ADCCTL
VREFN
GNDA GNDA ADC
1064 18 junho de
2014
Texas Instruments-produção de dados
Tiva™ TM4C1294NCPDT
microcontrolador
A gama de este valor de conversão é de 0x000 para 0xFFF. No modo single-ended de entrada, o
valor 0x000 corresponde ao nível de tensão em VREFN; o valor 0xFFF corresponde ao nível de
tensão em VREFP. Esta configuração resulta em uma resolução que pode ser calculada
utilizando a seguinte equação:
Enquanto as almofadas de entrada analógica pode lidar com tensões para além desta gama, as
tensões de entrada analógico tem de permanecer dentro dos limites prescritos na Tabela 27-44, na
página 1861 para produzir resultados precisos. O VREFA + especificação define o intervalo útil para a
referência de tensão externa sobre VREFA + e GNDA, Consulte a Tabela 27-44, na página 1861. Deve
ser tomado cuidado para fornecer uma tensão de referência do aceitável quality.Figure 15-9 na
página 1065 mostra a função de conversão do ADC das entradas analógicas.
0xFFF
0xC00
0x800
0x400
VE
M
- Saturação Input
1 par de amostras entradas analógicas 2 e 3; e assim por diante (ver Tabela 15-6 na página
1066). O ADC não é compatível com outros emparelhamentos diferenciais como entrada
analógica 0 com entrada analógica 3.
■ ambos VIN_EVEN e VIN_ODD deve estar na faixa de (VREFP para VREFN) para um
resultado de conversão válida
■ A possível balanço máximo diferencial de entrada, ou a gama diferencial máxima, é: -
VREFDa + VREFD, De modo que o sinal máximo do pico-a-pico diferencial de entrada é (+
VREFD - -VREFD) = 2 * VREFD= 2 * (VREFP - VREFN)
1066 18 junho de
2014
Texas Instruments-produção de dados
Tiva™ TM4C1294NCPDT
microcontrolador
■ A fim de tirar vantagem do máximo possível oscilação de entrada diferencial, VIN CM deve
ser muito próximo a VREFCM, Consulte a Tabela 27-44, na página 1861.
Se VINCM não é igual a VREFCM, O sinal de entrada diferencial pode grampo em qualquer tensão
máxima ou mínima, porque tanto a entrada terminou único não pode ser maior do que ou menor do
que VREFP VREFN, e não é possível para atingir pleno funcionamento. Assim, qualquer diferença no
modo comum entre a tensão de entrada e a tensão de referência limita a gama dinâmica do ADC
diferencial.
Uma vez que a tensão do sinal diferencial máximo de pico-a-pico é 2 * (VREFP - VREFN), os
códigos de ADC são interpretados como:
A Figura 15-10 mostra a forma como a tensão diferencial, AV, é representado por um código de
ADC.
0xFFF
0x800
- Saturação Input
VTSENS
VTSENS = 2,7 V - (TEMP + 55)
75
2,5 V
1.633 V
0,833 V
-40 ° C 25 ° C 85 ° C Temp
A leitura do sensor de temperatura pode ser amostrado em uma sequência de amostras, definindo a
TSNbit no registo ADCSSCTLn. A amostragem e retenção largura deve ser configurado para pelo
menos 16 relógios ADC utilizando o registo ADCSSTSHn. A leitura de temperatura a partir do sensor
de temperatura também pode ser dado como uma função do valor de ADC. A fórmula seguinte calcula
temperatura (TEMP℃) Com base na ADC leitura (ADCCÓDIGO, Dada como um número decimal sem
sinal 0-4095)
ea gama de tensão máxima ADC (VREFP - VREFN):
TEMP = 147,5 - ((75 * (VREFP - VREFN) x ADCCÓDIGO) / 4096)
Funções 15.3.7.1Output
conversões ADC pode ser armazenada nas FIFO Sequência ADC amostra ou em comparação
com os meios comparadores digitais, tal como definido pela SnDCOPbits no registo da operação
(ADCSSOPn) Sequência ADC Amostra n. Essas conversões ADC selecionados são usados pelo
respectivo comparador digital para monitorar o sinal externo. Cada comparador tem dois
possíveis funções de saída: interrupções do processador e desencadeia.
Cada função tem a sua própria máquina de estado para rastrear o sinal monitorado. Mesmo que as
funções de interrupção e de gatilho pode ser activado individualmente ou ambos ao mesmo tempo,
a mesma conversão
1068 18 junho de
2014
Texas Instruments-produção de dados
Tiva™ TM4C1294NCPDT
microcontrolador
dados poderão ser usados por cada função para determinar se foram cumpridas as
condições adequadas para afirmar a saída associado.
interrupções
A função de comparação de interrupção digital é habilitado, definindo o CIEbit no registo ADC Digital
Comparador Control (ADCDCCTLn). Este bit permite que a máquina estatal função de interrupção
para começar a monitorar as conversões ADC recebidas. Quando o conjunto adequado de condições
seja atendida, eoDCONSSx bit é definido no registo ADCIM, uma interrupção é enviada para o
controlador de interrupção.
Nota: Para uma taxa de 1 a 2 Msps, como a frequência de relógio do sistema se aproxima da
freqüência de clock ADC, recomenda-se que a aplicação usar o μDMA para armazenar
dados de conversão do FIFO para a memória antes de processar, em vez de um
orientado a interrupção de dados individuais ler. Usando o μDMA para armazenar várias
amostras antes de interromper o processador amortiza sobrecarga de interrupção
através de múltiplas transferências e evita a perda de dados de exemplo.
Nota: Apenas um único DCONSSnbit deve ser definido em um dado momento. Definindo mais
de um desses bits resulta noINRDCbit do registo ADCRIS ser mascarado, e nenhuma
interrupção é gerada em qualquer uma das linhas de interrupção da amostra do
sequenciador. Recomenda-se que quando as interrupções são usados, eles são
habilitado em amostras alternadas ou no final da sequência da amostra.
Gatilhos
A função de comparação gatilho digital é activada ajustando o CTEbit no registo ADCDCCTLn.
Este bit permite que a máquina de estado de função de gatilho para iniciar a monitorização das
conversões ADC de entrada. Quando o conjunto adequado das condições for satisfeita, o valor
do correspondente gatilho digital para o módulo de PWM é afirmado.
Histerese-Sempre Modo
O modo operacional Histerese-sempre só pode ser usado em conjunto com as regiões de banda
baixa ou de banda alta, porque a região do meio da banda deve ser cruzado e a região oposta
entrou para limpar a condição de histerese. No Modo de histerese-sempre, a interrupção ou
gatilho associado é afirmado nos seguintes casos: 1) o valor de conversão do ADC cumpre os
seus critérios de comparação ou 2) um valor de conversão do ADC anterior satisfizeram os
critérios de comparação, e a condição de histerese não tem sido aclarado por entrar na região
oposta. O resultado é uma série de afirmações sobre a interrupção ou gatilho que continuar até a
região oposta é inserido.
18 junho de 2014 1069
Texas Instruments-produção de dados
Conversor analógico-digital (ADC)
Modo de histerese-Once
O modo operacional Histerese-Uma vez só pode ser usado em conjunto com as regiões de
banda baixa ou de banda alta, porque a região do meio da banda deve ser cruzado e a região
oposta entrou para limpar a condição de histerese. No Modo de histerese-Once, a interrupção ou
gatilho associado é afirmado somente quando o valor de conversão ADC cumpre os seus
critérios de comparação, a condição de histerese é clara, ea conversão ADC anterior não
cumpria os critérios de comparação. O resultado é uma única afirmação sobre a interrupção ou
gatilho.
Low-Band Operação
Para operar na região do baixo-band, o CIC campo ou o CTCcampo no registo ADCDCCTLn
deve ser programado para 0x0. Esta configuração faz com que as interrupções ou disparadores
para ser gerado na região de banda baixa, tal como definido pelo modo de funcionamento
programado. Um exemplo do estado do sinal de interrupção / gatilho na região de baixa frequcia
para cada um dos modos de operação é mostrada na Figura 15-12, na página 1070. Note-se que
um "0" em uma coluna seguindo o nome do modo operacional (Sempre , uma vez que, sempre
histerese, e histerese uma vez) indica que o sinal de interrupção ou gatilho é inativa e um "1"
indica que o sinal é afirmado.
COMP1
COMP0
Sempre - 0 0 0 0 1 1 1 0 0 1 1 0 0 0 0 1
Uma vez - 0 0 0 0 1 0 0 0 0 1 0 0 0 0 0 1
histerese sempre - 0 0 0 0 1 1 1 1 1 1 1 1 0 0 0 1
histerese Uma vez - 0 0 0 0 1 0 0 0 0 0 0 0 0 0 0 1
1070 18 junho de
2014
Texas Instruments-produção de dados
Tiva™ TM4C1294NCPDT
microcontrolador
Mid-Band Operação
Para operar na região mid-band, o CIC campo ou o CTCcampo no registo ADCDCCTLn deve ser
programado para 0x1. Esta configuração faz com que as interrupções ou disparadores para ser
gerado, na região do meio da banda de acordo com o modo de operação. Apenas o Sempre e
modos Uma vez operacionais estão disponíveis na região mid-band. Um exemplo do estado do
sinal de interrupção / gatilho na região do meio da banda para cada um dos modos de
funcionamento permitidas é mostrado na Figura 15-13, na página 1071. Note-se que um "0" em
uma coluna seguindo o nome do modo operacional ( sempre ou Depois) indica que o sinal de
interrupção ou gatilho é inativa e um "1" indica que o sinal é afirmado.
COMP1
COMP0
Sempre - 0 0 1 1 0 0 0 1 1 1 0 0 1 1 0 0
Uma vez - 0 0 1 0 0 0 0 1 0 0 0 0 1 0 0 0
histerese sempre - - - - - - - - - - - - - - - - -
histerese Uma vez - - - - - - - - - - - - - - - - -
Alta-Band Operação
Para operar na região de banda alta, o CIC campo ou o CTCcampo no registo ADCDCCTLn
deve ser programado para 0x3. Esta configuração faz com que as interrupções ou disparadores
para ser gerado, na região da banda alta de acordo com o modo de operação. Um exemplo do
estado do sinal de interrupção / gatilho na região de banda alta para cada um dos modos de
funcionamento permitidas é mostrado na Figura 15-14, na página 1072. Note-se que um "0" em
uma coluna seguindo o nome do modo operacional ( sempre, Depois, sempre de histerese, e
histerese uma vez) indica que o sinal de interrupção ou gatilho é inativa e um "1" indica que o
sinal é afirmado.
COMP1
COMP0
Sempre - 0 0 0 0 1 1 1 0 0 1 1 0 0 0 1 1
Uma vez - 0 0 0 0 1 0 0 0 0 1 0 0 0 0 1 0
histerese sempre - 0 0 0 0 1 1 1 1 1 1 1 1 0 0 1 1
histerese Uma vez - 0 0 0 0 1 0 0 0 0 0 0 0 0 0 1 0
2. Ativar o relógio para os módulos GPIO adequados, através do registo RCGCGPIO (ver
página 382). Para descobrir quais portas GPIO para permitir, se referem a “Descrição de
sinal” na página 1055.
3. Defina o GPIO AFSELbits para os pinos de entrada ADC (ver página 770). Para determinar
qual GPIOs para configurar, consulte a Tabela 26-4 na página 1797.
4. configure o AINx sinais a serem entradas analógicas por impedir o correspondente DEN
bit no registo GPIO Digital Ativar (GPIODEN) (ver página 781).
5. Desactivar o circuito de isolamento analógico para todos os pinos de entrada ADC que são para
ser utilizados, escrevendo um 1 para os bits apropriados no registo de GPIOAMSEL (ver página
786) no bloco GPIO associado.
3. Ao usar um gerador de PWM como fonte de trigger, utilize o ADC Gatilho Source Select
(ADCTSSEL) registrar para especificar em qual módulo PWM o gerador está localizado. A
reposição de registos padrão seleciona módulo PWM 0 para todos os geradores.
■ ADC0: 0x4003.8000
■ ADC1: 0x4003.9000
Note-se que o relógio módulo ADC deve ser ativado antes que os registros podem ser
programados (ver página 396). Deve haver um atraso de 3 relógios do sistema após o relógio
módulo ADC está habilitado antes de quaisquer registros módulo ADC são acessados.
0x034 ADCDCISC RW1C 0x0000.0000 ADC Digital Comparador de interrupção Estado e Clear 1106
0x058 ADCSSEMUX0 RW 0x0000.0000 Sequence ADC Amostra Extensão Input Multiplexer Select
1125
0
0x05C ADCSSTSH0 RW 0x0000.0000 ADC Amostra Sequência de 0 Sample e Hold Time 1127
0x060 ADCSSMUX1 RW 0x0000.0000 ADC entrada Sequence Amostra Multiplexer Select 1 1129
0x078 ADCSSEMUX1 RW 0x0000.0000 Sequence ADC Amostra Extensão Input Multiplexer Select
1137
1
0x07C ADCSSTSH1 RW 0x0000.0000 ADC Amostra Sequência de 1 Amostra e Hold Time 1139
0x080 ADCSSMUX2 RW 0x0000.0000 ADC entrada Sequence Amostra Multiplexer Select 2 1129
0x094 ADCSSDC2 RW 0x0000.0000 ADC Amostra Sequência 2 Digital Comparador Select 1135
1074 18 junho de
2014
Texas Instruments-produção de dados
™
Tiva TM4C1294NCPDT microcontrolador
0x09C ADCSSTSH2 RW 0x0000.0000 ADC Amostra Sequência 2 Sample e Hold Time 1139
0x0A0 ADCSSMUX3 RW 0x0000.0000 ADC entrada Sequence Amostra Multiplexer Select 3 1141
0x0B4 ADCSSDC3 RW 0x0000.0000 ADC Amostra Sequência 3 Digital Comparador Select 1145
0x0BC ADCSSTSH3 RW 0x0000.0000 ADC Amostra Sequência 3 Sample e Hold Time 1147
0xD00 ADCDCRIC WO 0x0000.0000 ADC Digital Comparador Repor Condições Iniciais 1148
1076 18 junho de
2014
Texas Instruments-produção de dados
™
Tiva TM4C1294NCPDT microcontrolador
OCUPA
reservado DO
Tipo RO RO RO RO RO RO RO RO RO RO RO RO RO RO RO RO
Restab
elecer 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0
15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0
reservado ADEN3 ADEN2 ADEN1 ADEN0 reservado ASEN3 ASEN2 ASEN1 ASEN0
Tipo RO RO RO RO RW RW RW RW RO RO RO RO RW RW RW RW
Restab
elecer 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0
Resta Descrição
belece
Bit / Campo Nome Tipo r Software não deve contar com o valor de um pouco reservado. Para
fornecer compatibilidade com produtos futuros, o valor de um bit
31:17 reservado RO 0 reservado deve ser preservada através de uma operação de leitura-
modificação-gravação.
ADC Busy
16 OCUPADO RO 0
valor Descrição
0 ADC está ocioso
1ADC está ocupado
15:12 reservado RO 0 Software não deve contar com o valor de um pouco reservado. Para
fornecer compatibilidade com produtos futuros, o valor de um bit
reservado deve ser preservada através de uma operação de leitura-
modificação-gravação.
11 ADEN3 RW 0
ADC SS3 DMA Ativar
valor Descrição
0 DMA para amostra Sequencer 3 está desativado.
1DMA para a Amostra Sequencer 3 é activado.
valor Descrição
0 DMA para amostra Sequencer 2 está desativado.
1DMA para a Amostra Sequencer 2 é activada.
18 junho de 2014 1077
Texas Instruments-produção de dados
Conversor analógico-digital (ADC)
Restabelece
Bit / Campo Nome Tipo r Descrição
Valor Descrição
0 DMA para amostra Sequencer 1 está desativado.
1 DMA para a Amostra 1 sequenciador é activado.
Valor Descrição
0 DMA para amostra Sequencer 1 está desativado.
1 DMA para a Amostra 1 sequenciador é activado.
valor Descrição
0 Amostra Sequencer 3 está desativado.
1Sample Sequencer 3 está habilitado.
valor Descrição
0 Amostra Sequencer 2 está desativado.
1Sample Sequencer 2 é activada.
valor Descrição
0 Amostra Sequencer 1 está desativado.
1Sample Sequencer 1 é activado.
valor Descrição
0 Amostra Sequencer 0 é desativado.
1Sample Sequencer 0 está habilitado.
1078 18 junho de
2014
Texas Instruments-produção de dados
™
Tiva TM4C1294NCPDT microcontrolador
reservado INRDC
Tipo RO RO RO RO RO RO RO RO RO RO RO RO RO RO RO RO
Restab
elecer 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0
15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0
reservado DMAINR3 DMAINR2 DMAINR1 DMAINR0 reservado INR3 InR2 InR1 INR0
Tipo RO RO RO RO RO RO RO RO RO RO RO RO RO RO RO RO
Restab
elecer 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0
Restabe
Bit / Campo Nome Tipo lecer Descrição
Software não deve contar com o valor de um pouco reservado.
31:17 reservado RO 0x000 Fornecer
compatibilidade com os futuros produtos, o valor de um bit reservado
deve ser
preservado durante uma operação de leitura-modificação-gravação.
valor Descrição
0 Todos os bits no registo ADCDCISC são claras.
1 Pelo menos um bit no registo ADCDCISC estiver definido, o
que significa que uma interrupção comparador digital tenha
ocorrido.
valor Descrição
0 A interrupção de DMA não ocorreu.
1 A sequência de amostras de 3 DMA interrupção é afirmado.
valor Descrição
0 A interrupção de DMA não ocorreu.
1 A sequência de amostras de 2 DMA interrupção é afirmado.
valor Descrição
0 A interrupção de DMA não ocorreu.
1 A sequência de amostras de um DMA de interrupção é
afirmado.
valor Descrição
0 A interrupção de DMA não ocorreu.
1 A sequência de amostras de 0 DMA interrupção é afirmado.
valor Descrição
0 Uma interrupção não ocorreu.
1 Uma amostra foi concluída a conversão e o respectivo
ADCSSCTL3 IEN bit é definido, permitindo uma
interrupção cru.
valor Descrição
0 Uma interrupção não ocorreu.
1 Uma amostra foi concluída a conversão e o respectivo
ADCSSCTL2 IEN bit é definido, permitindo uma
interrupção cru.
valor Descrição
0 Uma interrupção não ocorreu.
1 Uma amostra foi concluída a conversão e o respectivo
ADCSSCTL1 IEN bit é definido, permitindo uma
interrupção cru.
valor Descrição
0 Uma interrupção não ocorreu.
1 Uma amostra foi concluída a conversão e o respectivo
ADCSSCTL0 IEN bit é definido, permitindo uma
interrupção cru.
Tipo RO RO RO RO RO RO RO RO RO RO RO RO RW RW RW RW
Restab
elecer 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0
15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0
reservado DMAMASK3 DMAMASK2 DMAMASK1 DMAMASK0 reservado mask3 MASK2 MASK1 MASK0
Tipo RO RO RO RO RW RW RW RW RO RO RO RO RW RW RW RW
Restab
elecer 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0
Restabe
Bit / Campo Nome Tipo lecer Descrição
Software não deve contar com o valor de um pouco reservado.
31:20 reservado RO 0x000 Fornecer
compatibilidade com os futuros produtos, o valor de um bit reservado
deve ser
preservado durante uma operação de leitura-modificação-gravação.
valor Descrição
0 O status dos comparadores digitais não afeta o status de
interrupção SS3.
1 O sinal de interrupção em bruto dos comparadores digitais
(INRDC bit no registo ADCRIS) é enviado para o controlador
de interrupção na linha de interrupção SS3.
valor Descrição
0 O status dos comparadores digitais não afeta o status de
interrupção SS2.
1 O sinal de interrupção em bruto dos comparadores digitais
(INRDC bit no registo ADCRIS) é enviado para o controlador
de interrupção na linha de interrupção SS2.
1082 18 junho de
2014
Texas Instruments-produção de dados
™
Tiva TM4C1294NCPDT microcontrolador
valor Descrição
0 O status dos comparadores digitais não afeta o status de
interrupção SS1.
1 O sinal de interrupção em bruto dos comparadores digitais
(INRDC bit no registo ADCRIS) é enviado para o controlador
de interrupção na linha de interrupção SS1.
valor Descrição
0 O status dos comparadores digitais não afeta o status de
interrupção SS0.
1 O sinal de interrupção em bruto dos comparadores digitais
(INRDC bit no registo ADCRIS) é enviado para o controlador
de interrupção na linha de interrupção SS0.
valor Descrição
0 O status de Sequencer Amostra 3 DMA não afeta o status
de interrupção SS3.
1 O sinal de interrupção em bruto a partir da amostra 3
Sequencer DMA
(Registo ADCRISDMAINR3 bit) é enviado para o controlador de
interrupção.
valor Descrição
0 O status de Sequencer Amostra 2 DMA não afeta o status
de interrupção SS2.
1 O sinal de interrupção em bruto a partir da amostra 2
Sequencer DMA
(Registo ADCRISDMAINR2 bit) é enviado para o controlador de
interrupção.
valor Descrição
0 O status de Sequencer Amostra 1 DMA não afeta o status
de interrupção SS1.
1 O sinal de interrupção em bruto a partir de um sequenciador
Amostra DMA
(Registo ADCRISDMAINR1 bit) é enviado para o controlador de
interrupção.
18 junho de 2014 1083
Texas Instruments-produção de dados
Conversor analógico-digital (ADC)
valor Descrição
0 O status de Sequencer Amostra 0 DMA não afeta o status
de interrupção SS0.
1 O sinal de interrupção em bruto a partir da amostra 0
Sequenciador de DMA
(Registo ADCRISDMAINR0 bit) é enviado para o controlador de
interrupção.
valor Descrição
0 O status da Amostra Sequencer 3 não afeta o status de
interrupção SS3.
1 O sinal de interrupção em bruto a partir de Sequencer
Amostra 3 (registo ADCRISINR3 bit) é enviado para o
controlador de interrupção.
valor Descrição
0 O status da Amostra Sequencer 2 não afeta o status de
interrupção SS2.
1 O sinal de interrupção em bruto a partir de Sequencer
Amostra 2 (registo ADCRISInR2 bit) é enviado para o
controlador de interrupção.
valor Descrição
0 O status da Amostra Sequencer 1 não afeta o status de
interrupção SS1.
1 O sinal de interrupção em bruto a partir de um sequenciador
de amostra (registo ADCRISInR1 bit) é enviado para o
controlador de interrupção.
valor Descrição
0 O status da Amostra Sequencer 0 não afeta o status de
interrupção SS0.
1 O sinal de interrupção em bruto a partir de Sequencer
Amostra 0 (registo ADCRISINR0 bit) é enviado para o
controlador de interrupção.
1084 18 junho de
2014
Texas Instruments-produção de dados
™
Tiva TM4C1294NCPDT microcontrolador
Tipo RO RO RO RO RO RO RO RO RO RO RO RO RO RO RO RO
Restab
elecer 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0
15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0
Restabe
Bit / Campo Nome Tipo lecer Descrição
Software não deve contar com o valor de um pouco reservado.
31:20 reservado RO 0x000 Fornecer
compatibilidade com os futuros produtos, o valor de um bit reservado
deve ser
preservado durante uma operação de leitura-modificação-gravação.
valor Descrição
0 Sem interrupção ocorreu ou a interrupção é mascarado.
1 tanto o INRDC bit no registo ADCRIS eo DCONSS3 bit no
registo ADCIM são definidos, proporcionando uma base de
interrupção de nível para o controlador de interrupção.
valor Descrição
0 Sem interrupção ocorreu ou a interrupção é mascarado.
1 tanto o INRDC bit no registo ADCRIS eo DCONSS2 bit no
registo ADCIM são definidos, proporcionando uma base de
interrupção de nível para o controlador de interrupção.
valor Descrição
0 Sem interrupção ocorreu ou a interrupção é mascarado.
1 tanto o INRDC bit no registo ADCRIS eo DCONSS1 bit no
registo ADCIM são definidos, proporcionando uma base de
interrupção de nível para o controlador de interrupção.
valor Descrição
0 Sem interrupção ocorreu ou a interrupção é mascarado.
1 tanto o INRDC bit no registo ADCRIS eo DCONSS0 bit no
registo ADCIM são definidos, proporcionando uma base de
interrupção de nível para o controlador de interrupção.
valor Descrição
0 Sem interrupção ocorreu ou a interrupção é mascarado.
1 tanto o DMAINR3 bit no registo ADCRIS eo DMAMASK3 bit no
registo ADCIM são definidos, proporcionando uma base de
interrupção de nível para o controlador de interrupção.
Este bit é limpa por escrito uma 1. Clearing este bit também limpa o
DMAINR3 bit na ADCRIS registo.
valor Descrição
0 Sem interrupção ocorreu ou a interrupção é mascarado.
1 tanto o DMAINR2 bit no registo ADCRIS eo DMAMASK2 bit no
registo ADCIM são definidos, proporcionando uma base de
interrupção de nível para o controlador de interrupção.
Este bit é limpa por escrito uma 1. Clearing este bit também limpa o
DMAINR2 bit na ADCRIS registo.
1086 18 junho de
2014
Texas Instruments-produção de dados
™
Tiva TM4C1294NCPDT microcontrolador
valor Descrição
0 Sem interrupção ocorreu ou a interrupção é mascarado.
1 tanto o DMAINR1 bit no registo ADCRIS eo DMAMASK1 bit no
registo ADCIM são definidos, proporcionando uma base de
interrupção de nível para o controlador de interrupção.
Este bit é limpa por escrito uma 1. Clearing este bit também limpa o
DMAINR1 bit na ADCRIS registo.
valor Descrição
0 Sem interrupção ocorreu ou a interrupção é mascarado.
1 tanto o DMAINR0 bit no registo ADCRIS eo DMAMASK0 bit no
registo ADCIM são definidos, proporcionando uma base de
interrupção de nível para o controlador de interrupção.
Este bit é limpa por escrito uma 1. Clearing este bit também limpa o
DMAINR0 bit na ADCRIS registo.
Software não deve contar com o valor de um pouco reservado.
7: 4 reservado RO 0 Fornecer
compatibilidade com os futuros produtos, o valor de um bit reservado
deve ser
preservado durante uma operação de leitura-modificação-gravação.
valor Descrição
0 Sem interrupção ocorreu ou a interrupção é mascarado.
1 tanto o INR3 bit no registo ADCRIS eo mask3 bit no registo
ADCIM são definidos, proporcionando uma base de
interrupção de nível para o controlador de interrupção.
Este bit é limpa por escrito uma 1. Clearing este bit também limpa o
INR3 bit no registo ADCRIS.
valor Descrição
0 Sem interrupção ocorreu ou a interrupção é mascarado.
1 tanto o InR2 bit no registo ADCRIS eo MASK2 bit no registo
ADCIM são definidos, proporcionando uma base de
interrupção de nível para o controlador de interrupção.
Este bit é limpa por escrito uma 1. Clearing este bit também limpa o
InR2 bit no registo ADCRIS.
valor Descrição
0 Sem interrupção ocorreu ou a interrupção é mascarado.
1 tanto o InR1 bit no registo ADCRIS eo MASK1 bit no registo
ADCIM são definidos, proporcionando uma base de
interrupção de nível para o controlador de interrupção.
Este bit é limpa por escrito uma 1. Clearing este bit também limpa o
InR1 bit no registo ADCRIS.
valor Descrição
0 Sem interrupção ocorreu ou a interrupção é mascarado.
1 tanto o INR0 bit no registo ADCRIS eo MASK0 bit no registo
ADCIM são definidos, proporcionando uma base de
interrupção de nível para o controlador de interrupção.
Este bit é limpa por escrito uma 1. Clearing este bit também limpa o
INR0 bit no registo ADCRIS.
1088 18 junho de
2014
Texas Instruments-produção de dados
™
Tiva TM4C1294NCPDT microcontrolador
reservado
Tipo RO RO RO RO RO RO RO RO RO RO RO RO RO RO RO RO
Restab
elecer 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0
15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0
Restabel
Bit / Campo Nome Tipo ecer Descrição
Software não deve contar com o valor de um pouco reservado.
31: 4 reservado RO 0x0000.000 Fornecer
compatibilidade com os futuros produtos, o valor de um bit reservado
deve ser
preservado durante uma operação de leitura-modificação-gravação.
valor Descrição
0 O FIFO não transbordou.
1 O FIFO para amostra Sequencer 3 atingiu uma condição de
estouro, o que significa que o FIFO está cheia e uma gravação foi
solicitado. Quando um estouro é detectado, a gravação mais
recente é descartado.
valor Descrição
0 O FIFO não transbordou.
1 O FIFO para amostra Sequencer 2 atingiu uma condição de
estouro, o que significa que o FIFO está cheia e uma gravação foi
solicitado. Quando um estouro é detectado, a gravação mais
recente é descartado.
valor Descrição
0 O FIFO não transbordou.
1 O FIFO para amostra Sequencer 1 atingiu uma condição de
estouro, o que significa que o FIFO está cheia e uma gravação foi
solicitado. Quando um estouro é detectado, a gravação mais
recente é descartado.
valor Descrição
0 O FIFO não transbordou.
1 O FIFO para amostra Sequencer 0 atingiu uma condição de
estouro, o que significa que o FIFO está cheia e uma gravação foi
solicitado. Quando um estouro é detectado, a gravação mais
recente é descartado.
1090 18 junho de
2014
Texas Instruments-produção de dados
™
Tiva TM4C1294NCPDT microcontrolador
reservado
Tipo RO RO RO RO RO RO RO RO RO RO RO RO RO RO RO RO
Restab
elecer 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0
15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0
Tipo RW RW RW RW RW RW RW RW RW RW RW RW RW RW RW RW
Restab
elecer 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0
31:16 reservado RO 0x0000 Software não deve contar com o valor de um pouco reservado. Fornecer
compatibilidade com os futuros produtos, o valor de um bit reservado
deve ser preservada através de uma operação de leitura-
modificação-gravação.
Bit / Restabelece
Campo Nome Tipo r Descrição
Valor Evento
0x0 Processor (padrão)
O gatilho é iniciada ajustando o SSN bit na ADCPSSI
registo.
0x1 Comparador analógico 0
Este gatilho está configurado por o de controlo comparador
analógico
0 (ACCTL0) register (página 1665).
0x2 Um comparador analógico
Este gatilho está configurado por o de controlo comparador
analógico
1 (ACCTL1) register (página 1665).
0x3 Comparador analógico dois
Este gatilho está configurado por o de controlo comparador
analógico
2 (ACCTL2) register (página 1665).
0x4 Externo (GPIO pinos)
Este gatilho está ligado à interrupção para o GPIO
correspondente GPIO (ver “ADC Gatilho Fonte” na página
750).
0x5 Cronômetro
Além disso, o gatilho deve estar habilitado com o TnOTE
pouco
no registo GPTMCTL (página 986).
0x6 gerador PWM 0
O gatilho gerador PWM 0 pode ser configurado com o
PWM0 interrupção e Gatilho Ativar (PWM0INTEN) registo
(Página 1713).
0x7 gerador PWM 1
O gatilho gerador PWM 1 pode ser configurado com o
PWM1INTEN register (página 1713).
0x8 gerador PWM dois
O gatilho gerador PWM 2 pode ser configurado com o
PWM2INTEN register (página 1713).
0x9 gerador PWM 3
O gatilho gerador PWM 3 pode ser configurado com o
PWM3INTEN register (página 1713).
0xA-0xD reservados
Nunca Gatilho (Sem gatilhos são permitidos para digital
0xE ADC
interface)
0xF Sempre (continuamente amostra)
1092 18 junho de
2014
Texas Instruments-produção de dados
™
Tiva TM4C1294NCPDT microcontrolador
Bit / Restabelece
Campo Nome Tipo r Descrição
Valor Evento
0x0 Processor (padrão)
O gatilho é iniciada ajustando o SSN bit na ADCPSSI
registo.
0x1 Comparador analógico 0
Este gatilho está configurado por o de controlo comparador
analógico
0 (ACCTL0) register (página 1665).
0x2 Um comparador analógico
Este gatilho está configurado por o de controlo comparador
analógico
1 (ACCTL1) register (página 1665).
0x3 Comparador analógico dois
Este gatilho está configurado por o de controlo comparador
analógico
2 (ACCTL2) register (página 1665).
0x4 Externo (GPIO pinos)
Este gatilho está ligado à interrupção para o GPIO
correspondente GPIO (ver “ADC Gatilho Fonte” na página
750).
0x5 Cronômetro
Além disso, o gatilho deve estar habilitado com o TnOTE
pouco
no registo GPTMCTL (página 986).
0x6 gerador PWM 0
O gatilho gerador PWM 0 pode ser configurado com o
PWM0 interrupção e Gatilho Ativar (PWM0INTEN) registo
(Página 1713).
0x7 gerador PWM 1
O gatilho gerador PWM 1 pode ser configurado com o
PWM1INTEN register (página 1713).
0x8 gerador PWM dois
O gatilho gerador PWM 2 pode ser configurado com o
PWM2INTEN register (página 1713).
0x9 gerador PWM 3
O gatilho gerador PWM 3 pode ser configurado com o
PWM3INTEN register (página 1713).
0xA-0xD reservados
Nunca Gatilho (Sem gatilhos são permitidos para digital
0xE ADC
interface)
0xF Sempre (continuamente amostra)
18 junho de 2014 1093
Texas Instruments-produção de dados
Conversor analógico-digital (ADC)
Bit / Restabelece
Campo Nome Tipo r Descrição
Valor Evento
0x0 Processor (padrão)
O gatilho é iniciada ajustando o SSN bit na ADCPSSI
registo.
0x1 Comparador analógico 0
Este gatilho está configurado por o de controlo comparador
analógico
0 (ACCTL0) register (página 1665).
0x2 Um comparador analógico
Este gatilho está configurado por o de controlo comparador
analógico
1 (ACCTL1) register (página 1665).
0x3 Comparador analógico dois
Este gatilho está configurado por o de controlo comparador
analógico
2 (ACCTL2) register (página 1665).
0x4 Externo (GPIO pinos)
Este gatilho está ligado à interrupção para o GPIO
correspondente GPIO (ver “ADC Gatilho Fonte” na página
750).
0x5 Cronômetro
Além disso, o gatilho deve estar habilitado com o TnOTE
pouco
no registo GPTMCTL (página 986).
0x6 gerador PWM 0
O gatilho gerador PWM 0 pode ser configurado com o
PWM0 interrupção e Gatilho Ativar (PWM0INTEN) registo
(Página 1713).
0x7 gerador PWM 1
O gatilho gerador PWM 1 pode ser configurado com o
PWM1INTEN register (página 1713).
0x8 gerador PWM dois
O gatilho gerador PWM 2 pode ser configurado com o
PWM2INTEN register (página 1713).
0x9 gerador PWM 3
O gatilho gerador PWM 3 pode ser configurado com o
PWM3INTEN register (página 1713).
0xA-0xD reservados
Nunca Gatilho (Sem gatilhos são permitidos para digital
0xE ADC
interface)
0xF Sempre (continuamente amostra)
1094 18 junho de
2014
Texas Instruments-produção de dados
™
Tiva TM4C1294NCPDT microcontrolador
Bit / Restabelece
Campo Nome Tipo r Descrição
Valor Evento
0x0 Processor (padrão)
O gatilho é iniciada ajustando o SSN bit na ADCPSSI
registo.
0x1 Comparador analógico 0
Este gatilho está configurado por o de controlo comparador
analógico
0 (ACCTL0) register (página 1665).
0x2 Um comparador analógico
Este gatilho está configurado por o de controlo comparador
analógico
1 (ACCTL1) register (página 1665).
0x3 Comparador analógico dois
Este gatilho está configurado por o de controlo comparador
analógico
2 (ACCTL2) register (página 1665).
0x4 Externo (GPIO pinos)
Este gatilho está ligado à interrupção para o GPIO
correspondente GPIO (ver “ADC Gatilho Fonte” na página
750).
0x5 Cronômetro
Além disso, o gatilho deve estar habilitado com o TnOTE
pouco
no registo GPTMCTL (página 986).
0x6 gerador PWM 0
O gatilho gerador PWM 0 pode ser configurado com o
PWM0 interrupção e Gatilho Ativar (PWM0INTEN) registo
(Página 1713).
0x7 gerador PWM 1
O gatilho gerador PWM 1 pode ser configurado com o
PWM1INTEN register (página 1713).
0x8 gerador PWM dois
O gatilho gerador PWM 2 pode ser configurado com o
PWM2INTEN register (página 1713).
0x9 gerador PWM 3
O gatilho gerador PWM 3 pode ser configurado com o
PWM3INTEN register (página 1713).
0xA-0xD reservados
Nunca Gatilho (Sem gatilhos são permitidos para digital
0xE ADC
interface)
0xF Sempre (continuamente amostra)
18 junho de 2014 1095
Texas Instruments-produção de dados
Conversor analógico-digital (ADC)
reservado
Tipo RO RO RO RO RO RO RO RO RO RO RO RO RO RO RO RO
Restab
elecer 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0
15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0
Restabel
Bit / Campo Nome Tipo ecer Descrição
Software não deve contar com o valor de um pouco reservado.
31: 4 reservado RO 0x0000.000 Fornecer
compatibilidade com os futuros produtos, o valor de um bit reservado
deve ser
preservado durante uma operação de leitura-modificação-gravação.
valor Descrição
0 O FIFO não underflowed.
1 O FIFO para o Sequencer Amostra atingiu uma condição
de estouro negativo, o que significa que o FIFO está
vazia e uma leitura foi solicitado. A leitura problemática
não se move os ponteiros FIFO, e 0s são retornados.
Tipo RO RO RW RW RO RO RO RO RO RO RW RW RO RO RO RO
Restab
elecer 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0
15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0
Tipo RO RO RW RW RO RO RO RO RO RO RW RW RO RO RO RO
Restab
elecer 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0
Bit / Restabelece
Campo Nome Tipo r Descrição
Software não deve contar com o valor de um pouco reservado.
31:30 reservado RO 0x0 Fornecer
compatibilidade com os futuros produtos, o valor de um bit reservado
deve ser
preservado durante uma operação de leitura-modificação-gravação.
Valor Descrição
0x0 Use Gerador 3 (e o seu disparador) no módulo de PWM 0
0x1-0x3 reservados
Valor Descrição
0x0 Use Gerador 2 (e o seu disparador) no módulo de PWM 0
0x1-0x3 reservados
Restabelece
Bit / Campo Nome Tipo r Descrição
Valor Descrição
0x0 Use Gerador 1 (e sua gatilho) no módulo de PWM 0
0x1-0x3 reservados
Valor Descrição
0x0 Use Gerador 0 (e o seu disparador) no módulo de PWM 0
0x1-0x3 reservados
reservado
Tipo RO RO RO RO RO RO RO RO RO RO RO RO RO RO RO RO
Restab
elecer 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0
15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0
Tipo RO RO RW RW RO RO RW RW RO RO RW RW RO RO RW RW
Restab
elecer 0 0 1 1 0 0 1 0 0 0 0 1 0 0 0 0
Restabelece
Bit / Campo Nome Tipo r Descrição
31:14 reservado RO 0x0000.0 Software não deve contar com o valor de um pouco reservado. Fornecer
compatibilidade com os futuros produtos, o valor de um bit reservado
deve ser
preservado durante uma operação de leitura-modificação-gravação.
1100 18 junho de
2014
Texas Instruments-produção de dados
™
Tiva TM4C1294NCPDT microcontrolador
■ TSH7= 0x4
■ TSH6= 0x2
■ TSH5= 0x2
■ TSH4= 0x8
■ TSH3= 0x6
■ TSH2= 0x2
■ TSH1= 0x4
■ TSH0= 0x2
reservado
Tipo RO RO RO RO RO RO RO RO RO RO RO RO RO RO RO RO
Restab
elecer 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0
15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0
reservado ESTÁGIO
Tipo RO RO RO RO RO RO RO RO RO RO RO RO RW RW RW RW
Restab
elecer 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0
Restabelece
Bit / Campo Nome Tipo r Descrição
0x0000.000 Software não deve contar com o valor de um pouco reservado.
31: 4 reservado RO Fornecer
compatibilidade com os futuros produtos, o valor de um bit reservado
deve ser
preservado durante uma operação de leitura-modificação-gravação.
Valor Descrição
0x0 As amostras ADC São concorrentes.
0x1 A amostra ADC fica por 1 relógio ADC
0x2 A amostra de ADC fica por 2 relógios ADC
0x3 A amostra de ADC fica por 3 relógios ADC
0x4 A amostra de ADC fica por 4 relógios
0x5 A amostra ADC fica por 5 relógios
0x6 A amostra de ADC fica por 6 relógios
0x7 A amostra de ADC fica por 7 relógios
0x8 A amostra de ADC fica por 8 relógios
0x9 A amostra ADC fica por 9 relógios
0xA A amostra ADC fica por 10 relógios
0xB A amostra ADC fica por 11 relógios
0xC A amostra ADC fica por 12 relógios
0xD A amostra fica por ADC 13 relógios
0xE A amostra fica por ADC 14 relógios
0xF A amostra ADC fica por 15 relógios
1102 18 junho de
2014
Texas Instruments-produção de dados
™
Tiva TM4C1294NCPDT microcontrolador
Tipo RW RO RO RO RW RO RO RO RO RO RO RO RO RO RO RO
Restab
elecer 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0
15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0
Tipo RO RO RO RO RO RO RO RO RO RO RO RO WO WO WO WO
Restab
elecer 0 0 0 0 0 0 0 0 0 0 0 0 - - - -
valor Descrição
0 Este bit é limpa uma vez amostragem foi iniciada.
1 Este bit inicia amostragem em múltiplos módulos ADC, ao
mesmo tempo. Qualquer módulo ADC que foi inicializado,
definindo umSSN bit eo SYNCWAIT bit inicia a amostragem
uma vez que este bit é escrito.
valor Descrição
0 A recolha começa quando uma sequência de amostra tenha
sido iniciado.
1 Este bit permite que as sequências de amostras a ser
iniciado, mas atrasos de amostragem até o gsync bit é
definido.
valor Descrição
0 Sem efeito.
1 Comece amostragem em Sequencer Amostra 3, se o
sequenciador está habilitado no registo ADCACTSS.
valor Descrição
0 Sem efeito.
1 Comece amostragem em Sequencer Amostra 2, se o
sequenciador está habilitado no registo ADCACTSS.
valor Descrição
0 Sem efeito.
1 Comece amostragem em Sequencer Amostra 1, se o
sequenciador está habilitado no registo ADCACTSS.
valor Descrição
0 Sem efeito.
1 Comece amostragem em Sequencer Amostra 0, se o
sequenciador está habilitado no registo ADCACTSS.
reservado
Tipo RO RO RO RO RO RO RO RO RO RO RO RO RO RO RO RO
Restab
elecer 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0
15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0
reservado AVG
Tipo RO RO RO RO RO RO RO RO RO RO RO RO RO RW RW RW
Restab
elecer 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0
Restabel
Bit / Campo Nome Tipo ecer Descrição
Software não deve contar com o valor de um pouco reservado.
31: 3 reservado RO 0x0000.000 Fornecer
compatibilidade com os futuros produtos, o valor de um bit reservado
deve ser
preservado durante uma operação de leitura-modificação-gravação.
valor Descrição
0x0No oversampling hardware
0x12x oversampling hardware
0x24x oversampling hardware
0x38x oversampling hardware
0x416x oversampling hardware
0x532x oversampling hardware
0x664x oversampling hardware
0x7reserved
18 junho de 2014 1105
Texas Instruments-produção de dados
Conversor analógico-digital (ADC)
reservado
Tipo RO RO RO RO RO RO RO RO RO RO RO RO RO RO RO RO
Restab
elecer 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0
15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0
Restabel
Bit / Campo Nome Tipo ecer Descrição
Software não deve contar com o valor de um pouco reservado.
31: 8 reservado RO 0x0000.00 Fornecer
compatibilidade com os futuros produtos, o valor de um bit reservado
deve ser
preservado durante uma operação de leitura-modificação-gravação.
Valor Descrição
0 Sem interrupção.
1 Digital Comparador 7 gerou uma interrupção.
valor Descrição
0 Sem interrupção.
1 Digital Comparador 6 gerou uma interrupção.
valor Descrição
0 Sem interrupção.
1 Digital Comparador 5 gerou uma interrupção.
1106 18 junho de
2014
Texas Instruments-produção de dados
™
Tiva TM4C1294NCPDT microcontrolador
valor Descrição
0 Sem interrupção.
1 Digital Comparador 4 gerou uma interrupção.
valor Descrição
0 Sem interrupção.
1 Digital Comparador 3 gerou uma interrupção.
valor Descrição
0 Sem interrupção.
1 Digital Comparador 2 gerou uma interrupção.
valor Descrição
0 Sem interrupção.
1 Digital Comparador 1 gerou uma interrupção.
valor Descrição
0 Sem interrupção.
1 Digital Comparador 0 gerou uma interrupção.
reservado
Tipo RO RO RO RO RO RO RO RO RO RO RO RO RO RO RO RO
Restab
elecer 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0
15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0
reservado VREF
Tipo RO RO RO RO RO RO RO RO RO RO RO RO RO RO RO RW
Restab
elecer 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0
Restabel
Bit / Campo Nome Tipo ecer Descrição
Software não deve contar com o valor de um pouco reservado.
31: 1 reservado RO 0x0000.000 Fornecer
compatibilidade com os futuros produtos, o valor de um bit reservado
deve ser
preservado durante uma operação de leitura-modificação-gravação.
Valor Descrição
VDDA e GNDA são as referências de tensão para todos os
0x0 módulos ADC.
0x1 o externa VREFA + e GNDA são as referências de tensão para
todos os módulos ADC.
1108 18 junho de
2014
Texas Instruments-produção de dados
™
Tiva TM4C1294NCPDT microcontrolador
Tipo RW RW RW RW RW RW RW RW RW RW RW RW RW RW RW RW
Restab
elecer 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0
15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0
Tipo RW RW RW RW RW RW RW RW RW RW RW RW RW RW RW RW
Restab
elecer 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0
Restabelece
Bit / Campo Nome Tipo r Descrição
TS7 IE7 END7 D7 TS6 IE6 END6 D6 TS5 IE5 END5 D5 TS4 IE4 END4 D4
Tipo RW RW RW RW RW RW RW RW RW RW RW RW RW RW RW RW
Restab
elecer 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0
15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0
TS3 IE3 END3 D3 TS2 IE2 END2 D2 TS1 IE1 END1 D1 TS0 ie0 END0 D0
Tipo RW RW RW RW RW RW RW RW RW RW RW RW RW RW RW RW
Restab
elecer 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0
valor Descrição
0 O pino de entrada especificado pelo registo ADCSSMUXn
é lida durante o oitavo amostra da sequência da amostra.
1 O sensor de temperatura é lido durante a oitava amostra da
sequência da amostra.
valor Descrição
0 A interrupção crua não é afirmado para o controlador de
interrupção.
1 O sinal de interrupção em bruto (INR0bit) é afirmado no final de
conversão a oitava da amostra. Se oMASK0 bit no registo ADCIM
está definido, a interrupção é promovido para o controlador de
interrupção.
valor Descrição
0 Uma outra amostra da sequência é a amostra final.
1O oitavo amostra é a última amostra da sequência.
valor Descrição
0 As entradas analógicas não são diferencialmente amostrados.
1 A entrada analógica é diferencialmente amostrados. A
mordidela ADCSSMUXn correspondente deve ser definido
como o número par de "i", em que as entradas são
emparelhados "2i e 2i + 1".
valor Descrição
0 O pino de entrada especificado pelo registo ADCSSMUXn
é lida durante o sétimo amostra da sequência da amostra.
1 O sensor de temperatura é lido durante a sétima amostra da
sequência da amostra.
valor Descrição
0 A interrupção crua não é afirmado para o controlador de
interrupção.
1 O sinal de interrupção em bruto (INR0bit) é afirmado no final de
conversão do sétimo amostra. Se oMASK0 bit no registo ADCIM
está definido, a interrupção é promovido para o controlador de
interrupção.
valor Descrição
0 Uma outra amostra da sequência é a amostra final.
1 A sétima amostra é a última amostra da sequência.
valor Descrição
0 As entradas analógicas não são diferencialmente amostrados.
1 A entrada analógica é diferencialmente amostrados. A
mordidela ADCSSMUXn correspondente deve ser definido
como o número par de "i", em que as entradas são
emparelhados "2i e 2i + 1".
valor Descrição
0 O pino de entrada especificado pelo registo ADCSSMUXn
é lida durante o sexto amostra da sequência da amostra.
1 O sensor de temperatura é lido durante a sexta amostra da
sequência da amostra.
valor Descrição
0 A interrupção crua não é afirmado para o controlador de
interrupção.
1 O sinal de interrupção em bruto (INR0bit) é afirmado no final de
conversão do sexto exemplo. Se oMASK0 bit no registo ADCIM
está definido, a interrupção é promovido para o controlador de
interrupção.
valor Descrição
0 Uma outra amostra da sequência é a amostra final.
1O sexta amostra é a última amostra da sequência.
valor Descrição
0 As entradas analógicas não são diferencialmente amostrados.
1 A entrada analógica é diferencialmente amostrados. A
mordidela ADCSSMUXn correspondente deve ser definido
como o número par de "i", em que as entradas são
emparelhados "2i e 2i + 1".
valor Descrição
0 O pino de entrada especificado pelo registo ADCSSMUXn
é lido durante a quinta amostra da sequência da amostra.
1 O sensor de temperatura é lido durante a quinta amostra da
sequência da amostra.
18 junho de 2014 1113
Texas Instruments-produção de dados
Conversor analógico-digital (ADC)
valor Descrição
0 A interrupção crua não é afirmado para o controlador de
interrupção.
1 O sinal de interrupção em bruto (INR0bit) é afirmado no final da
conversão da quinta amostra. Se oMASK0 bit no registo ADCIM
está definido, a interrupção é promovido para o controlador de
interrupção.
valor Descrição
0 Uma outra amostra da sequência é a amostra final.
1O quinta amostra é a última amostra da sequência.
valor Descrição
0 As entradas analógicas não são diferencialmente amostrados.
1 A entrada analógica é diferencialmente amostrados. A
mordidela ADCSSMUXn correspondente deve ser definido
como o número par de "i", em que as entradas são
emparelhados "2i e 2i + 1".
valor Descrição
0 O pino de entrada especificado pelo registo ADCSSMUXn
é lido durante a quarta amostra da sequência da amostra.
1 O sensor de temperatura é lido durante a quarta amostra da
sequência da amostra.
valor Descrição
0 A interrupção crua não é afirmado para o controlador de
interrupção.
1 O sinal de interrupção em bruto (INR0bit) é afirmado no final de
conversão da quarta amostra. Se oMASK0 bit no registo ADCIM
está definido, a interrupção é promovido para o controlador de
interrupção.
valor Descrição
0 Uma outra amostra da sequência é a amostra final.
1O quarta amostra é a última amostra da sequência.
valor Descrição
0 As entradas analógicas não são diferencialmente amostrados.
1 A entrada analógica é diferencialmente amostrados. A
mordidela ADCSSMUXn correspondente deve ser definido
como o número par de "i", em que as entradas são
emparelhados "2i e 2i + 1".
valor Descrição
0 O pino de entrada especificado pelo registo ADCSSMUXn
é lido durante a terceira amostra da sequência da amostra.
1 O sensor de temperatura é lido durante a terceira amostra da
sequência da amostra.
valor Descrição
0 A interrupção crua não é afirmado para o controlador de
interrupção.
1 O sinal de interrupção em bruto (INR0bit) é afirmado no final de
conversão da terceira amostra. Se oMASK0 bit no registo ADCIM
está definido, a interrupção é promovido para o controlador de
interrupção.
valor Descrição
0 Uma outra amostra da sequência é a amostra final.
1A terceira amostra é a última amostra da sequência.
valor Descrição
0 As entradas analógicas não são diferencialmente amostrados.
1 A entrada analógica é diferencialmente amostrados. A
mordidela ADCSSMUXn correspondente deve ser definido
como o número par de "i", em que as entradas são
emparelhados "2i e 2i + 1".
valor Descrição
0 O pino de entrada especificado pelo registo ADCSSMUXn
é lido durante a segunda amostra da sequência da
amostra.
1 O sensor de temperatura é lido durante a segunda amostra
da sequência da amostra.
valor Descrição
0 A interrupção crua não é afirmado para o controlador de
interrupção.
1 O sinal de interrupção em bruto (INR0bit) é afirmado no final de
conversão da segunda amostra. Se oMASK0 bit no registo ADCIM
está definido, a interrupção é promovido para o controlador de
interrupção.
valor Descrição
0 Uma outra amostra da sequência é a amostra final.
1 A segunda amostra é a última amostra da sequência.
valor Descrição
0 As entradas analógicas não são diferencialmente amostrados.
1 A entrada analógica é diferencialmente amostrados. A
mordidela ADCSSMUXn correspondente deve ser definido
como o número par de "i", em que as entradas são
emparelhados "2i e 2i + 1".
valor Descrição
0 O pino de entrada especificado pelo registo ADCSSMUXn
é lido durante a primeira amostra da sequência da amostra.
1 O sensor de temperatura é lido durante a primeira amostra
da sequência da amostra.
valor Descrição
0 A interrupção crua não é afirmado para o controlador de
interrupção.
1 O sinal de interrupção em bruto (INR0bit) é afirmado no final de
conversão da primeira amostra. Se oMASK0 bit no registo ADCIM
está definido, a interrupção é promovido para o controlador de
interrupção.
valor Descrição
0 Uma outra amostra da sequência é a amostra final.
1O primeira amostra é a última amostra da sequência.
valor Descrição
0 As entradas analógicas não são diferencialmente amostrados.
1 A entrada analógica é diferencialmente amostrados. A
mordidela ADCSSMUXn correspondente deve ser definido
como o número par de "i", em que as entradas são
emparelhados "2i e 2i + 1".
reservado
Tipo RO RO RO RO RO RO RO RO RO RO RO RO RO RO RO RO
Restab
elecer 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0
15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0
reservado DADOS
Tipo RO RO RO RO RO RO RO RO RO RO RO RO RO RO RO RO
Restab
elecer 0 0 0 0 - - - - - - - - - - - -
Restabelece
Bit / Campo Nome Tipo r Descrição
31:12 reservado RO 0x0000.0 Software não deve contar com o valor de um pouco reservado. Fornecer
compatibilidade com os futuros produtos, o valor de um bit reservado
deve ser
preservado durante uma operação de leitura-modificação-gravação.
reservado
Tipo RO RO RO RO RO RO RO RO RO RO RO RO RO RO RO RO
Restab
elecer 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0
15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0
ESVAZIA
reservado CHEIO reservado R HPTR TPTR
Tipo RO RO RO RO RO RO RO RO RO RO RO RO RO RO RO RO
Restab
elecer 0 0 0 0 0 0 0 1 0 0 0 0 0 0 0 0
Restabelece
Bit / Campo Nome Tipo r Descrição
31:13 reservado RO 0x0000.0 Software não deve contar com o valor de um pouco reservado. Fornecer
compatibilidade com os futuros produtos, o valor de um bit reservado
deve ser
preservado durante uma operação de leitura-modificação-gravação.
valor Descrição
0 O FIFO não está completo.
1O FIFO é atualmente completo.
valor Descrição
0 A FIFO não está vazio.
1A FIFO está vazio.
18 junho de 2014 1119
Texas Instruments-produção de dados
Conversor analógico-digital (ADC)
Bit / Restabelece
Campo Nome Tipo r Descrição
1120 18 junho de
2014
Texas Instruments-produção de dados
™
Tiva TM4C1294NCPDT microcontrolador
Tipo RO RO RO RW RO RO RO RW RO RO RO RW RO RO RO RW
Restab
elecer 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0
15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0
Tipo RO RO RO RW RO RO RO RW RO RO RO RW RO RO RO RW
Restab
elecer 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0
Restabe
Bit / Campo Nome Tipo lecer Descrição
Software não deve contar com o valor de um pouco reservado.
31:29 reservado RO 0x0 Fornecer
compatibilidade com os futuros produtos, o valor de um bit reservado
deve ser
preservado durante uma operação de leitura-modificação-gravação.
valor Descrição
0 O oitavo amostra é guardada na sequência de amostras de
FIFO0.
1 O oitavo amostra é enviada para a unidade de comparação
digital especificado pela S7DCSEL bit na ADCSSDC0
registrar, eo valor não é escrito para o FIFO.
Restabe
Bit / Campo Nome Tipo lecer Descrição
Tipo RW RW RW RW RW RW RW RW RW RW RW RW RW RW RW RW
Restab
elecer 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0
15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0
Tipo RW RW RW RW RW RW RW RW RW RW RW RW RW RW RW RW
Restab
elecer 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0
Bit / Restabelece
Campo Nome Tipo r Descrição
Valor Descrição
Unidade de comparação Digital 0 (ADCDCCMP0 e
0x0 ADCDCCTL0)
Unidade de comparação Digital 1 (ADCDCCMP1 e
0x1 ADCDCCTL1)
Unidade de comparação Digital 2 (ADCDCCMP2 e
0x2 ADCDCCTL2)
Unidade de comparação Digital 3 (ADCDCCMP3 e
0x3 ADCDCCTL3)
Digital Comparador Unidade 4 (ADCDCCMP4 e
0x4 ADCDCCTL4)
Unidade de comparação Digital 5 (ADCDCCMP5 e
0x5 ADCDCCTL5)
Unidade de comparação Digital 6 (ADCDCCMP6 e
0x6 ADCDCCTL6)
Unidade de comparação Digital 7 (ADCDCCMP7 e
0x7 ADCDCCTL7)
Restabelece
Bit / Campo Nome Tipo r Descrição
1124 18 junho de
2014
Texas Instruments-produção de dados
™
Tiva TM4C1294NCPDT microcontrolador
Tipo RO RO RO RW RO RO RO RW RO RO RO RW RO RO RO RW
Restab
elecer 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0
15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0
Tipo RO RO RO RW RO RO RO RW RO RO RO RW RO RO RO RW
Restab
elecer 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0
Restabelece
Bit / Campo Nome Tipo r Descrição
Software não deve contar com o valor de um pouco reservado.
31:29 reservado RO 0x0 Fornecer
compatibilidade com os futuros produtos, o valor de um bit reservado
deve ser
preservado durante uma operação de leitura-modificação-gravação.
valor Descrição
0 A entrada de amostra oitavo é seleccionado a partir de AIN
[15: 0]usando o registo ADCSSMUX0. Por exemplo, se
oMUX7 campo é 0x0,AIN0 é selecionado.
1 A entrada de amostra oitavo é seleccionado a partir de AIN
[19:16]usando o registo ADCSSMUX0. Por exemplo, se
oMUX7 campo é 0x0, AIN16 é selecionado.
Restabelece
Bit / Campo Nome Tipo r Descrição
Tipo RW RW RW RW RW RW RW RW RW RW RW RW RW RW RW RW
Restab
elecer 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0
15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0
Tipo RW RW RW RW RW RW RW RW RW RW RW RW RW RW RW RW
Restab
elecer 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0
Bit / Restabelece
Campo Nome Tipo r Descrição
Restabelece
Bit / Campo Nome Tipo r Descrição
reservado
Tipo RO RO RO RO RO RO RO RO RO RO RO RO RO RO RO RO
Restab
elecer 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0
15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0
Tipo RW RW RW RW RW RW RW RW RW RW RW RW RW RW RW RW
Restab
elecer 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0
Restabe
Bit / Campo Nome Tipo lecer Descrição
Software não deve contar com o valor de um pouco reservado.
31:16 reservado RO 0x0000 Fornecer
compatibilidade com os futuros produtos, o valor de um bit reservado
deve ser
preservado durante uma operação de leitura-modificação-gravação.
reservado
Tipo RO RO RO RO RO RO RO RO RO RO RO RO RO RO RO RO
Restab
elecer 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0
15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0
TS3 IE3 END3 D3 TS2 IE2 END2 D2 TS1 IE1 END1 D1 TS0 ie0 END0 D0
Tipo RW RW RW RW RW RW RW RW RW RW RW RW RW RW RW RW
Restab
elecer 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0
Restabe
Bit / Campo Nome Tipo lecer Descrição
Software não deve contar com o valor de um pouco reservado.
31:16 reservado RO 0x0000 Fornecer
compatibilidade com os futuros produtos, o valor de um bit reservado
deve ser
preservado durante uma operação de leitura-modificação-gravação.
valor Descrição
0 O pino de entrada especificado pelo registo ADCSSMUXn
é lido durante a quarta amostra da sequência da amostra.
1 O sensor de temperatura é lido durante a quarta amostra da
sequência da amostra.
valor Descrição
0 A interrupção crua não é afirmado para o controlador de
interrupção.
1 O sinal de interrupção em bruto (INR0bit) é afirmado no final de
conversão da quarta amostra. Se oMASK0 bit no registo ADCIM
está definido, a interrupção é promovido para o controlador de
interrupção.
valor Descrição
0 Uma outra amostra da sequência é a amostra final.
1O quarta amostra é a última amostra da sequência.
valor Descrição
0 As entradas analógicas não são diferencialmente amostrados.
1 A entrada analógica é diferencialmente amostrados. A
mordidela ADCSSMUXn correspondente deve ser definido
como o número par de "i", em que as entradas são
emparelhados "2i e 2i + 1".
valor Descrição
0 O pino de entrada especificado pelo registo ADCSSMUXn
é lido durante a terceira amostra da sequência da amostra.
1 O sensor de temperatura é lido durante a terceira amostra da
sequência da amostra.
valor Descrição
0 A interrupção crua não é afirmado para o controlador de
interrupção.
1 O sinal de interrupção em bruto (INR0bit) é afirmado no final de
conversão da terceira amostra. Se oMASK0 bit no registo ADCIM
está definido, a interrupção é promovido para o controlador de
interrupção.
valor Descrição
0 Uma outra amostra da sequência é a amostra final.
1A terceira amostra é a última amostra da sequência.
valor Descrição
0 As entradas analógicas não são diferencialmente amostrados.
1 A entrada analógica é diferencialmente amostrados. A
mordidela ADCSSMUXn correspondente deve ser definido
como o número par de "i", em que as entradas são
emparelhados "2i e 2i + 1".
valor Descrição
0 O pino de entrada especificado pelo registo ADCSSMUXn
é lido durante a segunda amostra da sequência da
amostra.
1 O sensor de temperatura é lido durante a segunda amostra
da sequência da amostra.
valor Descrição
0 A interrupção crua não é afirmado para o controlador de
interrupção.
1 O sinal de interrupção em bruto (INR0bit) é afirmado no final de
conversão da segunda amostra. Se oMASK0 bit no registo ADCIM
está definido, a interrupção é promovido para o controlador de
interrupção.
valor Descrição
0 Uma outra amostra da sequência é a amostra final.
1 A segunda amostra é a última amostra da sequência.
valor Descrição
0 As entradas analógicas não são diferencialmente amostrados.
1 A entrada analógica é diferencialmente amostrados. A
mordidela ADCSSMUXn correspondente deve ser definido
como o número par de "i", em que as entradas são
emparelhados "2i e 2i + 1".
valor Descrição
0 O pino de entrada especificado pelo registo ADCSSMUXn
é lido durante a primeira amostra da sequência da amostra.
1 O sensor de temperatura é lido durante a primeira amostra
da sequência da amostra.
valor Descrição
0 A interrupção crua não é afirmado para o controlador de
interrupção.
1 O sinal de interrupção em bruto (INR0bit) é afirmado no final de
conversão da primeira amostra. Se oMASK0 bit no registo ADCIM
está definido, a interrupção é promovido para o controlador de
interrupção.
valor Descrição
0 Uma outra amostra da sequência é a amostra final.
1O primeira amostra é a última amostra da sequência.
valor Descrição
0 As entradas analógicas não são diferencialmente amostrados.
1 A entrada analógica é diferencialmente amostrados. A
mordidela ADCSSMUXn correspondente deve ser definido
como o número par de "i", em que as entradas são
emparelhados "2i e 2i + 1".
reservado
Tipo RO RO RO RO RO RO RO RO RO RO RO RO RO RO RO RO
Restab
elecer 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0
15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0
Tipo RO RO RO RW RO RO RO RW RO RO RO RW RO RO RO RW
Restab
elecer 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0
Restabelece
Bit / Campo Nome Tipo r Descrição
31:13 reservado RO 0x0000.0 Software não deve contar com o valor de um pouco reservado. Fornecer
compatibilidade com os futuros produtos, o valor de um bit reservado
deve ser
preservado durante uma operação de leitura-modificação-gravação.
valor Descrição
0 A quarta amostra é guardada na sequência de amostras de
FIFOn.
1 A quarta amostra é enviada para a unidade de comparação
digital especificado pela S3DCSEL bit na ADCSSDC0n
registrar, eo valor não é escrito para o FIFO.
1134 18 junho de
2014
Texas Instruments-produção de dados
™
Tiva TM4C1294NCPDT microcontrolador
reservado
Tipo RO RO RO RO RO RO RO RO RO RO RO RO RO RO RO RO
Restab
elecer 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0
15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0
Tipo RW RW RW RW RW RW RW RW RW RW RW RW RW RW RW RW
Restab
elecer 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0
Restabe
Bit / Campo Nome Tipo lecer Descrição
Software não deve contar com o valor de um pouco reservado.
31:16 reservado RO 0x0000 Fornecer
compatibilidade com os futuros produtos, o valor de um bit reservado
deve ser
preservado durante uma operação de leitura-modificação-gravação.
Valor Descrição
Unidade de comparação Digital 0 (ADCDCCMP0 e
0x0 ADCCCTL0)
Unidade de comparação Digital 1 (ADCDCCMP1 e
0x1 ADCCCTL1)
Unidade de comparação Digital 2 (ADCDCCMP2 e
0x2 ADCCCTL2)
Unidade de comparação Digital 3 (ADCDCCMP3 e
0x3 ADCCCTL3)
0x4 Digital Comparador Unidade 4 (ADCDCCMP4 e ADCCCTL4)
Unidade de comparação Digital 5 (ADCDCCMP5 e
0x5 ADCCCTL5)
Unidade de comparação Digital 6 (ADCDCCMP6 e
0x6 ADCCCTL6)
Unidade de comparação Digital 7 (ADCDCCMP7 e
0x7 ADCCCTL7)
Bit / Restabelece
Campo Nome Tipo r Descrição
1136 18 junho de
2014
Texas Instruments-produção de dados
™
Tiva TM4C1294NCPDT microcontrolador
reservado
Tipo RO RO RO RO RO RO RO RO RO RO RO RO RO RO RO RO
Restab
elecer 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0
15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0
Tipo RO RO RO RW RO RO RO RW RO RO RO RW RO RO RO RW
Restab
elecer 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0
Restabe
Bit / Campo Nome Tipo lecer Descrição
Software não deve contar com o valor de um pouco reservado.
31:13 reservado RO 0x0000 Fornecer
compatibilidade com os futuros produtos, o valor de um bit reservado
deve ser
preservado durante uma operação de leitura-modificação-gravação.
valor Descrição
0 A quarta amostra de entrada é seleccionado a partir de AIN
[15: 0]usando o ADCSSMUX1 ou ADCSSMUX2 registo.
Por exemplo, se oMUX3 campo é 0x0, AIN0 é selecionado.
1 A quarta amostra de entrada é seleccionado a partir de AIN
[19:16]usando o ADCSSMUX1 ou ADCSSMUX2 registo.
Por exemplo, se oMUX3 campo é 0x0, AIN16 é
selecionado.
Restabelece
Bit / Campo Nome Tipo r Descrição
reservado
Tipo RO RO RO RO RO RO RO RO RO RO RO RO RO RO RO RO
Restab
elecer 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0
15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0
Tipo RW RW RW RW RW RW RW RW RW RW RW RW RW RW RW RW
Restab
elecer 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0
31:16 reservado RO 0x0000 Software não deve contar com o valor de um pouco reservado. Fornecer
compatibilidade com os futuros produtos, o valor de um bit reservado
deve ser preservada através de uma operação de leitura-
modificação-gravação.
18 junho de 2014 1139
Texas Instruments-produção de dados
Conversor analógico-digital (ADC)
Restabelece
Bit / Campo Nome Tipo r Descrição
reservado
Tipo RO RO RO RO RO RO RO RO RO RO RO RO RO RO RO RO
Restab
elecer 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0
15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0
reservado MUX0
Tipo RO RO RO RO RO RO RO RO RO RO RO RO RW RW RW RW
Restab
elecer 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0
Restabel
Bit / Campo Nome Tipo ecer Descrição
Software não deve contar com o valor de um pouco reservado.
31: 4 reservado RO 0x0000.000 Fornecer
compatibilidade com os futuros produtos, o valor de um bit reservado
deve ser
preservado durante uma operação de leitura-modificação-gravação.
reservado
Tipo RO RO RO RO RO RO RO RO RO RO RO RO RO RO RO RO
Restab
elecer 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0
15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0
Tipo RO RO RO RO RO RO RO RO RO RO RO RO RW RW RW RW
Restab
elecer 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0
Restabel
Bit / Campo Nome Tipo ecer Descrição
Software não deve contar com o valor de um pouco reservado.
31: 4 reservado RO 0x0000.000 Fornecer
compatibilidade com os futuros produtos, o valor de um bit reservado
deve ser
preservado durante uma operação de leitura-modificação-gravação.
valor Descrição
0 O pino de entrada especificado pelo registo ADCSSMUXn
é lido durante a primeira amostra da sequência da amostra.
1 O sensor de temperatura é lido durante a primeira amostra
da sequência da amostra.
valor Descrição
0 A interrupção crua não é afirmado para o controlador de
interrupção.
1 O sinal de interrupção em bruto (INR0bit) é afirmado no final de
conversão desta amostra. Se oMASK0 bit no registo ADCIM está
definido, a interrupção é promovido para o controlador de
interrupção.
valor Descrição
0 A amostragem e conversão continua.
1Este é o fim da sequência.
1142 18 junho de
2014
Texas Instruments-produção de dados
™
Tiva TM4C1294NCPDT microcontrolador
valor Descrição
0 As entradas analógicas não são diferencialmente amostrados.
1 A entrada analógica é diferencialmente amostrados. A
mordidela ADCSSMUXn correspondente deve ser definido
como o número par de "i", em que as entradas são
emparelhados "2i e 2i + 1".
reservado
Tipo RO RO RO RO RO RO RO RO RO RO RO RO RO RO RO RO
Restab
elecer 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0
15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0
reservado S0DCOP
Tipo RO RO RO RO RO RO RO RO RO RO RO RO RO RO RO RW
Restab
elecer 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0
Restabel
Bit / Campo Nome Tipo ecer Descrição
Software não deve contar com o valor de um pouco reservado.
31: 1 reservado RO 0x0000.000 Fornecer
compatibilidade com os futuros produtos, o valor de um bit reservado
deve ser
preservado durante uma operação de leitura-modificação-gravação.
valor Descrição
0 A amostra é guardada na sequência de amostras de FIFO3.
1 A amostra é enviada para a unidade de comparação digital
especificado pela S0DCSEL bit na ADCSSDC03 registrar, eo
valor não é escrito para o FIFO.
1144 18 junho de
2014
Texas Instruments-produção de dados
™
Tiva TM4C1294NCPDT microcontrolador
reservado
Tipo RO RO RO RO RO RO RO RO RO RO RO RO RO RO RO RO
Restab
elecer 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0
15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0
reservado S0DCSEL
Tipo RO RO RO RO RO RO RO RO RO RO RO RO RW RW RW RW
Restab
elecer 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0
Restabel
Bit / Campo Nome Tipo ecer Descrição
Software não deve contar com o valor de um pouco reservado.
31: 4 reservado RO 0x0000.000 Fornecer
compatibilidade com os futuros produtos, o valor de um bit reservado
deve ser
preservado durante uma operação de leitura-modificação-gravação.
Valor Descrição
Unidade de comparação Digital 0 (ADCDCCMP0 e
0x0 ADCCCTL0)
Unidade de comparação Digital 1 (ADCDCCMP1 e
0x1 ADCCCTL1)
Unidade de comparação Digital 2 (ADCDCCMP2 e
0x2 ADCCCTL2)
Unidade de comparação Digital 3 (ADCDCCMP3 e
0x3 ADCCCTL3)
0x4 Digital Comparador Unidade 4 (ADCDCCMP4 e ADCCCTL4)
Unidade de comparação Digital 5 (ADCDCCMP5 e
0x5 ADCCCTL5)
Unidade de comparação Digital 6 (ADCDCCMP6 e
0x6 ADCCCTL6)
Unidade de comparação Digital 7 (ADCDCCMP7 e
0x7 ADCCCTL7)
18 junho de 2014 1145
Texas Instruments-produção de dados
Conversor analógico-digital (ADC)
reservado
Tipo RO RO RO RO RO RO RO RO RO RO RO RO RO RO RO RO
Restab
elecer 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0
15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0
reservado EMUX0
Tipo RO RO RO RO RO RO RO RO RO RO RO RO RO RO RO RW
Restab
elecer 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0
Restabel
Bit / Campo Nome Tipo ecer Descrição
Software não deve contar com o valor de um pouco reservado.
31: 1 reservado RO 0x0000.000 Fornecer
compatibilidade com os futuros produtos, o valor de um bit reservado
deve ser
preservado durante uma operação de leitura-modificação-gravação.
valor Descrição
0 A entrada de amostra é seleccionado a partir de AIN [15:
0]usando o registo ADCSSMUX3. Por exemplo, se oMUX0
campo é 0x0,AIN0 é selecionado.
1 A entrada de amostra é seleccionado a partir de AIN
[19:16]usando o registo ADCSSMUX3. Por exemplo, se
oMUX0 campo é 0x0,AIN16 é selecionado.
1146 18 junho de
2014
Texas Instruments-produção de dados
™
Tiva TM4C1294NCPDT microcontrolador
reservado
Tipo RO RO RO RO RO RO RO RO RO RO RO RO RO RO RO RO
Restab
elecer 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0
15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0
reservado TSH0
Tipo RO RO RO RO RO RO RO RO RO RO RO RO RW RW RW RW
Restab
elecer 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0
Restabelece
Bit / Campo Nome Tipo r Descrição
Software não deve contar com o valor de um pouco reservado.
31: 4 reservado RO 0x0 Fornecer
compatibilidade com os futuros produtos, o valor de um bit reservado
deve ser
preservado durante uma operação de leitura-modificação-gravação.
Tipo RO RO RO RO RO RO RO RO WO WO WO WO WO WO WO WO
Restab
elecer 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0
15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0
Tipo RO RO RO RO RO RO RO RO WO WO WO WO WO WO WO WO
Restab
elecer 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0
Restabe
Bit / Campo Nome Tipo lecer Descrição
Software não deve contar com o valor de um pouco reservado.
31:24 reservado RO 0x00 Fornecer
compatibilidade com os futuros produtos, o valor de um bit reservado
deve ser
preservado durante uma operação de leitura-modificação-gravação.
Valor Descrição
0 Sem efeito.
1 Repõe a unidade 7 gatilho Comparador Digital às
suas condições iniciais.
valor Descrição
0 Sem efeito.
1 Repõe a unidade 6 gatilho Comparador Digital às
suas condições iniciais.
valor Descrição
0 Sem efeito.
1 Repõe a unidade 5 gatilho Comparador Digital às
suas condições iniciais.
valor Descrição
0 Sem efeito.
1 Repõe a unidade 4 gatilho Comparador Digital às
suas condições iniciais.
valor Descrição
0 Sem efeito.
1 Repõe a unidade 3 gatilho Comparador Digital às
suas condições iniciais.
valor Descrição
0 Sem efeito.
1 Redefine o Comparador Digital unidade 2 gatilho para
suas condições iniciais.
valor Descrição
0 Sem efeito.
1 Redefine o Comparador Digital unidade 1 gatilho para
suas condições iniciais.
valor Descrição
0 Sem efeito.
1 Redefine o Comparador Digital unidade 0 gatilho para
suas condições iniciais.
valor Descrição
0 Sem efeito.
1 Repõe a unidade 7 de interrupção Comparador Digital
às suas condições iniciais.
valor Descrição
0 Sem efeito.
1 Repõe a unidade 6 de interrupção Comparador Digital
às suas condições iniciais.
1150 18 junho de
2014
Texas Instruments-produção de dados
™
Tiva TM4C1294NCPDT microcontrolador
valor Descrição
0 Sem efeito.
1 Repõe a unidade 5 de interrupção Comparador Digital
às suas condições iniciais.
valor Descrição
0 Sem efeito.
1 Repõe a unidade 4 de interrupção Comparador Digital
às suas condições iniciais.
valor Descrição
0 Sem efeito.
1 Repõe a unidade 3 de interrupção Comparador Digital
às suas condições iniciais.
valor Descrição
0 Sem efeito.
1 Repõe a unidade 2 de interrupção Comparador Digital
às suas condições iniciais.
valor Descrição
0 Sem efeito.
1 Repõe a unidade 1 de interrupção Comparador Digital
às suas condições iniciais.
valor Descrição
0 Sem efeito.
1 Repõe a unidade 0 interrupção Comparador Digital às
suas condições iniciais.
reservado
Tipo RO RO RO RO RO RO RO RO RO RO RO RO RO RO RO RO
Restab
elecer 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0
15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0
Tipo RO RO RO RW RW RW RW RW RO RO RO RW RW RW RW RW
Restab
elecer 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0
Restabelece
Bit / Campo Nome Tipo r Descrição
31:13 reservado RO 0x0000.0 Software não deve contar com o valor de um pouco reservado. Fornecer
compatibilidade com os futuros produtos, o valor de um bit reservado
deve ser
preservado durante uma operação de leitura-modificação-gravação.
valor Descrição
0 Desactiva a máquina de estado de função de disparo.
dados de conversão ADC é ignorada pela função de gatilho.
1 Permite que a máquina de estado de função de disparo. Os
dados de conversão do ADC é usado para determinar se um
gatilho deve ser gerado de acordo com a programação doCTC e
CTM Campos.
18 junho de 2014 1153
Texas Instruments-produção de dados
Conversor analógico-digital (ADC)
Restabelece
Bit / Campo Nome Tipo r Descrição
Valor Descrição
0x0 low band
Dados ADC < COMP0 ≤ COMP1
0x1 mid Banda
COMP0 <ADC dados ≤ COMP1
0x2 reservado
0x3 banda alta
COMP0 ≤ COMP1 ≤ dados ADC
Valor Descrição
0x0 Sempre
Este modo gera um disparo cada vez que a conversão ADC
dados cai dentro da região operacional seleccionado.
0x1 Uma vez
Este modo gera um disparo a primeira vez que o ADC
dados de conversão entra na região operacional
seleccionado.
0x2 histerese sempre
Este modo gera um gatilho, quando os dados de conversão
do ADC
cai dentro da região operacional seleccionado e continua a
gerar o gatilho até que a condição de histerese é afastada
pelo
a introdução da região operacional oposto.
Note-se que os modos de histerese são definidos apenas
para CTC
codificações de 0x0 e 0x3.
0x3 histerese Uma vez
Este modo gera um disparo a primeira vez que o ADC
dados de conversão cai dentro da região operacional
seleccionado. Não
gatilhos adicionais são geradas até que a condição de
histerese
é eliminada por entrar na região operacional oposto.
Note-se que os modos de histerese são definidos apenas
para CTC
codificações de 0x0 e 0x3.
valor Descrição
0 Desabilita a interrupção comparação. dados de conversão
ADC não tem efeito sobre a geração de interrupção.
1 Permite a interrupção comparação. Os dados de conversão
do ADC é usado para determinar se uma interrupção deve
ser gerado de acordo com a programação doCIC e CIM
Campos.
valor Descrição
0x0Low Banda
Dados ADC < COMP0 ≤ COMP1
0x1Mid Banda
COMP0 ≤ dados ADC < COMP1
0x2reserved
0x3High Banda
COMP0 < COMP1 ≤ dados ADC
valor Descrição
0x0Always
Este modo gera uma interrupção cada vez que a conversão ADC
dados cai dentro da região operacional seleccionado.
0x1Once
Este modo gera uma interrupção a primeira vez que o ADC
dados de conversão entra na região operacional seleccionado.
0x2Hysteresis sempre
Este modo gera uma interrupção quando a conversão ADC
dados cai dentro da região operacional seleccionado e
continua
para gerar a interrupção até que a condição de histerese é
apagada
inserindo a região operacional oposto.
Note-se que os modos de histerese são definidos apenas para
CTC
codificações de 0x0 e 0x3.
0x3Hysteresis Uma vez
Este modo gera uma interrupção a primeira vez que o ADC
dados de conversão cai dentro da região operacional
seleccionado. Não
interrupções adicionais são geradas até que a condição de
histerese
é eliminada por entrar na região operacional oposto.
Note-se que os modos de histerese são definidos apenas para
CTC
codificações de 0x0 e 0x3.
18 junho de 2014 1155
Texas Instruments-produção de dados
Conversor analógico-digital (ADC)
reservado COMP1
Tipo RO RO RO RO RW RW RW RW RW RW RW RW RW RW RW RW
Restab
elecer 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0
15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0
reservado COMP0
Tipo RO RO RO RO RW RW RW RW RW RW RW RW RW RW RW RW
Restab
elecer 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0
Restabe
Bit / Campo Nome Tipo lecer Descrição
Software não deve contar com o valor de um pouco reservado.
31:28 reservado RO 0x0 Fornecer
compatibilidade com os futuros produtos, o valor de um bit reservado
deve ser
preservado durante uma operação de leitura-modificação-gravação.
1156 18 junho de
2014
Texas Instruments-produção de dados
™
Tiva TM4C1294NCPDT microcontrolador
Tipo RO RO RO RO RO RO RO RO RO RO RO RO RO RO RO RO
Restab
elecer 0 0 0 0 0 0 0 1 1 0 1 1 0 0 0 0
15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0
DC CH MCR
Tipo RO RO RO RO RO RO RO RO RO RO RO RO RO RO RO RO
Restab
elecer 0 0 1 0 0 0 0 1 0 1 0 0 0 1 1 1
Restabe
Bit / Campo Nome Tipo lecer Descrição
Software não deve contar com o valor de um pouco reservado.
31:25 reservado RO 0x00 Fornecer
compatibilidade com os futuros produtos, o valor de um bit reservado
deve ser
preservado durante uma operação de leitura-modificação-gravação.
valor Descrição
0 O módulo ADC não tem um sensor de temperatura.
1O módulo ADC tem um sensor de temperatura.
Valor Descrição
0x0 SAR
0x1 - 0x3 Reservado
Bit / Restabe
Campo Nome Tipo lecer Descrição
Valor Descrição
0x0-0x6 Reservado
taxa de conversão total (FCONV), Tal como definido por
0x7 TADC e nSH.
0x8 - 0xF Reservados
1158 18 junho de
2014
Texas Instruments-produção de dados
™
Tiva TM4C1294NCPDT microcontrolador
reservado
Tipo RO RO RO RO RO RO RO RO RO RO RO RO RO RO RO RO
Restab
elecer 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0
15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0
reservado MCR
Tipo RO RO RO RO RO RO RO RO RO RO RO RO RW RW RW RW
Restab
elecer 0 0 0 0 0 0 0 0 0 0 0 0 0 1 1 1
Restabelece
Bit / Campo Nome Tipo r Descrição
0x0000.0000 Software não deve contar com o valor de um pouco reservado.
31: 4 reservado RO Fornecer
compatibilidade com os futuros produtos, o valor de um bit reservado
deve ser
preservado durante uma operação de leitura-modificação-gravação.
Valor Descrição
0x0 Reservado
taxa de conversão oitavo. Após uma conversão completa,
0x1 a
lógica faz uma pausa para 112 TADC períodos antes de
começar o próximo
conversão.
0x2 Reservado
taxa de conversão trimestre. Após uma conversão
0x3 completa, a
lógica pausa por 48 TADC períodos antes de começar o
próximo
conversão.
0x4 Reservado
taxa de conversão de metade. Depois de uma conversão for
0x5 concluída, a lógica
faz uma pausa durante 16 tADC períodos antes de
começar o próximo
conversão.
0x6 Reservado
taxa de conversão total (FCONV), Tal como definido por
0x7 TADC e nSH.
0x8 - 0xF Reservados
18 junho de 2014 1159
Texas Instruments-produção de dados
Conversor analógico-digital (ADC)
reservado
Tipo RO RO RO RO RO RO RO RO RO RO RO RO RO RO RO RO
Restab
elecer 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0
15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0
reservado CLKDIV CS
Tipo RO RO RO RO RO RO RW RW RW RW RW RW RW RW RW RW
Restab
elecer 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 1
Restabelece
Bit / Campo Nome Tipo r Descrição
0x0000.00 Software não deve contar com o valor de um pouco reservado.
31:10 reservado RO Fornecer
compatibilidade com os futuros produtos, o valor de um bit reservado
deve ser
preservado durante uma operação de leitura-modificação-gravação.
Valor Descrição
0x0 /1
0x1 /2
0x2 /3
0xN / (N + 1)
Valor Descrição
0x0 PLL VCO dividido por CLKDIV.
fonte de relógio alternam conforme definido pelo registo
0x1 ALTCLKCFG
no módulo de controle do sistema.
0x2 MOSC
0x2 - 0xF Reservados
1160 18 junho de
2014
Texas Instruments-produção de dados
™
Tiva TM4C1294NCPDT microcontrolador
■ gerador de taxa de transmissão programável que permite velocidades de até 7,5 Mbps para
velocidade normal (dividir por 16) e 15 Mbps para alta velocidade (divisão por 8)
■ Separado de transmissão 16x8 (TX) e receber FIFO (RX) para reduzir a CPU de carga de
serviço de interrupção
- 5, 6, 7, ou 8 bits de dados
- Suporte de funções codificador / decodificador IrDA SIR para taxas de dados de até 115,2
Kbps half-duplex
- Suporte do normal 3/16 e baixo consumo de energia (1.41-2.23 mS) durações bit