Documenti di Didattica
Documenti di Professioni
Documenti di Cultura
15)
ASIGNATURA: ELECTRÓNICA II
No. de práctica
TÍTULO DE LA PRÁCTICA: CURVA CARACTERÍSTICA DEL TRANSISTOR JFET Y
NIVELES DE OPERACIÓN.
NOMBRES: Ronald Mullo 1
HORARIO:Martes 6:00 pm 8:00 pm
A. OBJETIVOS DE LA PRÁCTICA
Construir la curva característica de un transistor FET, a través de la aplicación de las leyes, teorías y modelos
matemáticos que rigen a éstos, para comprender el funcionamiento y comportamiento del mismo.
B. FUNDAMENTO TEÓRICO
Introducción
El transistor de efecto de campo FET es un dispositivo de 3 terminales que se utiliza para diversas aplicaciones,
en gran parte, similares a las del transistor BJT aunque la principal diferencia entre los dos tipos de transistores
es el hecho de que el transistor BJT es un dispositivo controlado por corriente como se describe en la figura
5.1.a, mientras que el transistor JFET es un dispositivo controlado por voltaje como se muestra en la figura 5.1.b.
En otras palabras, la corriente 𝐼𝐼 de la figura 5.1.a es una función directa del nivel de 𝐼𝐼 . Para el FET la corriente
𝐼𝐼 será una función del voltaje 𝐼𝐼𝐼 aplicado al circuito de entrada, como se muestra en la figura 5.1.b. En cada
caso, la corriente del circuito de salida se controla por un parámetro del circuito de entrada, en un caso es con un
nivel de corriente y en el otro, con un voltaje aplicado. 1
La construcción básica del JFET de canal- n se muestra en la figura 5.2. Observe que la mayor parte de la
estructura es el material de tipo n que forma el canal entre las capas integradas de material de tipo p. La parte
superior del canal de tipo n se encuentra conectada por medio de un contacto óhmico a una terminal referida
1
Teoría de Circuitos y Dispositivos Electrónicos, R.L Boylestad, L. Nashelsky. 8Ed., Editorial PHH, Cap. 5, pág.245
1
como Drenaje (D), mientras que el extremo inferior del mismo material se conecta por medio de un contacto
óhmico a una terminal referida como fuente (S). Los dos materiales de tipo p se encuentran conectados entre sí
y también con la terminal de compuerta (G). Por lo tanto, el drenaje y la fuente se encuentran conectados a los
extremos del canal de tipo n y la compuerta a las dos capas de material tipo p. En ausencia de potencial alguno
aplicado, el JFET cuenta con dos uniones p-n bajo condiciones sin polarización. El resultado es una región de
agotamiento en cada unión como se muestra en la figura 5.2, la cual se asemeja a la misma región de un diodo
bajo condiciones sin polarización. Recuerde también que una región de agotamiento es aquella región que no
presenta portadores libres y es, por tanto, incapaz de soportar la conducción a través de ella.2
Preparatorio
1. Simule el circuito que se ilustra en la Figura 1, en el software de simulación livewire. (escoger el transistor
2N4093 para la simulación).
2. Establezca VGG de modo que VGS esté en 0V.
3. Ajuste VDD por cada valor de VDS que incluye en la Tabla 1. Con la sonda de corriente mida el valor de ID
para cada valor de VDS y regístrelo en la Tabla 1.
4. Ajuste VGG para que VGS = -0,5V. Repita el paso 3 manteniendo VGG constante.
5. Repita los pasos 3 y 4 para todos los valores de VGS en la Tabla 1.
6. Con los datos de la Tabla 1, grafique las curvas características de drenaje para la configuración en fuente
común del transistor, Recuerde: VDS es el eje horizontal e ID, el eje vertical.
2
Teoría de Circuitos y Dispositivos Electrónicos, R.L Boylestad, L. Nashelsky. 8Ed., Editorial PHH, Cap. 5, pág. 247
2
Práctica
𝐼𝐼
𝐼𝐼𝐼 (V)
3
𝐼𝐼
𝐼𝐼𝐼 (V)
-2 0 0 0 0 0 0.03 0.2
G. SIMULACIONES, CALCULOS.
Adjuntar el gráfico de la simulación correspondiente a la Figura 1, debe observarse la lectura en los dos
voltímetros y el amperímetro para:
H. CONCLUSIONES Y RECOMENDACIONES
I. BIBLIOGRAFÍA
J. ANEXOS
4
5