Documenti di Didattica
Documenti di Professioni
Documenti di Cultura
UNIVERSIDAD NACIONAL
MAYOR DE SAN MARCOS
(Universidad del Perú, DECANA DE AMÉRICA)
FACULTAD DE ELECTRONICA
CICLO: QUINTO
CODIGO: 16190080
2018
LABORATORIO N° 5:
A) Diseñar usando DOS multiplexores CI 74151 y algunas puertas
adicionales, diseñar un multiplexor 16 a 1. Se pide:
Diagramas lógicos
Descripción general:
El DM74LS138 decodifica uno de ocho líneas, basado en Las tres entradas de selección
binarias y las Tres entradas de habilitación. Dos bajas activas y una alta activa Permiten
reducir la necesidad de puertas o inversores externos Cuando se expande. Se puede
implementar un decodificador de 24 líneas Sin inversores externos, y un decodificador de
32 líneas Requiere sólo un inversor. Una entrada de habilitación se puede utilizar como Una
entrada de datos para aplicaciones de demultiplexación.
Diagrama de conexión:
Tabla de verdad:
Diagramas lógicos
Descripción general:
Los modelos 46A y 47A ofrecen salidas de baja activa diseñadas para
Conduciendo LED de ánodo común o indicadores incandescentes directamente.
Todos los circuitos tienen entradas / salidas de ondulación completa
Controles y una entrada de prueba de la lámpara. Identificación de segmentos
Y las pantallas resultantes se muestran en una página siguiente. Monitor
Patrones para BCD entrada cuenta por encima de nueve son únicos
Símbolos para autenticar las condiciones de entrada.
Todos los circuitos incorporan sistemas automáticos de dirección y / o de arrastre,
Control de supresión cero (RBI y RBO). Prueba de la lámpara
(LT) de estos dispositivos se puede realizar en cualquier momento cuando
El nodo BI / RBO se encuentra en un nivel lógico alto. Todos los tipos contienen
Una entrada de borrado (BI) que se puede utilizar para controlar
La intensidad de la lámpara (pulsando) o para inhibir las salidas.
Características:
- Todos los tipos de circuitos cuentan con la modulación de intensidad de la lámpara
Capacidad
- Salidas de colector abierto indicadores de accionamiento directamente
- Disposición de prueba de lámpara
- Supresión de cero de arrastre / final
1: BI / RBO es una lógica wire-AND que sirve como entrada de borrado (BI) y / o salida de
ondulación (RBO).
2: La entrada de borrado (BI) debe estar abierta o mantenida a un nivel lógico alto cuando se
desean las funciones de salida 0 a 15. La entrada de supresión de ondulación (RBI) debe
Ser abierto o alto si no se desea borrar un decimal cero.
3: Cuando se aplica un nivel lógico bajo directamente a la entrada de borrado (BI), todas las salidas
de segmento son altas independientemente del nivel de cualquier otra entrada.
4: Cuando la entrada de borrado de ondulación (RBI) y las entradas A, B, C y D están a un nivel
bajo con la entrada de prueba de la lámpara alta, todas las salidas de segmento salen H y la
ondulación
Salida (RBO) va a un nivel bajo (condición de respuesta).
5: Cuando la salida de blanking / blanking (BI / RBO) está abierta o se mantiene alta y baja se
aplica a la entrada de prueba de lámpara, todas las salidas de segmento son L.
H e Nivel alto, L e Nivel bajo, X e Do Not Care
Diagrama lógico:
𝑓(𝑥1 , 𝑥2 , 𝑥3 ) = 𝜋𝑀(0,2,4,6)
𝑓(𝑥1 , 𝑥2 , 𝑥3 ) = (𝑚0 )𝑥(𝑚2 )𝑥(𝑚4 )𝑥(𝑚6 )
𝑓(𝑥1 , 𝑥2 , 𝑥3 ) = (𝐴 + 𝐵 + 𝐶)(𝐴 + 𝐵̅ + 𝐶)(𝐴̅ + 𝐵 + 𝐶)(𝐴̅ + 𝐵̅ + 𝐶)
𝑓(𝑥1 , 𝑥2 , 𝑥3 ) = 𝐶
Tabla de verdad:
A B C F
0 0 0 1 D0
0 0 1 0 D1
0 1 0 1 D2
0 1 1 0 D3
1 0 0 1 D4
1 0 1 0 D5
1 1 0 1 D6
1 1 1 0 D7
Multiplexores 8:1
Figura: “ejemplo F”
Multiplexores 4:1
Decodificadores 3:8 y puertas OR
TABLA DE VERDAD PARA EL DECODIFICADOR:
C B A Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7 F
0 0 0 0 1 1 1 1 1 1 1 1
0 0 1 1 0 1 1 1 1 1 1 0
0 1 0 1 1 0 1 1 1 1 1 1
0 1 1 1 1 1 0 1 1 1 1 0
1 0 0 1 1 1 1 0 1 1 1 1
1 0 1 1 1 1 1 1 0 1 1 0
1 1 0 1 1 1 1 1 1 0 1 1
1 1 1 1 1 1 1 1 1 1 0 0
X Y Z0 Z1 F
0 0 0 0 0
0 0 0 1 1
0 0 1 0 0
0 0 1 1 1
0 1 0 0 1
0 1 0 1 1
0 1 1 0 1
0 1 1 1 0
1 0 0 0 1
1 0 0 1 1
1 0 1 0 1
1 0 1 1 1
1 1 0 0 0
1 1 0 1 0
1 1 1 0 1
1 1 1 1 0
Función Booleana
𝐹 = (𝑋̅𝑌 + 𝑋𝑌̅)(𝑍
̅̅̅1 )(𝑍
̅̅̅𝑂̅) + (𝑋 + 𝑌)(𝑍
̅̅̅1 )(𝑍𝑂 ) + (𝑋𝑌
̅̅̅̅)(𝑍1 )(𝑍
̅̅̅𝑂̅) + (𝑌̅)(𝑍1 )(𝑍𝑂 )
Tabla de Verdad
Z1 Z0 F
0 0 𝑋̅𝑌 + 𝑋𝑌̅
0 1 𝑋+𝑌
1 0 ̅̅̅̅
𝑋𝑌
1 1 𝑌̅
Figura: “ejemplo G”