LABORATORIO COMPUERTAS LÓGICAS

Maria Fernanda Calderón, Santiago Puerta, Brandon Morales.

Electrónica Digital.

Resumen - En el presente informe de Dispositivo No. Compuertas No. Entradas No. Salidas
laboratorio sobre Compuertas Lógicas de la 74LS04 6 6 6
asignatura Electrónica Digital, se registran 74LS32 4 8 4
y analizan los datos obtenidos durante la 74LS08 4 8 4
práctica, la cual se desarrolló en base a la 74LS02 4 8 4
guı́a proporcionada por el docente. Se estu- 74LS00 4 8 4
dian el comportamiento de las compuertas 74LS86 4 8 4
lógicas en circuitos de electrónica digital, se Tabla 2.
realizan los montajes y simulaciones de los
circuitos propuestos, para posteriormente to-
mar registro de los resultados y completar la
información de interés. 1.2. Obtener, mediante simulación, la ta-
bla de verdad de los circuitos pro-
puestos.
1. PROCEDIMIENTO
1.1. Realizar búsqueda de las datas- NOT
heets de circuitos integrados digita- En lógica digital, un inversor, es una puerta lógica
les. Completar información requeri- que implementa la negación lógica. En la Tabla 3
da, mediante las tablas propuestas. se presenta la tabla de verdad del circuito NOT. Se
realizan las simulaciones del circuito en el programa
En el Anexo de este documento se encuentran Proteus, las cuales se presentan en la Figura 1 y la
los datasheets de los siguientes circuitos integrados Figura 2.
digitales en su respectivo orden.

74LS04

74LS32
C C
74LS08
1 0
74LS02 0 1
Tabla 3. Tabla de verdad.
74LS00

74LS86

En base de las caracterı́sticas técnicas de los an-

teriores circuitos integrados digitales, se construye
la Tabla 1 y Tabla 2.

Dispositivo Familia (CMOS/TTL) Función Lógica

74LS04 TTL Inversor
74LS32 TTL OR
74LS08 TTL AND
74LS02 TTL NOR
74LS00 TTL NAND
74LS86 TTL Exclusive-OR Figura 1. Simulación del circuito NOT (en estado
Tabla 1. lógico 1).

1
 C1 C2 C1.C2
1 1 1
1 0 0
0 1 1
0 0 0
Tabla 5. Tabla de verdad del 7408.

Figura 2. Simulación del circuito NOT (en estado

lógico 0).

OR
Es una puerta lógica digital que realiza la operación
suma lógica. En la Tabla 4 se presenta la respecti- Figura 5. Circuito AND.
va tabla de verdad del circuito OR. Se realizan las
simulaiones del circuito en Figura 3 y Figura 4.

C1 C2 C1 + C2
1 1 1
1 0 1
0 1 1
0 0 0
Tabla 4. Tabla de verdad.
Figura 6. Circuito AND.

NOR
Es una puerta lógica digital que realiza la operación
de suma lógica negada. En la Tabla 6 se presenta la
respectiva tabla de verdad del circuito NOR. Se rea-
liza las simulaciones del circuito, Figura 7 y Figura
8.

Figura 3. Circuito OR.

C1 C2 C1 NOR C2
1 1 0
1 0 0
0 1 0
0 0 0
Tabla 6. Tabla de verdad NOR.

Figura 4. Circuito OR.

AND
Es una puerta lógica digital que realiza la operación
producto lógico. En la Tabla 5 se presenta la respec-
tiva tabla de verdad del circuito AND. Se realizan
las simulaciones del circuito en Figura 5 y Figura 6. Figura 7. Simulación Circuito NOR.

2
 C1 C2 C1 XOR C2
1 1 0
1 0 1
0 1 1
0 0 0
Tabla 8. Tabla de verdad.

1.3. ¿Qué es el retardo de propagación de

una compuerta lógica?
Figura 8. Simulación Circuito NOR.
Diseñar un circuito con el que se
pueda evidenciar esto de forma ex-
NAND perimental.
Es una puerta lógica digital que realiza la función Circuito de Retardo 555
producto lógico negado, es decir, el producto lógico Una señal lógica siempre experimenta un retraso al
seguido por un inversor. En la Tabla 7 se presenta recorrer el circuito. Los dos tiempos de retraso de
la respectiva tabla de verdad del circuito NAND. propagación se definen como sigue:
Se realiza las simulaciones del circuito, Figura 9 y
Figura 10.
Tiempo de retraso al pasar del estado lógico 0
al 1 lógico (de BAJO a ALTO).

C1 C2 C1 NAND C2 Tiempo de retraso al pasar del estado lógico 1

1 1 0 al 0 lógico (de ALTO a BAJO).
1 0 1
0 1 0
Para esto se mide entre los puntos de 50 por
0 0 1
ciento en las transiciones de entrada y de salida. En
Tabla 7. Tabla de verdad para el 7400.
términos generales, no son el mismo valor y ambos
varı́an según las condiciones de carga. Los valores de
los tiempos de propagación se utilizan como una me-
dida de la velocidad relativa de los circuitos lógicos.
Por ejemplo, un circuito lógico con valores de 1 ns
es un circuito lógico más rápido que uno con valores
de 20 ns en condiciones especificadas de carga.

Componentes:

Figura 9. Simulación Circuito NAND.

Circuito 555

2 Resistencias de 1 KΩ

Condensador de 47 µf

2 LED

Pulsador

Figura 10. Simulación Circuito NAND. Resistencia de 100 KΩ

XOR Fórmula para el retardo en segundos:

Es una puerta lógica digital que implementa el o ex- T = 1.1×R1×C1
clusivo. En la Tabla 8 se presenta la respectiva tabla
de verdad del circuito XOR. T = 1.1×100.000×0.000047 → 45.7 segundos

3
 Figura 15

NAND
Figura 11. Circuito de Retardo 555.

Figura 16

Figura 12. Circuito de Retardo 555.

Figura 17

Figura 13. Circuito de Retardo 555.

Figura 18

1.4. ¿Cómo se pueden implementar las

funciones de las compuertas lógicas
utilizadas en la práctica, mediante el
uso de transistores BJT?

A continuación se presentan las simulaciones pa-

ra cada una de las compuertas lógicas trabajadas: Figura 19

NOT
NOR

Figura 14 Figura 20

4
 Figura 22

Figura 21
Figura 23

ANEXOS
Los anexos del presente informe se encuentran
en los archivos pdf, adjuntados al documento inde-
pendientemente.