Ingeniería Técnica en Informática de Sistemas

Fundamentos de computadores. Curso 1ª

Enunciado correspondiente al tercer parcial y final de la asignatura
LEER ES IMPORTANTE:
Los alumnos que tengan que realizar sólo el tercer parcial resolverán las cuestiones 1d, 1e y el problema 3.
Los alumnos que tengan que realizar el final resolverán todo el examen. Existe la posibilidad de resolver
todo el examen y que los profesores evalúen cual es la mejor opción.
Este enunciado tiene que entregarse con el nombre e indicando la opción elegida.
Nombre:

Tercer parcial
Final
Evaluar la mejor opción

1. Responda a las siguientes cuestiones:

a) Indique el rango de números representables con n bits si se representan:
- números sin signo
- números con signo en notación ca1.
- números con signo en notación ca2.
- números con signo en notación signo-magnitud.
n-1
– números en exceso 2 .

b) Defina el tiempo de propagación de una puerta lógica.

c) Calcule el tamaño ocupado en MB (megabytes) de una imagen de 1024x768 pixels y 24 bits por pixel de
profundidad de color.
d) Considera el circuito de la figura 1. Éste constituye la etapa iésima de un contador de n bits. Razone qué
tipo de cuenta realiza dicho contador.

Ti-1
0
q i-1 Ti qi
(T0=1) Ti-1
1
q i-1
U/D zi

Figura 1

e) Incorpore a la etapa del apartado (d) la operación de carga en paralelo:

– de forma síncrona
– de forma asíncrona

2. A un depósito (figura 2) acceden cuatro canalizaciones de líquido, cada una de las cuales es capaz de
suministrar un caudal determinado. Las canalizaciones son controladas por una electroválvula cuyo estado
(abierto o cerrado) depende de una variable binaria. Llamemos a,b,c,d a las variables binarias que
controlan las electroválvulas de entrada. Estas variables binarias son generadas por un sistema de control
de acceso al depósito. Las canalizaciones de salida evacúan un caudal diferente a las de entrada. Se pide
diseñar el circuito lógico sólo con NAND, para el gobierno de las electroválvulas de salida, de tal forma que
el caudal total de entrada sea igual al de salida, y teniendo en cuenta que nunca podrán estar abiertas más
de dos electroválvulas de entrada.
 5 l/s 5 l/s
15 l/s 10 l/s
25 l/s 20 l/s

30 l/s 30 l/s

a a A
b b B
c c C
d d D
Figura 2

3.Por una línea x se reciben grupos de 4 bits de forma que los tres primeros representan un dato y el cuarto bit
del grupo es siempre “0”. Diseñe un circuito secuencial que tome x como entrada y que genere una saliza z
que produzca la misma secuencia recibida por x, salvo el cuarto bit, que debe ser un bit de paridad par. Esto
es, el cuarto bit toma un valor tal que los grupos de 4 bits generados poseen siempre un número par de unos.

Ejemplo:
x: 0100 1100 0000 1110 ...
z: 0101 1100 0000 1111 ...

Realice el diseño empleando biestables D y puertas NAND.