Sei sulla pagina 1di 28

Corso di MICROELETTRONICA (A.A.

2000/2001) - Tecnologia Planare del Silicio

TEC N OL O GIA PLAN A RE DEL SILICIO


C M O S & BiC M O S

INTR O D UZIONE

I circuiti integrati sono strutture fisiche distribuite e


complesse che in generale non sono descrivibili con
circuiti a parametri concentrati.
 Vi è interazione fra le regioni del circuito integrato (la
posizione relativa delle parti è importante).
 Il tempo di propagazione dei segnali può non essere
trascurabile (alte frequenze e regioni conduttive estese).

Le proprietà fisiche dei materiali non sono


completamente note e variano da punto a punto (e
da circuito integrato a circuito integrato).

© 1999-2001 Zs. M. Kovács Vajna Tecnologia

1 © 1999-2001 Zs. M. Kovács Vajna (DEA - Università di Brescia) 1


Corso di MICROELETTRONICA (A.A. 2000/2001) - Tecnologia Planare del Silicio

INTR O D UZIONE

Analisi delle strutture fisiche:


Si possono individuare (creare) semplici strutture fisiche che
si presentano frequentemente. Tali strutture possono essere
modellate con elementi circuitali ideali (o circuiti equivalenti),
ma tali modelli dipendono delle condizioni operative
(temperature, frequenze, correnti, tensioni applicate ecc.).
Sintesi di circuiti integrati:
Avendo individuato la corrispondenza fra strutture fisiche ed
elementi circuitali, l’integrazione di un circuito avviene
giustaponendo (e isolando) le opportune strutture fisiche. Il
circuito ideale di partenza rappresenta un modello, non
necessariamente valido, del circuito integrato ottenuto.
Inoltre, la validità di tale modello dipende dalle condizioni
operative.

© 1999-2001 Zs. M. Kovács Vajna Tecnologia

INDICE
Processo
 Tecniche fondamentali
 Tecniche selettive
Strutture fondamentali
 Contatti / Via
 Pad
 Induttore
 Resistore
 Condensatore
 Transistore MOS
 Transistore Bipolare
 Diodo
 Isolamento dei dispositivi
Regole di Layout

© 1999-2001 Zs. M. Kovács Vajna Tecnologia

2 © 1999-2001 Zs. M. Kovács Vajna (DEA - Università di Brescia) 2


Corso di MICROELETTRONICA (A.A. 2000/2001) - Tecnologia Planare del Silicio

IL CHIP

© 1999-2001 Zs. M. Kovács Vajna Tecnologia

U N CHIP DALL’ALTO

ST10f163
microcontrollore
tecnologia
0.5m
5V
128kbyte
memoria FLASH
(on board)

1998

© 1999-2001 Zs. M. Kovács Vajna Tecnologia

3 © 1999-2001 Zs. M. Kovács Vajna (DEA - Università di Brescia) 3


Corso di MICROELETTRONICA (A.A. 2000/2001) - Tecnologia Planare del Silicio

SEZIONE VERTICALE

© 1999-2001 Zs. M. Kovács Vajna Tecnologia

SC HE M ATIZZAZIONE

© 1999-2001 Zs. M. Kovács Vajna Tecnologia

4 © 1999-2001 Zs. M. Kovács Vajna (DEA - Università di Brescia) 4


Corso di MICROELETTRONICA (A.A. 2000/2001) - Tecnologia Planare del Silicio

ELE M E NTI DI PRO CESS O

deposito di deposito di
ossido metallo

deposito di deposito di
ossido metallo

taglio
crescita di
nell’ossido
ossido sottile
sul substrato
deposito di
ossido
diffusione
nel substrato
deposito di
polisilicio substrato
sull’ossido

© 1999-2001 Zs. M. Kovács Vajna Tecnologia

M O S ELE M E NTA RE

crescita di crescita di ossido


ossido sottile spesso sul substrato
deposito di sul substrato
metallo

taglio deposito di
nell’ossido polisilicio diffusione
substrato sull’ossido deposito di
nel substrato
ossido

© 1999-2001 Zs. M. Kovács Vajna Tecnologia

5 © 1999-2001 Zs. M. Kovács Vajna (DEA - Università di Brescia) 5


Corso di MICROELETTRONICA (A.A. 2000/2001) - Tecnologia Planare del Silicio

TEC NICHE FON D A M E NTALI

Creazione del substrato


Fotolitografia
Ossidazione
Rimozione/taglio di materiale (etching)
Impianto e diffusione di drogante
Deposito
Planarizzazione

Quanto segue mostra solo i principi fisici:


vi sono tecniche molto diverse e più complesse nei processi attuali
© 1999-2001 Zs. M. Kovács Vajna Tecnologia

SU BSTR AT O
Hastings

silicio
monocristallino
 = 5”  12”

© 1999-2001 Zs. M. Kovács Vajna Tecnologia

6 © 1999-2001 Zs. M. Kovács Vajna (DEA - Università di Brescia) 6


Corso di MICROELETTRONICA (A.A. 2000/2001) - Tecnologia Planare del Silicio

SU BSTR AT O

wafer
Taglio in fette

Processo
planare

chips o dice
silicio
monocristallino Taglio

© 1999-2001 Zs. M. Kovács Vajna Tecnologia

W A FE R
Hastings

© 1999-2001 Zs. M. Kovács Vajna Tecnologia

7 © 1999-2001 Zs. M. Kovács Vajna (DEA - Università di Brescia) 7


Corso di MICROELETTRONICA (A.A. 2000/2001) - Tecnologia Planare del Silicio

W A FE R

© 1999-2001 Zs. M. Kovács Vajna Tecnologia

TEC NICHE FON D A M E NTALI

Creazione del substrato


Fotolitografia
Ossidazione
Rimozione/taglio di materiale (etching)
Impianto e diffusione di drogante
Deposito
Planarizzazione

© 1999-2001 Zs. M. Kovács Vajna Tecnologia

8 © 1999-2001 Zs. M. Kovács Vajna (DEA - Università di Brescia) 8


Corso di MICROELETTRONICA (A.A. 2000/2001) - Tecnologia Planare del Silicio

FOT OLITO G R AFIA

Hastings
© 1999-2001 Zs. M. Kovács Vajna Tecnologia

FOT OLITO G R AFIA (1/4)


Si desidera operare selettivamente
(patterning) su una superficie
secondo una maschera opportuna
(es. rimuovere una parte,
aggiungere un materiale solo in
alcune zone, ecc.)

1) Deposito (o crescita) del


materiale mascherante per
l’operazione desiderata su tutta la
superficie
2) Deposito di fotoresist (polimero
fotosensibile) in forma liquida su
tutta la superficie che viene fatta
solidificare termicamente

© 1999-2001 Zs. M. Kovács Vajna Tecnologia

9 © 1999-2001 Zs. M. Kovács Vajna (DEA - Università di Brescia) 9


Corso di MICROELETTRONICA (A.A. 2000/2001) - Tecnologia Planare del Silicio

FOT OLITO G R AFIA (2/4)


La maschera consiste
normalmente in una lastra di vetro
con deposito di cromo ritagliato
fotograficamente.
3) Si irradia la struttura con raggi
UV (la maschera non fa passare i
raggi nella parte scura)
La risoluzione del trasferimento del pattern
è limitata dalla diffrazione e dal fotoresist.

I raggi UV cambiano le proprietà


chimiche (solubilità in un
opportuno solvente) del fotoresist
nelle zone irradiate.
L’uso di fotoresist positivo e negativo nello
stesso processo permette di ridurre il
numero di maschere (50k$-500k$/set).
© 1999-2001 Zs. M. Kovács Vajna Tecnologia

FOT OLITO G R AFIA (3/4)

4p) Se il fotoresist è “positivo”,


viene rimossa chimicamente la
parte esposta ai raggi UV
Il fotoresist positivo in genere richiede
tempi di esposizione più lunghi (è meno
sensibile), ma ha risoluzione maggiore.
5p) Viene rimosso il materiale
sottostante secondo la sagoma del
fotoresist

6p) Viene rimosso il fotoresist,


lasciando lo strato mascherante
con la sagoma della parte nera
della maschera richiesta

© 1999-2001 Zs. M. Kovács Vajna Tecnologia

10 © 1999-2001 Zs. M. Kovács Vajna (DEA - Università di Brescia) 10


Corso di MICROELETTRONICA (A.A. 2000/2001) - Tecnologia Planare del Silicio

FOT OLITO G R AFIA (4/4)

4n) Se il fotoresist è “negativo”,


viene rimossa chimicamente la
parte non esposta ai raggi UV
Il fotoresist negativo in genere richiede
tempi di esposizione più corti, ma ha
risoluzione minore.
5n) Viene rimosso il materiale
sottostante secondo la sagoma del
fotoresist

6n) Viene rimosso il fotoresist,


lasciando lo strato mascherante
con la sagoma della parte
trasparente della maschera
richiesta
© 1999-2001 Zs. M. Kovács Vajna Tecnologia

FOT O RESIST
Hastings

© 1999-2001 Zs. M. Kovács Vajna Tecnologia

11 © 1999-2001 Zs. M. Kovács Vajna (DEA - Università di Brescia) 11


Corso di MICROELETTRONICA (A.A. 2000/2001) - Tecnologia Planare del Silicio

TEC NICHE FON D A M E NTALI

Creazione del substrato


Fotolitografia
Ossidazione
Rimozione/taglio di materiale (etching)
Impianto e diffusione di drogante
Deposito
Planarizzazione

© 1999-2001 Zs. M. Kovács Vajna Tecnologia

O SSIDAZIONE (1/2)
Il processo di ossidazione viene
usato per creare: isolamento fra
elementi conduttivi (gate, trench),
riempitivo per planarizzazione.
Serve anche in alcuni passi
intermedi di processo per le sue
proprietà chimico-meccaniche.
Avviene per crescita o deposito.
Esistono diverse reazioni chimiche
che portano alla ossidazione e
metodologie catalizzanti.
dry: Si+O2SiO2;
wet: Si+2H2OSiO2+4H2

La crescita dell’ossido consuma il


substrato: l’ossido penetra per il
45% nel substrato e sporge per il
55% circa.
© 1999-2001 Zs. M. Kovács Vajna Tecnologia

12 © 1999-2001 Zs. M. Kovács Vajna (DEA - Università di Brescia) 12


Corso di MICROELETTRONICA (A.A. 2000/2001) - Tecnologia Planare del Silicio

O SSIDAZIONE (2/2)
Il substrato viene ossidato in
alcuni passi tecnologici solo in
regioni limitate (oppure si ossida
una regione dove è già stato
cresciuto dell’ossido
precedentemente).

L’ossido penetra per il 45% nel


substrato e sporge per il 55%
circa. (Dove l’ossido è più spesso
la crescita è più lenta.)

Quando viene rimosso l’ossido, la


superficie non è più piana!

© 1999-2001 Zs. M. Kovács Vajna Tecnologia

W A FE R BO AT
Hastings

© 1999-2001 Zs. M. Kovács Vajna Tecnologia

13 © 1999-2001 Zs. M. Kovács Vajna (DEA - Università di Brescia) 13


Corso di MICROELETTRONICA (A.A. 2000/2001) - Tecnologia Planare del Silicio

TEC NICHE FON D A M E NTALI

Creazione del substrato


Fotolitografia
Ossidazione
Rimozione/taglio di materiale (etching)
Impianto e diffusione di drogante
Deposito
Planarizzazione

© 1999-2001 Zs. M. Kovács Vajna Tecnologia

ETC HING
Etching chimico (selettivo) e/o
fisico (anisotropo)

Il materiale mascherante è stato


selettivamente rimosso

Wet-etching isotropo (porta al


Dry-etching anisotropo e selettivo caratteristico undercut) e selettivo

© 1999-2001 Zs. M. Kovács Vajna Tecnologia

14 © 1999-2001 Zs. M. Kovács Vajna (DEA - Università di Brescia) 14


Corso di MICROELETTRONICA (A.A. 2000/2001) - Tecnologia Planare del Silicio

TEC NICHE FON D A M E NTALI

Creazione del substrato


Fotolitografia
Ossidazione
Rimozione/taglio di materiale (etching)
Impianto e diffusione di drogante
Deposito
Planarizzazione

© 1999-2001 Zs. M. Kovács Vajna Tecnologia

DIFFUSIONE E IMPIANT O
p : boro (B)
n : fosforo (P), arsenico (As),
antimonio (Sb)
Il profilo di drogaggio dipende
dalla tecnica usata: diffusione o
impianto ionico.
Impianto in due passi:

1) Predeposizione del drogante

2) Processo termico drive-in del


drogante, che diffonde il drogante
nella struttura (con annealing per
impianto ionico)

© 1999-2001 Zs. M. Kovács Vajna Tecnologia

15 © 1999-2001 Zs. M. Kovács Vajna (DEA - Università di Brescia) 15


Corso di MICROELETTRONICA (A.A. 2000/2001) - Tecnologia Planare del Silicio

TEC NICHE FON D A M E NTALI

Creazione del substrato


Fotolitografia
Ossidazione
Rimozione/taglio di materiale (etching)
Impianto e diffusione di drogante
Deposito
Planarizzazione

© 1999-2001 Zs. M. Kovács Vajna Tecnologia

DEP O SITO (1/3)


Il polisilicio, le metallizazioni (Al, Cu) e dielettrici (SiO2, Si3N4, ossido di
passivazione - glass) vengono depositati su una struttura. NON vi è consumo
del substrato.

Deposito del materiale per


evaporazione, sputtering o crescita
epitassiale su tutta la struttura
sottostante
PVD (Physical Vapor
Deposition): bassa pressione,
senza reazione chimica.  Al
CVD (Chemical Vapor
Deposition): reazione chimica in
fase vapore.  Polisilicio, SiO2,
Si3N4
© 1999-2001 Zs. M. Kovács Vajna Tecnologia

16 © 1999-2001 Zs. M. Kovács Vajna (DEA - Università di Brescia) 16


Corso di MICROELETTRONICA (A.A. 2000/2001) - Tecnologia Planare del Silicio

DEP O SITO (2/3)


Un caso particolare di CVD è la
crescita epitassiale di una struttura
monocristallina. Il drogaggio della
struttura depositata è svincolato dal
substrato, da cui viene solo copiata
la struttura cristallina.

Crescita epitassiale.

La struttura finale è
monocristallina, ma
eventualmente a drogaggio
variabile. I difetti del substrato si
propagano!
© 1999-2001 Zs. M. Kovács Vajna Tecnologia

DEP O SITO (3/3)

L’alluminio diffonde nel silicio dando origine a spikes che possono


cortocircuitare le giunzioni. Analogamente, il silicio diffonde nell’alluminio
aumentandone la resistenza. Per ovviare a questi problemi vengono impegate
metodologie particolari, come saturare l’alluminio con silicio molto drogato
oppure cambiare completamente il tipo di contatto, introducendo altri materiali
fra alluminio e silicio: Al(alluminio)-Ti:W(lega titanio tungsteno)-PtSi(siliciuro
di platino)-Si(silicio).
© 1999-2001 Zs. M. Kovács Vajna Tecnologia

17 © 1999-2001 Zs. M. Kovács Vajna (DEA - Università di Brescia) 17


Corso di MICROELETTRONICA (A.A. 2000/2001) - Tecnologia Planare del Silicio

TEC NICHE FON D A M E NTALI

Creazione del substrato


Fotolitografia
Ossidazione
Rimozione/taglio di materiale (etching)
Impianto e diffusione di drogante
Deposito
Planarizzazione

© 1999-2001 Zs. M. Kovács Vajna Tecnologia

VEC C HIO CHIP DI ME M O RIA

© 1999-2001 Zs. M. Kovács Vajna Tecnologia

18 © 1999-2001 Zs. M. Kovács Vajna (DEA - Università di Brescia) 18


Corso di MICROELETTRONICA (A.A. 2000/2001) - Tecnologia Planare del Silicio

PLA N A RIZZAZIONE
L’affidabilità finale e la
qualità del deposito di alcuni
materiali (es. metalli)
richiedono superfici regolari.

1) Crescita di ossido spesso


(sacrificial oxide)

2) Rimozione meccanica e
chimica dell’ossido
eccedente

© 1999-2001 Zs. M. Kovács Vajna Tecnologia

TEC NICHE SELETTIVE

Ossidazione selettiva
Deposito selettivo
Diffusione selettiva

© 1999-2001 Zs. M. Kovács Vajna Tecnologia

19 © 1999-2001 Zs. M. Kovács Vajna (DEA - Università di Brescia) 19


Corso di MICROELETTRONICA (A.A. 2000/2001) - Tecnologia Planare del Silicio

O BIETTIVO
Ossidazione Selettiva

© 1999-2001 Zs. M. Kovács Vajna Tecnologia

O SSIDAZIONE SELETTIVA (1/4)


Si vuole fare crescere dell’ossido
spesso sotto la parte trasparente
della maschera (es. attorno all’area
attiva dei MOS o per isolamento
di dispositivi) e dell’ossido sottile
ovunque (ossido di gate).

1) Crescita di ossido sottile

2) Deposito di nitruro di silicio


Si3N4 (elemento mascherante nel
processo di ossidazione)

© 1999-2001 Zs. M. Kovács Vajna Tecnologia

20 © 1999-2001 Zs. M. Kovács Vajna (DEA - Università di Brescia) 20


Corso di MICROELETTRONICA (A.A. 2000/2001) - Tecnologia Planare del Silicio

O SSIDAZIONE SELETTIVA (2/4)


inizio procedimento fotolitografico

3) Deposito di fotoresist

4) Esposizione con raggi UV del


fotoresist mascherando la parte
non interessata all’ossido spesso
(fotoresist positivo)

5) Sviluppo del fotoresist e sua


rimozione con solvente dove è
stato esposto a raggi UV

© 1999-2001 Zs. M. Kovács Vajna Tecnologia

O SSIDAZIONE SELETTIVA (3/4)

6) Rimozione (etching) del nitruro


di silicio

fine procedimento fotolitografico

7) Crescita dell’ossido di silicio


SiO2 (45% dello spessore entra nel
substrato, 55% cresce verso
l’alto): processo isotropo.

8) Rimozione del nitruro di silicio

© 1999-2001 Zs. M. Kovács Vajna Tecnologia

21 © 1999-2001 Zs. M. Kovács Vajna (DEA - Università di Brescia) 21


Corso di MICROELETTRONICA (A.A. 2000/2001) - Tecnologia Planare del Silicio

O SSIDAZIONE SELETTIVA (4/4)

L’ossido di campo penetra sotto il bordo della maschera!


La larghezza di canale reale dei MOS è minore di quella definita dalla maschera.

© 1999-2001 Zs. M. Kovács Vajna Tecnologia

TEC NICHE SELETTIVE

Ossidazione selettiva
Deposito selettivo
Diffusione selettiva

© 1999-2001 Zs. M. Kovács Vajna Tecnologia

22 © 1999-2001 Zs. M. Kovács Vajna (DEA - Università di Brescia) 22


Corso di MICROELETTRONICA (A.A. 2000/2001) - Tecnologia Planare del Silicio

O BIETTIVO
Deposito Selettivo

© 1999-2001 Zs. M. Kovács Vajna Tecnologia

DEP O SITO (1/3)


Il polisilicio, le metallizazioni e
dielettrici vengono depositati su
una struttura (ossido, metallo,
polisilicio) per dare origine a
opportune forme.

1) Deposito del materiale su tutta


la struttura sottostante
(assottigliamento nelle pareti verticali)

inizio procedimento fotolitografico

2) Deposito di fotoresist

© 1999-2001 Zs. M. Kovács Vajna Tecnologia

23 © 1999-2001 Zs. M. Kovács Vajna (DEA - Università di Brescia) 23


Corso di MICROELETTRONICA (A.A. 2000/2001) - Tecnologia Planare del Silicio

DEP O SITO (2/3)

3) Esposizione con raggi UV del


fotoresist mascherando la parte
non interessata alla deposizione
(fotoresist positivo)

4) Sviluppo del fotoresist e sua


rimozione dove è stato esposto a
raggi UV

5) Rimozione (etching) del


materiale deposto dove non è
coperto da fotoresist

© 1999-2001 Zs. M. Kovács Vajna Tecnologia

DEP O SITO (3/3)

6) Rimozione del fotoresist

fine procedimento fotolitografico

© 1999-2001 Zs. M. Kovács Vajna Tecnologia

24 © 1999-2001 Zs. M. Kovács Vajna (DEA - Università di Brescia) 24


Corso di MICROELETTRONICA (A.A. 2000/2001) - Tecnologia Planare del Silicio

TEC NICHE SELETTIVE

Ossidazione selettiva
Deposito selettivo
Diffusione selettiva

© 1999-2001 Zs. M. Kovács Vajna Tecnologia

O BIETTIVO
Diffusione Selettiva

© 1999-2001 Zs. M. Kovács Vajna Tecnologia

25 © 1999-2001 Zs. M. Kovács Vajna (DEA - Università di Brescia) 25


Corso di MICROELETTRONICA (A.A. 2000/2001) - Tecnologia Planare del Silicio

DIFFUSIONE NEL SUBSTR AT O (1/4)

Si realizza una diffusione nel


substrato per: well, base (source,
drain e contatto di substrato).

1) Crescita di ossido spesso sul


substrato

inizio procedimento fotolitografico

2) Deposito di fotoresist
sull’ossido spesso

© 1999-2001 Zs. M. Kovács Vajna Tecnologia

DIFFUSIONE NEL SUBSTR AT O (2/4)

3) Esposizione con raggi UV del


fotoresist mascherando la parte
non interessata alla diffusione
(maschera complementare con
fotoresist positivo)

L’esposizione del fotoresist a


raggi UV ne altera le
caratteristiche chimiche.

4) Sviluppo del fotoresist e sua


rimozione dove è stato esposto a
raggi UV

© 1999-2001 Zs. M. Kovács Vajna Tecnologia

26 © 1999-2001 Zs. M. Kovács Vajna (DEA - Università di Brescia) 26


Corso di MICROELETTRONICA (A.A. 2000/2001) - Tecnologia Planare del Silicio

DIFFUSIONE NEL SUBSTR AT O (3/4)

5) Rimozione (etching) dell’ossido


spesso non coperto da fotoresist

fine procedimento fotolitografico

6) Impianto del drogante :


predeposizione

Il drogante è molto concentrato in


superficie, dove la struttura
cristallina è anche in parte
rovinata dal processo di impianto.

© 1999-2001 Zs. M. Kovács Vajna Tecnologia

DIFFUSIONE NEL SUBSTR AT O (4/4)

7) Processo termico di drive-in,


che diffonde il drogante in modo
isotropo (e annealing per
riformare la struttura
monocristallina)

8) Rimozione dell’ossido spesso

© 1999-2001 Zs. M. Kovács Vajna Tecnologia

27 © 1999-2001 Zs. M. Kovács Vajna (DEA - Università di Brescia) 27


Corso di MICROELETTRONICA (A.A. 2000/2001) - Tecnologia Planare del Silicio

ESE M PI DI INTERAZIONE

Ossido cresce più velocemente


in aree drogate n+.

conc. conc.

prof. prof.
Boro Fosforo
(p) (n)
© 1999-2001 Zs. M. Kovács Vajna Tecnologia

RIASSU NT O

deposito di deposito di
ossido metallo
(METAL2)
deposito di deposito di
ossido metallo
(METAL1)
taglio
crescita di
nell’ossido
ossido sottile
(CUT)
sul substrato
deposito di
ossido
diffusione
deposito di nel substrato
polisilicio (ACTIVE)
sull’ossido substrato
(POLY) (WELL)

© 1999-2001 Zs. M. Kovács Vajna Tecnologia

28 © 1999-2001 Zs. M. Kovács Vajna (DEA - Università di Brescia) 28