Documenti di Didattica
Documenti di Professioni
Documenti di Cultura
2018
Laboratorio de Sistemas Digitales - UNMSM
I. OBJETIVOS
LATCH
FLIP FLOPS
entradas de puesta a cero asíncronas (R) se conectan a una línea común, que
inicialmente pone a cero a todos los flip-flops.
*División de frecuencia
Otra de las aplicaciones de un
flip-flop es la división
(reducción) de frecuencia de
una señal periódica. Cuando se
aplica un tren de impulsos a la
entrada de reloj de un flip-flop
J-K conectado en modo de
basculación (J = K = 1), la
salida Q es una señal cuadrada
que tiene una frecuencia igual
a la mitad de la que tiene la
señal de reloj. Por tanto, se
puede utilizar un único flip-flop
como un divisor por 2, como
muestra la figura. Como puede verse, el flip-flop cambia de estado en cada
flanco de disparo del impulso de reloj (flancos positivos en este caso). Esto da
lugar a una salida que varía a la frecuencia mitad de la señal de reloj.
*Contadores
Otra de las aplicaciones importantes de los flip-flops son los contadores
digitales. El concepto se ilustra en la Figura siguiente. Los flip-flops son de tipo
J-K disparados por flanco negativo. Ambos flip-flops se encuentran
inicialmente en estado RESET. El flip-flop A bascula en las transiciones
negativas de cada impulso de reloj. La salida Q del flip-flop A dispara el flip-
flop B, de manera que siempre que QA realiza una transición de nivel ALTO a
nivel BAJO, el flip-flop B bascula. Las señales resultantes QA y QB se
muestran en la figura.
Laboratorio de Sistemas Digitales - UNMSM
III. PROCEDIMIENTO
Simulaciones
a. Latch NOR
Caso: Caso:
S=0 S=0
R=0 R=1
Laboratorio de Sistemas Digitales - UNMSM
Caso: Caso:
S=1 S=1
R=0 R=1
b. Latch NAND
Caso: Caso:
S=0 S=1
R=0 R=0
Laboratorio de Sistemas Digitales - UNMSM
Caso: Caso:
S=0 S=1
R=1 R=1
Flip-flop 74LS74
Laboratorio de Sistemas Digitales - UNMSM
Flip-flop 74LS75
Laboratorio de Sistemas Digitales - UNMSM
3. Flip-flop “JK”
Verificar la operación del flip flop 74LS76 y del 74LS112.
Operación de un flip flop JK
CLOCK Punto A
1er FF-JK Punto B
2do FF-JK Punto c
Laboratorio de Sistemas Digitales - UNMSM
Tabla de verdad
Qa=Qb=Qc
Laboratorio de Sistemas Digitales - UNMSM
Las salidas de los Flip Flops, van a tener la misma funcion en este caso, ambos
dependen de un pulso del clock para que funcione.
Al dar a la entrada 1, la salida saldra 1.
Al dar 0 en la entrada, la salida sale 0.
Laboratorio de Sistemas Digitales - UNMSM
Cuestionario final
1. Que es un circuito secuencial?
Un circuito secuencial es un circuito lógico formado por compuertas lógicas o
dispositivos digitales con funciones mas especificas ( flip-flops – registros . sumadores
,etc...) , pero que ahora desarrollaran una función lógica en relación con una señal o
instrumento adicional . Por ejemplo el CLOCK de los flip-flops , un contador digital es
un circuito secuencial ya que , como su mismo nombre lo dice, sigue la secuencia de
los flancos positivos o negativos del CLOCK y esto hace que el contador este en plena
sincronización con el CLOCK.
2. Analizar el circuito generador de combinaciones. ¿Qué tipo de circuitos
utiliza?, ¿En qué estado trabaja?
Generador de combinaciones:
Se puede utilizar un latch 𝑆̅ − 𝑅̅ para eliminar los efectos de los rebotes del interruptor .
Laboratorio de Sistemas Digitales - UNMSM
Latch.
La entrada de sincronismo puede ser activada por nivel (alto o bajo) o por flanco
(de subida o de bajada). Dentro de los biestables síncronos activados por nivel
están los tipos RS y D, y dentro de los activos por flancos los tipos JK, T y D.
Los biestables se crearon para eliminar las deficiencias de los latches.
Laboratorio de Sistemas Digitales - UNMSM
Vemos que la señal azul es la señal Q del flip-flop y la señal amarilla es la señal del
CLOCK , observando el osciloscopio vemos que la frecuencia de la señal de salida (Q)
es la mitad de la frecuencia del CLOCK .
A continuación usaremos la misma configuración para un divisor de frecuencia por 4:
Donde la señal amarilla es el CLOCK, la señal azul es la señal de salida del primer flip-
flop y la señal roja es la señal de salida del segundo flip-flop.
Laboratorio de Sistemas Digitales - UNMSM
idéntico, excepto que el disparo tiene lugar en el flanco de bajada del impulso del
reloj. Recuerde que Q sigue a D en cada flanco del impulso de reloj.Para ello, el
dispositivo de almacenamiento temporal es de dos estados (alto y bajo), cuya
salida adquiere el valor de la entrada D cuando se activa la entrada de
sincronismo, C. En función del modo de activación de dicha entrada de
sincronismo, existen dos tipos:
Activo por nivel (alto o bajo), también denominado registro o cerrojo (Latch en
inglés).
Activo por flanco (de subida o de bajada).
La ecuación característica del biestable D que describe su comportamiento es:
𝑄(𝑡+1) = 𝐷
CASO B)
Laboratorio de Sistemas Digitales - UNMSM
CASO C )
Laboratorio de Sistemas Digitales - UNMSM
Realizando la simulación:
Laboratorio de Sistemas Digitales - UNMSM
XSC1
Tektronix
P 1 2 3 4 T
LED1 G
R 7 U1A Q
2 R1 5
VCC
5V 150Ω
74LS02N
J1
VCC
LED2
0 1 U2A
1 R2 6
3 0
Q' 150Ω
S 74LS02N
S R Q (t) Q’ (t)
Realizando la simulación:
Laboratorio de Sistemas Digitales - UNMSM
XSC1
Tektronix
P 1 2 3 4 T
LED1 G
S 12 U1A Q
7 R1 9
VCC
5V 150Ω
74LS00D
J1
VCC
LED2
0 1 U2A
8 R2 10
11 0
Q' 150Ω
R 74LS00D
S R Q (t) Q’ (t)
2. Flip Flop SR
Comparamos los resultados teóricos con los obtenidos
experimentalmente:
Realizando la simulación:
XSC1
Tektronix
P 1 2 3 4 T
G
CLOCK S R Q(t)