Eletrônica Digital

2017
Eletrônica Digital
SUMÁRIO
1 Álgebra Booleana e Circuitos Lógicos Combinacionais ............................................................ 4
1.1 Portas AND, OR e NOT......................................................................................................................... 4
1.2 Teoremas da Álgebra Booleana..................................................................................................... 5
1.3 DeMorgan.................................................................................................................................................... 5
1.4 Portas NOR e NAND .............................................................................................................................. 6
1.5 O Mapa de Karnaugh ............................................................................................................................ 8
1.6 Portas XOR e Portas XNOR ............................................................................................................ 10
1.7 Circuitos Integrados .......................................................................................................................... 11
1.8 Questões de Concurso ...................................................................................................................... 12
1.9 Resolução de Questão de Concurso ......................................................................................... 13
2 Circuitos Sequenciais .................................................................................................................................. 17
2.1 Latches e Flip-Flops........................................................................................................................... 17
2.2 Transferência Serial e Paralela ................................................................................................... 21
2.3 Divisão de Frequência e Contagem .......................................................................................... 23
2.4 O Inversor Schmitt-Trigger........................................................................................................... 23
2.5 Contadores de Módulo < 2 N .......................................................................................................... 25
2.6 Contadores Síncronos ...................................................................................................................... 27
2.7 Exercícios de Fixação ........................................................................................................................ 30
2.8 Questões de Concurso ...................................................................................................................... 30
3 Aritmética Digital .......................................................................................................................................... 32
3.1 Complemento de 1.............................................................................................................................. 32
Prof. Flávio Geraldo Coelho Rocha Página 2

Eletrônica Digital
3.2 Complemento de 2.............................................................................................................................. 32
3.3 Adição e Subtração Hexadecimal .............................................................................................. 33
3.4 Questão de Concurso ........................................................................................................................ 35
4 Sistemas Digitais e Sistemas Analógicos......................................................................................... 37
4.1 Conversores D/A................................................................................................................................. 37
4.2 Conversores A/D ................................................................................................................................. 41
5 Máquinas de Estados Finitos ................................................................................................................. 44
6 Referências Bibliográficas:...................................................................................................................... 47

Eletrônica Digital
1 Álgebra Booleana e Circuitos Lógicos Combinacionais
1.1 Portas AND, OR e NOT
A principal diferença entre a álgebra Booleana e a álgebra convencional é que, na

álgebra Booleana, as constantes e variáveis podem ter apenas dois valores possíveis,
0 ou 1. As operações básicas em álgebra Booleana são: OR, AND e NOT. Estas
operações são chamadas operações lógicas e são frequentemente representadas por
meio de uma tabela chamada tabela-verdade que correlaciona as entradas com as
saídas dos circuitos lógicos.
A Figura 1 apresenta a tabela-verdade e a simbologia da operação OR, ou seja, os

valores da variável de saída x são determinados em função dos valores de entrada A e
B.
Apesar da porta OR da Figura 1 estar sendo representada apenas por duas entradas,
uma porta OR pode ter um número indefinido de entradas. O mesmo é válido para a
porta AND, apresentada na Figura 2.
Figura 1. Tabela verdade e operação OR [1].
Figura 2. Tabela verdade e operação AND [1].

Eletrônica Digital
A porta NOT, ou porta inversora, apresentada na Figura 3, possui uma entrada e uma
saída. Como pode ser deduzido pelo nome desta porta, a saída será sempre o inverso
da entrada.
Figura 3. Inversor (porta NOT) [1].
1.2 Teoremas da Álgebra Booleana
Apesar dos elementos da álgebra Booleana terem sido apresentados separadamente,

quase sempre os circuitos digitais aparecerão como um conjunto de portas lógicas.
Para manipular e simplificar estes circuitos, fazemos uso de teoremas da álgebra
Booleana, estes teoremas podem ser de uma ou mais variáveis, sendo os principais
teoremas apresentados abaixo:
(1) x0  0 (9) x y  yx

(2) x 1  x (10) x y  y x
(3) x x  x (11) x  ( y  z )  ( x  y)  z  x  y  z
(4) x x  0 (12) x( yz )  ( xy) z  xyz
(5) x0  x (13) x( y  z )  xy  xz
(6) x 1  1
(14) x  xy  x
(7) x x  x
(15) x  xy  x  y
(8) x  x 1
(16) x  xy  x  y
1.3 DeMorgan
Além dos teoremas apresentados acima, dois outros teoremas, denominados

teoremas de DeMorgan, são fundamentais na simplificação de expressões lógicas nas
quais um produto ou uma soma de variáveis aparece negado, ou seja, com uma barra
em cima.
Eletrônica Digital
(17) x  y  x y (18) x y  x  y
Geralmente, quando se tem uma expressão complexa de álgebra Booleana, deseja-se

reduzir a expressão, utilizando os teoremas de 1 a 18, de forma que a expressão
resultante seja uma expressão mínima, escrita na forma de soma de produtos.
1.4 Portas NOR e NAND
Quando as operações das portas OR e AND aparecem negadas (com uma barra em
cima, ou seja, barradas), estas novas configurações são chamadas, respectivamente,
de portas NOR e NAND. Conforme apresentado na Figura 4 para a porta NOR e
apresentado na Figura 5 para a porta NAND.
Figura 4. (a) Símbolo da porta NOR. (b) Circuito equivalente. (c) Tabela-verdade
correspondente [1].

Eletrônica Digital
Figura 5. (a) Símbolo da porta NAND. (b) Circuito equivalente. (c) Tabela -
verdade correspondente [1].
Sabe-se que todas as expressões Booleanas podem ser escritas por meio das
operações OR, AND e NOT (inversor). Entretanto, é possível implementar qualquer
expressão usando apenas portas NAND e nenhum outro tipo de porta. Isto porque as
portas NAND, em combinações apropriadas, podem ser usadas para implementar
cada uma das operações Booleanas OR, AND e NOT (inversor). É o que está
exemplificado na Figura 6.
Figura 6. Universalidade das portas NAND [1].
O que, de forma análoga, também é válido para as portas NOR. É o que está
exemplificado na Figura 7. Este conceito é conhecido como princípio da
universalidade das portas NOR e NAND.

Eletrônica Digital
Figura 7. Universalidade das portas NOR [1].
Exercício 1. Simplifique as expressões abaixo e ao final desenhe o circuito lógico

correspondente:
a) z  ABC  AB  ( AC )
b) z  ABC  ABC  ABC
1.5 O Mapa de Karnaugh
Outro método de simplificar expressões Booleanas é utilizar o Mapa de Karnaugh

(Mapa K). Trata-se de um método gráfico simples e cujo desenvolvimento é bastante
metódico. O mapa é, geralmente, obtido por meio da tabela-verdade e o processo
inverso também pode ser feito, ou seja, obter a tabela-verdade a partir do mapa K. O
passo a passo para a aplicação do método do Mapa de Karnaugh é descrito abaixo:
1) Agrupe os 1’s isolados que não sejam adjacentes a quaisquer outros 1’s.
2) Agrupe os 1’s que são adjacentes a somente outro 1.
3) Agrupe qualquer octeto.
4) Agrupe qualquer quarteto que contenha no mínimo um número 1 não
agrupado.
5) Agrupe quaisquer pares com o fim de agrupar 1’s ainda não agrupados.

Eletrônica Digital
Lembrando que, na ocorrência de condições don’t care, será necessário decidir o valor
para x, seja zero, seja um, de forma que os agrupamentos no mapa K gerem
expressões mais simples.
Exemplo 1. Seja a tabela-verdade abaixo, o mapa K supostamente construído a partir

desta tabela-verdade e a suposta expressão Booleana simplificada resultante do uso
metódico do mapa K. Verifique se a tabela-verdade, o mapa K e a expressão lógica são
equivalentes.
A B C D X A B C D X
0 0 0 0 0 1 0 0 0 0
0 0 0 1 0 1 0 0 1 0
0 0 1 0 1 1 0 1 0 0
0 0 1 1 0 1 0 1 1 1
0 1 0 0 0 1 1 0 0 0
0 1 0 1 1 1 1 0 1 1
0 1 1 0 0 1 1 1 0 0
0 1 1 1 1 1 1 1 1 1
Continua ...
CD CD CD CD
AB 0 0 0 1
AB 0 1 1 0
AB 0 1 1 0
AB 0 0 1 0
X  ABCD  ACD  BD
Nota-se, portanto, que o mapa K é uma forma simples e metódica de se escrever a

expressão Booleana final simplificada de um circuito digital.

Eletrônica Digital
Exercício 2. Desenhe o circuito lógico combinacional que representa o valor de X do

exemplo 1.
Exercício 3. A partir da tabela-verdade abaixo, desenhe o mapa K e encontre a

expressão Booleana mínima que pode ser deduzida a partir do mapa K.
A B C D X A B C D X
0 0 0 0 0 1 0 0 0 0
0 0 0 1 1 1 0 0 1 0
0 0 1 0 0 1 0 1 0 0
0 0 1 1 0 1 0 1 1 0
0 1 0 0 0 1 1 0 0 0
0 1 0 1 1 1 1 0 1 1
0 1 1 0 0 1 1 1 0 0
0 1 1 1 0 1 1 1 1 1
Continua ...
Se um dado Mapa de Karnaugh apresentar muitos valores iguais a 1 e poucos valores

iguais a 0, pode-se fazer a leitura pelos 0s, resultando em uma expressão mais
simplificada. Neste caso, como se faz a leitura pelos 0s, obtém-se a função invertida e,
portanto, deve ser invertida novamente para ser apresentada na forma convencional
(soma de produtos). Adicionalmente, a leitura pelos 0s serve para se apresentar uma
função sob a forma de produto de somas.
1.6 Portas XOR e Portas XNOR
Dois circuitos lógicos especiais que aparecem muitas vezes em sistemas digitais são
os circuitos exclusive-OR e exclusive-NOR.
Exclusive-OR: Esse circuito produz uma saída em nível alto sempre que as duas
entradas estiverem em níveis opostos.
x  AB  AB

Eletrônica Digital
Exclusive-NOR: Esse circuito gera uma saída em nível alto se as duas entradas
estiverem no mesmo nível lógico.
x  AB  AB
1.7 Circuitos Integrados
Um grande número de portas lógicas pode ser encontrado em dispositivos

denominados CIs (Circuitos Integrados) digitais. Os CIs digitais são constituídos de
elementos de circuitos como resistores, diodos e transistores, todos fabricados sobre
um mesmo pedaço de material semicondutor, denominado substrato. Este s CIs são
popularmente conhecidos como chips. O mais comum deles é o DIP (Dual in Line
Package). Um exemplo de DIP é mostrado em detalhes na Figura 8.
Figura 8. Circuito integrado (CI) conhecido como DIP (Dual in Line Package) [1].

Eletrônica Digital
Quando, em um circuito integrado, podem ser encontrados de 10.000 a 99.999 portas

lógicas, fala-se em VLSI (Very Large Small Integration) em contraste com o SSI (Small
Scale Integration) utilizado nos DIPs. A redução do tamanho dos dispositivos
eletrônicos é devida ao VLSI.
Os CIs também podem ser divididos em CIs bipolares, que são aqueles feitos de
dispositivos TBJ (Transistor Bipolar de Junção) ou CIs unipolares, que são aqueles
feitos de FETs (Field Effect Transistor).
Os CIs bipolares pertencem à família de CIs denominada TTL (Transistor-Transistor

Logic). Os CIs unipolares pertencem à família CMOS (Complementary Metal-Oxide
Semiconductor).
1.8 Questões de Concurso
(CESPE/UnB) Questões 79, 80 e 81 da prova para Perito da Polícia Federal –

Área 2 – 2004.
Ao verificar o funcionamento de um circuito para soma de números binários cujas

entradas são dois números binários de 8 bits, e cuja saída é um número binário de 9
bits, um engenheiro descobriu que o dispositivo apresentava defeito. Nos testes,
verificou que a soma dos números binários 10110110 e 01000111 resultava no
número binário 011110101, e que a soma dos números binários 00010010 e
11011011 resultava no número binário 011100101.
Com relação a essa situação hipotética, julgue o item seguinte.
79. O defeito do circuito reside no fato de que o segundo bit menos significativo da
saída do somador binário está sempre preso ao nível lógico 0.
Considere que, ao projetar um circuito lógico com quatro entradas e uma saída, um
engenheiro tenha obtido o mapa de Karnaugh ilustrado abaixo. Acerca desse mapa,
julgue o item seguinte.

Eletrônica Digital
80. A expressão mínima, na forma de soma de produtos, para a função lógica de saída
do circuito representada pela tabela mostrada é ABC  BCD  ACD .
Com referência ao circuito combinacional acima, julgue o item que se segue:
81. Se a entrada B for mantida no nível lógico 1, a saída assumirá o valor A .
1.9 Resolução de Questão de Concurso
(CESPE/UnB) Questão 30 da prova para Perito da Polícia Federal – Área 2 –

2002.
Um engenheiro projetou e montou um circuito lógico com as entradas A, B, C e D, que

formam um número binário positivo. A saída do circuito, S, vai ao nível lógico 1
quando um dos seguintes números é detectado na entrada: zero, dois, cinco, sete, oito,
dez, treze. A saída vai ao nível lógico 0 quando a entrada não for um dos números
mencionados. A tabela-verdade para esse circuito é mostrada a seguir.

Eletrônica Digital
1. A expressão booleana mínima para a tabela-verdade mostrada, na forma soma de

produtos, é S  BD  BCD  ABD .
Resposta: A primeira análise, instintiva até, apesar de desnecessária, é a de conferir se

o enunciado da questão está correto. Analisando a tabela verdade, conferimos que o
valor de S é um para os valores decimais, expressos em binário na tabela verdade,
zero, dois, cinco, sete, oito, dez e treze. Feito isto, passamos para a análise da primeira
assertiva.
Deseja-se obter a expressão booleana mínima da tabela verdade. Existem duas formas
de se resolver esta questão. A primeira delas é a de escrever a expressão booleana
correspondente à tabela verdade em questão e utilizar teoremas da álgebra booleana
para, por meio de simplificações, reduzir a expressão a uma expressão mínima. A
segunda opção é utilizar o Mapa de Karnaugh (Mapa K) para obter a expressão
Booleana mínima.
Problemas com 4 variáveis são quase sempre resolvidas de forma eficiente, metódica
e célere utilizando o Mapa K.
Obtemos o Mapa K com os seguintes agrupamentos:

Eletrônica Digital
CD CD CD CD
AB 1 0 0 1
AB 0 1 1 0
AB 0 1 0 0
AB 1 0 0 1
A expressão Booleana mínima é obtida ao traduzirmos o Mapa K para a forma de

soma de produtos.
S  BD  BCD  ABD
Lembrando que, neste Mapa K, foi possível delimitar um quarteto nas extremidades
do Mapa.
A assertiva está Correta.
2. A expressão booleana mínima para a tabela-verdade acima, na forma produto de
somas, é S  ( B  D)( B  D)( A  C  D) .
Resposta: Como a assertiva está interessada em saber qual seria a expressão

booleana mínima na forma de produto de somas, faremos a leitura do Mapa K pelos
0s para obtermos a resposta desejada.
CD CD CD CD
AB 1 0 0 1
AB 0 1 1 0
AB 0 1 0 0
AB 1 0 0 1

Eletrônica Digital
Observa-se, pela figura acima, que a partir do Mapa K são obtidos dois quartetos e,
por fim, um dueto. O que resulta na seguinte expressão para S .
S  BD  BD  ACD
O que implica que:
S  ( B  D)( B  D)( A  C  D)
Logo, esta é a expressão mínima na forma de produto de somas.
3. A seguinte expressão Booleana, embora não seja mínima, representa a tabela-

verdade mostrada.
S  ABCD  ABCD  ABCD  ABCD  ABCD  ABCD  ABCD
Resposta: A resolução desta assertiva pode ser obtida de duas formas. Obtém-se a
expressão booleana na forma de soma de produtos ao somarmos as expressões das
linhas da tabela verdade que possuem valores de S iguais a 1. Alternativamente, é
possível somarmos cada um dos valores unitários encontrados no Mapa K ,
desprezando os agrupamentos, por meio de álgebra booleana. A expressão final
encontrada para S é uma expressão booleana que representa a tabela -verdade sem
simplificações, ou seja, uma expressão não mínima.
4. Se as portas utilizadas para realizar o circuito forem do tipo TTL, e as entradas A, B,

C e D forem deixadas em aberto (flutuando), a saída S irá para o nível lógico 1.
Resposta: Ao contrário do que ocorrem com as portas dos dispositivos CMOS, as

portas dos dispositivos TTL vão para o nível alto quando são deixadas flutuando.
Sendo assim, para encontrarmos a resposta para esta assertiva, basta resolvermos a
expressão booleana mínima substituindo os valores das variáveis A , B , C e D por
1.
Ou seja, encontrar o valor de S  BD  BCD  ABD para A , B , C e D iguais a 1.

Eletrônica Digital
De onde obtemos que S  0 , logo a assertiva está incorreta.
A assertiva está Errada.
5. O circuito não pode ser implementado com utilização apenas de portas NÃO-E
(NAND).
Resposta: Sabe-se que todas as expressões booleanas podem ser escritas por meio
das operações OR, AND e NOT (inversor). Entretanto, é possível implementar
qualquer expressão usando apenas portas NAND e nenhum outro tipo de porta. Isto
porque as portas NAND, em combinações apropriadas, podem ser usadas para
implementar cada uma das operações Booleanas OR, AND e NOT (inversor).
O conhecimento teórico desta propriedade das portas NAND é mais que suficiente
para dizer que a assertiva está errada.
A assertiva está Errada.
2 Circuitos Sequenciais
2.1 Latches e Flip-Flops
Uma porta lógica, por si só, não tem capacidade de armazenamento. No entanto, as
portas lógicas podem ser conectadas entre si de tal forma que permita o
armazenamento de informação, o arranjo destas portas com este fim produz o que é
conhecido como dispositivo Flip-Flop (FF), considerado um circuito sequencial. O
circuito de um FF mais simples pode ser construído a partir de duas portas NAND ou
duas portas NOR. A Figura 9 representa um latch de portas NAND e a Figura 10
representa um latch de portas NOR.

Eletrônica Digital
Figura 9. Latch de portas NAND [1].
Figura 10. Latch de portas NOR [1].
Nota-se, por meio da Figura 9, que as entradas SET e CLEAR são ativas em nível baixo,
visto que, um pulso de nível baixo na entrada SET sempre leva o latch para o estado
em que Q=1 (operação de setar o latch) e um pulso em nível baixo na entrada CLEAR
sempre levará o latch para o estado em que Q=0 (operação de resetar o latch). A
última linha da tabela é inválida por ser imprevisível setar e resetar o latch ao mesmo
tempo.
Na Figura 10, vemos que as entradas SET e CLEAR são ativas em nível alto, não
obstante, portam comportamento análogo ao latch de porta NAND.
Nos FFs, as entradas de controle determinam o que ocorrerá com as saídas. A entrada
CLK determina quando as saídas serão alteradas em função das entradas de controle.
Os Flip-Flops são disparados por borda (transição), ao contrário dos latches, que são
disparados por nível.
O Flip-Flop S-C possui tabela-verdade igual ao latch de portas NOR, o que pode ser
observado por meio da Figura 11.

Eletrônica Digital
Figura 11. Flip-Flop S-C [1].
Os FFs podem ser construídos para serem disparados na borda positiva ou negativa,
sem nenhum reflexo para os resultados obtidos na tabela verdade.
Figura 12. Flip-Flop J-K [1].
O FF J-K, exibido na Figura 12, diferencia-se do FF S-C por seu estado de interesse ser
o estado em que os sinais de entrada estão em nível alto, configuração esta que
resulta em comutação do estado anterior das saídas do FF. O Flip-Flop D é um caso
especial do FF J-K, conforme Figura 13.

Eletrônica Digital
Figura 13. Flip-Flop D, caso especial de um Flip-Flop J-K [1].
É oportuno, também, falar a respeito do latch D, que por não ser um FF, não é
disparado por borda, pois não há clock, mas é também frequentemente encontrado
em circuitos digitais, conforme Figura 14.
Figura 14. Latch D [1].
Falamos até aqui a respeito das entradas síncronas, ou seja, aquelas que seguem o
sinal de clock. Existem também as entradas assíncronas que são entradas de
superposição, isto quer dizer que quando ativas determinarão a saída Q,
independente da entrada de controle síncrona, conforme pode ser observado na
Figura 15.

Eletrônica Digital
Figura 15. Flip-Flop J-K e entradas assíncronas [1].
Note que estas entradas assíncronas são ativas em nível baixo. Quando as entradas
assíncronas estão em nível alto, o valor de Q é definido pela tabela verdade do FF J-K
com clock, ou seja, é definido pelo funcionamento normal do FF J-K, como se as
entradas assíncronas não existissem. É importante lembrar, que, neste caso,
independente dos valores de J e K, Q será sempre igual à Q 0 até o momento de
transição do clock.
2.2 Transferência Serial e Paralela
Os conceitos de Flip-Flops vistos até aqui podem ser utilizados para três aplicações
específicas, quais sejam: transferência paralela, transferência serial e divisão de
frequência e contagem.

Eletrônica Digital
Figura 16. Transferência paralela [1].
Figura 17. Transferência serial [1].

Eletrônica Digital
2.3 Divisão de Frequência e Contagem
Figura 18. Divisão de frequência e contagem [1].
Usando um número N de Flip-Flops é possível produzir uma frequência de saída do

último FF igual ao inverso de 2 N da frequência de entrada. Trata-se, portanto, de um
divisor de frequência que pode ser aplicado para contagem. É o que é feito em
relógios analógicos baseados em cristal de quartzo. A frequência natural de
ressonância do cristal de quartzo do relógio é, em média, igual a 1 MHz. Para obter no
display a atualização do mostrador de segundos, que, obviamente, deve ocorrer a
cada segundo, a frequência do oscilador é dividida por um valor que produzirá uma
frequência de saída bastante estável com uma precisão de 1 Hz (ou seja, 1 ciclo por
segundo).
2.4 O Inversor Schmitt-Trigger
Outro importante circuito, que não é classificado como um Flip-Flop, é chamado

circuito inversor Schmitt-Trigger. Um dispositivo que possui uma entrada Schmitt-
Trigger é projetado para receber transições lentas e produzir saídas com transições

Eletrônica Digital
livres de oscilações. Perceba, na figura abaixo, o comparativo entre o inve rsor comum
e o inversor Schmitt-Trigger.
Figura 19. Inversor Schmitt-Trigger [1].
Exercício 4. Considere um circuito de um contador que possui seis FFs conectados

segundo a Figura 18 (isto é, Q5, Q4, Q3, Q2, Q1, Q0).
a) Determine o módulo do contador.

b) Determine a frequência na saída do último FF (Q5) quando a frequência do
clock de entrada for de 1 MHz.
c) Qual a faixa de estados de contagem desse contador?
d) Considere como estado (contagem) inicial o valor 000000. Qual será o estado
do comutador após 129 pulsos?

Eletrônica Digital
2.5 Contadores de Módulo < 2N
Aprendemos que com N Flip-Flops é possível construir um contador com módulo

igual à 2N, ou seja, para 3 Flip-Flops obtém-se um contador de módulo 8 (contagem de
0 a 7).
O que acontece quando desejamos um contador com módulo menor que 2 N ?
Contadores assíncronos de quaisquer módulos podem ser obtidos ao utilizarmos uma

porta NAND ligada, de forma apropriada, às entradas CLEAR dos Flip-Flops que
compõem o dispositivo contador, conforme Figura 20.
Figura 20. Contador de módulo < 2N [1].

Por meio da Figura 20, que representa um contador de módulo 6, é possível observar
que o módulo do contador depende das entradas escolhidas para a porta NAND, cuja
saída, ativa em nível baixo, está ligada a todas as portas CLEAR dos Flip-Flops do
contador.
Existe um método geral utilizado para determinar quais entradas devem ser ligadas à
porta NAND para que seja possível obter o contador do módulo desejado, sendo ele:

Eletrônica Digital
Projeto de um contador de módulo < 2N.
1. Seja X o módulo do contador desejado. Escolha N de forma que 2 N seja o

sucessor mais próximo de X. Se 2 N for igual a X, então nenhuma porta NAND
será necessária, o projeto do contador está pronto.
2. Uma porta NAND deve ter sua saída ligada às entradas assíncronas de todos os
Flip-Flops que compõem o contador.
3. Determine o binário equivalente a X.
4. Determine os Flip-Flops cujas saídas devem estar em nível alto para que o
binário do passo anterior seja obtido.
5. Ligue as entradas da porta NAND às saídas dos Flip-Flops determinados no
passo anterior.
O pulso do Flip-Flop B, mostrado na Figura 20, mostra um pike no momento em que o

contador atinge sua contagem máxima (igual a 6). Trata-se de um pulso momentâneo
que por sua pequena duração não é considerado no processo de contagem. Logo o
contador, projetado para contar de 0 a 5, assume por um pequeno intervalo de tempo
o valor igual a 6 que deverá ser desconsiderado. Logo após este evento , o contador é
resetado e o processo de contagem é reiniciado em 0.
De forma similar, é possível construir contadores de ordem decrescente. Basta que as

saídas dos Flip-Flops, que nos contadores crescentes são ligadas diretamente no clock
dos Flip-Flops subsequentes, sejam agora ligados por meio de um inversor.
Felizmente, todos os Flip-Flops dispõem além de uma saída convencional, de um
saída invertida, o que dispensa o uso de inversores. A Figura 21 apresenta o
esquemático de um contador decrescente.

Eletrônica Digital
Figura 21. Contador decrescente [1].
2.6 Contadores Síncronos
Os contadores assíncronos possuem uma desvantagem bem conhecida pelos

engenheiros da computação: o fato da saída de um Flip-Flop ser a entrada do Flip-
Flop subsequente acarreta atrasos na propagação do sinal que são proporcionais ao
número de Flip-Flops, e consequentemente ao módulo do contador.
Uma forma de contornar este problema consiste em projetar contadores síncronos,

ou seja, contadores cujos Flip-Flops sejam acionados praticamente ao mesmo tempo.
Nesta solução o pulso de clock é único e ligado a todos os Flip-Flops que compõem o
contador. Neste caso, outro mecanismo deverá determinar as comutações
apropriadas dos Flip-Flops, para que o processo de contagem continue a acontecer. O
mecanismo encontrado foi o de conectar as entradas J-K de cada Flip-Flop a portas
AND de modo que elas estejam no nível alto apenas quando as saídas de todos os Flip-
Flops de mais baixa ordem estiverem no estado alto. Entende-se por Flip-Flops de
mais baixa ordem aqueles que correspondem aos dígitos mais próximos do LSD.
Conforme pode ser observado na Figura 22.

Eletrônica Digital
Figura 22. Contador síncrono de módulo 16 [1].
Esse contador funciona como um contador de módulo 4, uma vez que ele tem quatro
estados distintos antes que a sequencia se repita. Apesar de esse circuito não
progredir segundo a sequência de contagem binária normal, ele ainda é um contador,
porque cada contagem corresponde a um único conjunto de estados dos Flip-Flops.
Observe que a saída de cada FF tem um a frequência igual a um quarto da frequência
do clock, uma vez que ele é um contador em anel de módulo 4. Contadores em anel
podem ser construídos para qualquer módulo desejado. Um contador em anel de
modulo N utiliza N Flip-Flops conectados segundo a configuração desejada. De modo
geral um contador em anel necessitará de mais Flip-Flops do que um contador binário
de mesmo módulo. Por exemplo, um contador em anel de módulo 8 necessita de 8
FFs, enquanto um contador binário de módulo 8 requer apenas 3.
A Figura 23 apresenta um esquema de um contador em anel.

Eletrônica Digital
Figura 23. (a) Contador em anel de 4 bits. (b) Formas de onda. (c) Tabela de
Sequência. (d) Diagrama de estados [1].
Figura 24. Contador Johnson de módulo 6.

Eletrônica Digital
O módulo de um contador Johnson será sempre igual a duas vezes o número de FFs.
Por exemplo, se conectarmos cinco FFs conforme a configuração da Figura 24,
teremos um contador Johnson de módulo 10, no qual a saída de cada FF é uma onda
quadrada com um décimo de frequência do clock. Assim, é possível construir um
contador de módulo N (em que N é um número par) conectando N/2 Flip-Flops na
configuração do contador Johnson.
2.7 Exercícios de Fixação
1. Quantos Flip-Flops são necessários em um contador binário para converter

um sinal de 32 kHz em um sinal de 2 kHz? Qual o módulo deste contador?
2. Qual o valor (em binário) registrado por um contador que utiliza 5 Flip -Flops
J-K, após 144 pulsos de clock?
3. Construa um contador assíncrono de módulo 24 utilizando Flip-Flops J-K e
quaisquer portas lógicas necessárias.
4. É possível construir um contador assíncrono decádico? Se sim, desenhe o
esquemático do circuito lógico e as formas de onda das saídas dos dispositivos.
Para tanto, utilize 12 ciclos de clock. Caso existam pikes (glitches) nas formas
de onda, identifique-os no desenho.
5. Para um contador paralelo (síncrono) responda o que se pede:
a. Desenho um circuito de módulo 16
b. Diga, o que é necessário, e que ligações devem ser feitas, para dobrar o
módulo do contador da letra a. É possível sempre utilizar esta ló gica
para dobrar o módulo de quaisquer contadores síncronos?
2.8 Questões de Concurso
(CESPE/UnB) Questões 82 e 83 da prova para Perito da Polícia Federal – Área 2

– 2004.

Eletrônica Digital
O circuito sequencial acima gera uma sequência com quatro estados possíveis.
Quanto a esse circuito, julgue os itens a seguir.
82. A sequência periódica realizada pelos bits Q1Q0 é 00 → 10 → 11 → 01 → 00 → 10

→ 11 → 01 → ...
83. As transições do circuito ocorrerão todas as vezes que ocorrer uma borda de
descida do sinal de clock.
(CESPE/UnB) Questão 116 da prova para Engenheiro de Telecomunicações do

Município de Vitória/ES – 2008.
116. O sinal de saída no circuito lógico ilustrado na figura a seguir é W  X  YZ .
(CESPE/UnB) Questões 108 a 111 da prova para Analista Legislativo –

Engenharia Eletrônica/Telecomunicações – 2012.
Acerca do circuito lógico representado pelo diagrama acima, julgue os próximos itens.
108. O circuito acima está sujeito ao fenômeno do risco estático
(static hazard), ou seja, se a saída Z estiver em 1 (valor lógico verdadeiro), ela poderá
passar temporariamente pelo valor 0 (valor lógico falso) após uma mudança nas

Eletrônica Digital
entradas, mesmo que a expressão lógica indique Z = 1 para os novos valores de

entrada.
109 A expressão lógica Z  (C  D)( A  D)( B  D) é logicamente equivalente à

expressão implementada pelo circuito acima, ou seja, possui a mesma tabela-verdade.
110. Suponha que a porta NAND de número 3 seja substituída por uma NAND de 3
entradas, sendo que duas entradas receberão os mesmos sinais indicados no
diagrama acima e a terceira entrada receberá uma nova variável lógica, E. Nesse caso,
a nova função lógica implementada pelo circuito será Z  BD  ACD  E .
111. O referido circuito implementa a expressão lógica Z  BD  ACD .
3 Aritmética Digital
A adição de números binários é realizada de forma similar a adição de números

decimais. Na adição de números decimais, os números a serem somados são
colocados um sobre o outro e somadas do LSD até o MSD, ou seja, unidades, dezenas,
centenas e assim por diante. Quando a soma das unidades é igual ou superior a uma
dezena, há o transporte de uma unidade para a casa das dezenas, é o chamado ‘vai
um’, amplamente conhecido em sistemas digitais como carry. Na soma de números
binários, a lógica é similar, conforme o exemplo a seguir:
10 11
+1 11 0
11 00 1
3.1 Complemento de 1
O complemento de 1 de um número binário é obtido substituindo cada 0 por 1 e cada
1 por um 0, ou seja, substitui-se o bit por seu complemento.
Logo, o complemento de 1 de ‘0011010’ é ‘1100101’.
3.2 Complemento de 2
O complemento de 2 de um número binário é obtido tomando-se o complemento de 1
do número e somando-se 1 na posição do bit menos significativo (LSD).

Eletrônica Digital
10 11 01
01 00 10
+0 00 001
01 00 11
3.3 Adição e Subtração Hexadecimal
A adição hexadecimal é similar à adição binária e à adição decimal. Bastar lembrar

que na aritmética hexadecimal a contagem é feita de 0 a F, logo o maior dígito hexa é
F. A política de propagação de carry é a mesma, conforme os exemplos abaixo:
58 F 3AF
+ 24 +F +2 3 C
7C 1E 5EB
A subtração hexadecimal de um número W de X consiste nos seguintes passos:
1. Encontre o complemento de 2 do hexadecimal W.

2. Realize a soma do complemento de 2 encontrado com X.
Encontrar o complemento de 2 de um número hexadecimal pode ser feito por meio

de dois métodos distintos, o primeiro deles é feito da seguinte forma:
1º Método:
1. Converte-se o número hexadecimal W em binário.

2. Encontra-se o complemento de 2 do binário.
3. Converte-se o complemento de 2 novamente para hexa.
O segundo método é o seguinte:
2º Método:
1. Subtrai-se cada dígito do número hexadecimal W de F.

2. Ao hexadecimal encontrado na etapa 1, soma-se 1.

Eletrônica Digital
Veja o exemplo abaixo de subtração hexadecimal:
592
- 3 A5
1º Método:
3A5
001110100101 -> Binário
110001011011 -> Complemento de 2
C5B
2º Método:
FFF
-3A5
C5A
C5B
Ou seja, por ambos os métodos obtém-se:
592
+ C5 B
1ED
Lembrando que o carry propagado além do MSD é descartado. Este é o motivo pelo
qual o resultado final não é 11ED.
Exercício 5. A respeito de conversões de sistemas numéricos, complete o quadro a

seguir:
Binário Hexadecimal Decimal

Eletrônica Digital
11110011
3BC
242
Exercício 6. Realize as operações em hexadecimal a seguir:
F8 F13 5AB
+ 34 +F 7 D -21 A
3.4 Questão de Concurso

(IFG/GO) Questão 03 da prova discursiva para Área I de Informática – Carreira
Professor do Ensino Básico, Técnico e Tecnológico - 2012.
Desde tempos remotos o homem utiliza a escrita para registrar e transmitir

informação. A escrita vai do antigo hieróglifo egípcio até o alfabeto latino atual. O
alfabeto, como conjunto de símbolos, se desenvolve originalmente na Grécia e
posteriormente em Roma e constitui a origem de nosso alfabeto atual. Uma das
primeiras tentativas de registro de quantidades sob a forma escrita foi o sistema de
numeração indo-arábico, do qual são derivados os atuais sistemas de numeração
decimal.
Sistema de numeração: é o conjunto de símbolos utilizados par a representação de

quantidades e as regras que definem a forma de representação. Um sistema de
numeração é determinado fundamentalmente pela base (número de símbolos
utilizados). A base é o coeficiente que determina qual o valor de cada símbolo de
acordo com a sua posição. Muitos sistemas modernos de computação não
representam valores numéricos usando o sistema decimal. Ao invés disso, eles
simplesmente usam o binário ou o sistema de numeração de complemento de dois.
Para entender as limitações da aritmética do computador, você deve entender como
os computadores representam os números.

Eletrônica Digital
Conforme os conceitos sobre sistemas de numeração complete a tabela de conversão

de bases numéricas abaixo:

Eletrônica Digital
4 Sistemas Digitais e Sistemas Analógicos
Apesar de a computação trabalhar, intrinsicamente, no mundo digital, é importante

estudar o mundo analógico e sua interface para o mundo digital. O motivo pelo qual
estudamos o mundo analógico reside no fato da maioria das variáveis físicas ser
analógica. Cita-se, como exemplo, a temperatura, a pressão, a quantidade de luz em
um ambiente, o nível de áudio e a velocidade.
Grandezas digitais possuem apenas dois valores possíveis. Estes valores podem ser
caracterizados como alto e baixo, positivo e negativo, presença e ausência de tensão
ou ainda verdadeiro e falso. As grandezas analógicas podem assumir diversos valores
significativos. Os diversos registros de temperatura ambiente feitos ao longo de um
mês constituem um exemplo de grandeza analógica, onde os diversos valores
assumidos pela grandeza são significativos.
Quando se utiliza recursos computacionais para controlar variáveis físicas como, por
exemplo, as leituras de temperatura citadas anteriormente, um dispositivo chamado
transdutor deve ser utilizado. O transdutor é responsável por realizar a interface
entre o mundo analógico e as grandezas elétricas que, posteriormente, serão
transformadas em sinais digitais.
O dispositivo responsável por converter os sinais elétricos analógicos em sinais

elétricos digitais é chamado de conversor A/D (Analógico/Digital). O dispositivo
responsável por converter os sinais elétricos digitais em sinais elétricos analógicos é
chamado de conversor D/A (Digital/Analógico).
4.1 Conversores D/A
Primeiramente estudaremos os conversores D/A, pois muitos dispositivos A/D

possuem em seu projeto conversores D/A.
O princípio de funcionamento do conversor D/A é simples. Para cada valor digital

(binário, hexadecimal, BCD e etc) de entrada corresponde um valor analógico de
tensão ou corrente na saída. A razão entre o valor de entrada e o valor de saída é feita
por uma constante de proporcionalidade linear. Desta forma, dizemos que:
Saída analógica = K x entrada digital

Eletrônica Digital
Onde K é o fator de proporcionalidade.
A Figura 25 representa um conversor D/A. Note que os valores digitais constituídos

de 4 bits, dentre eles o LSB e o MSB, são convertidos em valores analógicos. Esta
conversão depende do valor da tensão de referência, visto que o maior valor possível
de ser lido na saída do conversor é igual ao valor da tensão de referência. Ora, um
valor superior a este não pode ser lido, o que caracterizaria em amplificação.
Obviamente, um conversor D/A poder ter um dispositivo amplificador em sua
constituição, mas este não faz parte de seu princípio de funcionamento.
Figura 25. Conversor D/A de quatro bits com saída de tensão [1].
O valor correspondente ao LSB do sinal digital é chamado de Resolução ou tamanho

do degrau, visto que o passo de discretização do sinal digital é igual ao seu LSB.
O fundo de escala corresponde ao maior valor lido na saída do conversor D/A. Ele
poder ser ou não igual ao valor de referência. O valor de referência é o maior valor
possível que pode ser assumido pelo fundo de escala.
A resolução (também conhecida como tamanho do degrau ou fator de

proporcionalidade) relaciona-se com o fundo de escala por meio da seguinte equação:
Afs
K
2n  1
Onde: K=resolução; Afs=Valor analógico de fundo de escala; n=número de bits do sinal

digital.
Exemplo 2. A Figura 26 Mostra um computador controlando a velocidade de um

motor. A corrente analógica de 0 a 2mA do conversor D/A é amplificada para
Eletrônica Digital
produzir velocidades no motor de 0 a 1000 rpm. Quantos bits deveriam ser usados se
o computador tivesse que ser capaz de produzir uma velocidade no motor que
estivesse, no máximo, a 2 rpm da velocidade desejada?
Figura 26. Exemplo 2.

Resolução:
Sabemos que o motor assume velocidades de 0 a 1000 rpm. Com passo de no máximo
2rpm, deduzimos que o motor poderá assumir 501 valores de velocidades diferentes,
pois (1000/500) +1=501. O que corresponde ao mínimo de 500 degraus.
Já que 2n  1  Degraus , onde 2n é o número de valores possíveis.
Logo, temos que:
2n  1  500 , ou seja, n=9.
A Figura 27 apresenta um circuito simples conversor D/A com base em um

amplificador operacional na configuração de somador. Os valores dos resistores de
entrada correspondem aos pesos de cada bit de entrada. A entrada A corresponde ao
bit LSB e a entrada D ao bit MSB.
Para entendimento do funcionamento deste circuito é preciso ter noções de

funcionamento do amplificador operacional.
A determinação dos parâmetros deste conversor D/A é simples. O número de bits do

conversor nos fornece a informação do número de degraus. O valor do LSB nos
fornece o tamanho do degrau. Com base no número de degraus e no tamanho do
degrau, pode-se determinar o valor analógico do fundo de escala, por meio da
equação (anteriormente vista):

Eletrônica Digital
Afs
K
2n  1
Com base nestas informações é possível construir a tabela mostrada na Figura 28 .
Figura 27. Circuito conversor D/A com base em Amp.op. somador [1].
Figura 28. Tabela dos valores digitais convertidos para valores analógicos [1].
A determinação do valor analógico de saída quando o resistor de realimentação é

igual ao resistor do ramo MSB é dado por:
1 1 1
Vout  (VD  VC  VB  VA )
2 4 8

Eletrônica Digital
Os conversores D/A que utilizam o circuito somador com amplificador operacional

possuem uma grande desvantagem prática. Não é possível construir este tipo de
conversores utilizando muitos bits (conversores de alta precisão). Como estes
circuitos têm por base os pesos ponderados, no projeto de conversores com muitos
bits haverá uma grande diferença entre o resistor do ramo LSB e o resistor do ramo
MSB. Para exemplificarmos, consideremos um conversor D/A de 16 bits. Se o resistor
MSB for de 1kΩ, então o resistor LSB deverá ser da ordem de 30 MΩ. Isto torna
inviável a construção de CIs com este tipo de conversor D/A.
Uma alternativa à construção de conversores com amp. Op. Somador é a rede R -2R.
Esta rede também utiliza amplificador operacional, mas os resistores envolvidos
possuem uma razão entre eles de 1 para 2. A Figura 29 apresenta uma rede R-2R.
Figura 29. Rede R-2R [1].
A determinação do valor analógico de saída é dada pela equação:
Vref
Vout   xB
8
Onde B é o valor decimal correspondente ao número binário de entrada.
4.2 Conversores A/D
Como dito anteriormente, é comum um conversor A/D ter em sua constituição um

conversor D/A.

Eletrônica Digital
Figura 30. Conversor A/D [1]
A Figura 30 apresenta um conversor A/D. Note que ele é constituído de um

amplificador operacional,, uma porta AND, um contador e um dispositivo conversor
D/A.
O amplificador operacional atua como um comparador, ele possui duas entradas

analógicas e uma saída digital. As entradas são V A e VAX. VA é a tensão analógica que se
deseja digitalizar, V AX é o sinal analógico correspondente ao digital, isto é, é a
comparação de V AX com VA que determina a saída do amp. Op. ( EOC )
Este conversor A/D é conhecido como conversor tipo rampa digital, visto que o valor
de VAX aproxima-se de V A passo a passo por um degrau pré-definido. Quando o valor
_______
de VAX é maior que o valor de V A o sinal EOC torna-se alto e consequentemente EOC
torna-se baixo, forçando a saída da porta AND para baixo, independente dos valo res
das demais entradas da porta AND (clock e pulso de start).
O contador funciona como um registrador que armazena o valor digital que interessa
ao projetista. O valor do registrador é atualizado, passo a passo, até que o valor de V AX

Eletrônica Digital
seja superior a V A. O responsável por converter o sinal digital do registrador em VAX é

o conversor D/A.
O contador/registrador começa a ser incrementado logo após o pulso de start e é

incrementado a cada transição do clock até que o valor de V AX seja superior a V A.
Exemplo 3. Considere os seguintes valores para o conversor A/D da Figura 30:

frequência do clock = 1MHz; V T =0,1mV; o conversor D/A tem saída de F.S. = 10,23 V e
uma entrada de 10 bits. Determine os seguintes valores [1]:
a) O equivalente digital obtido para V A=3,728V

b) O tempo de conversão.
c) A resolução deste conversor.
Resolução:
Em primeiro lugar colhemos os dados do conversor D/A e do conversor A/D.
Conversor D/A: 10 bits e fundo de escala (F.S.) de 10,23 V.
Conversor A/D: frequência=1 MHz e V T=0,1mV.
Com o número de bits do conversor D/A é possível obter o número de degraus.
210  1  1023
Como o fundo de escala, obtém-se a resolução ou tamanho do degrau e, assim, a letra

c) está resolvida..
K=10,23/1023=0,01V=10mV.
Como VT =0,1mV, a conversão ocorrerá quando V AX for igual a V A+VT, ou seja, V AX

=3,7281. O quociente entre VAX e K determina quantos degraus são necessários para
que o processo de digitalização termine. Logo, teremos 372,81 degraus, ou seja, 373
degraus. O equivalente binário de 373 é 0101110101. Desta forma a letra a) está
resolvida.
A resolução da letra b) é obtida ao multiplicarmos o número de degraus pela duração

de um degrau, ou seja, 373 x 1µs, visto que a frequência é de 1MHz. Portanto, o tempo
de conversão é de 373 µs.
Exercício 6. Refaça o exemplo 3 com os seguintes dados:

Eletrônica Digital
Frequência de 2,5 MHz.
Fundo de Escala de 12,25 V.
É importante dizer que sempre haverá um erro entre o valor digital encontrado e o
valor analógico. O erro crescer em uma relação direta de proporcionalidade ao
tamanho do degrau. Este erro é conhecido como erro de quantização. A principal
forma de reduzir o erro de quantização é diminuir o degrau, o que implica em
aumentar o número de bits envolvidos no processo de conversão. O preço dos
equipamentos de microeletrônica e os custos de processamento dos computadores
cresce a medida que o número de bits envolvidos no processo também cresce.
Logo, o projetista tem o desafio de encontrar a melhor negociação entre erro de

quantização e número de bits, a fim de encontrar um sistema o mais eficiente possível
sem onerar muito o projeto.
5 Máquinas de Estados Finitos
As FSMs (Finite State Machines – Máquinas de Estados Finitos) são circuitos

sequenciais para os quais as saídas dependem das entradas e dos estados atuais do
sistema.
Os estados do sistema referem-se aos valores de variáveis denominadas variáveis de

estado.
As máquinas sequenciais mais conhecidas são as máquinas síncronas que podem ser
modeladas por dois modelos principais, sendo eles: Modelo de Moore e Modelo de
Mealy.
No modelo Moore as saídas dependem apenas do estado atual, já no modelo Mealy as

saídas dependem do estado atual e de entradas primárias.
O circuito da Figura 31 representa um circuito sequencial cuja saída depende da

entrada e das variáveis de estado.
Note que o circuito supracitado possui dois FFs, chamaremos a entrada do FF

superior de D 1 (visto que a ligação do FF J-K é idêntica à ligação de um FF tipo D) e
sua saída de Q1 e a entrada do FF inferior de D 2 e sua saída de Q2.
Eletrônica Digital
A entrada do circuito (counter) será chamada de C.
O funcionamento do circuito depende das entradas e saídas dos FFs.
As entradas D1 e D2 são dadas por:
D1  C  Q1
D2  CQ2  Q1CQ2  CQ2Q1
Em um FF tipo D, a saída no instante t+1 é igual à entrada no instante t.
Logo, dizemos que Q(t  1)  D(t ) , ou seja:
Q1 (t  1)  C  Q1 (t )
Q2 (t  1)  CQ2 (t )  Q1 (t )CQ2 (t )  CQ2 (t )Q1 (t )
Figura 31. Exemplo de máquina de estado finito.
A partir destas equações é possível construir uma tabela com as transições do estado
atual para o estado próximo (ou estado no tempo t+1).
O valor de Y é obtido ao realizarmos a operação AND entre as saídas dos FFs (Q 1 e Q2).
A parte destacada da tabela mostra as 4 estados possíveis para Q 1 e Q2. A partir desta
tabela é possível desenhar o diagrama de transição de estados.

Eletrônica Digital
Tabela 1. Tabela de transição de estados.
Entrada Estado Atual Estado Próximo
C Q2(t) Q1(t) Q2(t+1) Q1(t+1)
0 0 0 0 0
0 0 1 0 1
0 1 0 1 0
0 1 1 1 1
1 0 0 0 1
1 0 1 1 0
1 1 0 1 1
1 1 1 0 0
A Figura 32 apresenta o diagrama de transição de estados para o circuito da Figura

31.
C=0 C=0
C=1
Q2Q1=00 Q2Q1=01
C=1 C=1
C=0
C=0
Q2Q1=11 Q2Q1=10
C=1
Figura 32. Diagrama de Transição de Estados.
Trata-se de um contador de módulo 4.

Eletrônica Digital
A característica do circuito de ter sua saída representada apenas pelas entradas e

pelos estados atuais faz dele um circuito modelado por meio do modelo de Moore.
Figura 33. Circuito Sequencial – Mealy.
Observe que a Figura 33 apresenta o mesmo circuito da Figura 31, salvo uma entrada
externa adicional que conecta a entrada C à porta AND de saída. Trata-se de um
circuito Mealy. O cálculo do estado próximo (futuro) não é alterado, mas a equação de
saída para Y é modificada.
6 Referências Bibliográficas:
[1] Tocci, R.; Widmer, N.; Moss, G. Sistemas Digitais: princípios e aplicações. 8ª ed.
Pearson, 2005.

Eletrônica Digital

Caricato da

Informazioni sul documento

Copyright

Formati disponibili

Condividi questo documento

Condividi o incorpora il documento

Opzioni di condivisione

Hai trovato utile questo documento?

Questo contenuto è inappropriato?

Copyright:

Formati disponibili

Eletrônica Digital

Caricato da

Copyright:

Formati disponibili

2017

1 Álgebra Booleana e Circuitos Lógicos Combinacionais ............................................................ 4

1.1 Portas AND, OR e NOT......................................................................................................................... 4

1.2 Teoremas da Álgebra Booleana..................................................................................................... 5

1.4 Portas NOR e NAND .............................................................................................................................. 6

1.5 O Mapa de Karnaugh ............................................................................................................................ 8

1.6 Portas XOR e Portas XNOR ............................................................................................................ 10

1.7 Circuitos Integrados .......................................................................................................................... 11

1.8 Questões de Concurso ...................................................................................................................... 12

1.9 Resolução de Questão de Concurso ......................................................................................... 13

2 Circuitos Sequenciais .................................................................................................................................. 17

2.1 Latches e Flip-Flops........................................................................................................................... 17

2.2 Transferência Serial e Paralela ................................................................................................... 21

2.3 Divisão de Frequência e Contagem .......................................................................................... 23

2.4 O Inversor Schmitt-Trigger........................................................................................................... 23

2.5 Contadores de Módulo < 2 N .......................................................................................................... 25

2.6 Contadores Síncronos ...................................................................................................................... 27

2.7 Exercícios de Fixação ........................................................................................................................ 30

2.8 Questões de Concurso ...................................................................................................................... 30

3 Aritmética Digital .......................................................................................................................................... 32

3.1 Complemento de 1.............................................................................................................................. 32

Prof. Flávio Geraldo Coelho Rocha Página 2

3.2 Complemento de 2.............................................................................................................................. 32

3.3 Adição e Subtração Hexadecimal .............................................................................................. 33

3.4 Questão de Concurso ........................................................................................................................ 35

4 Sistemas Digitais e Sistemas Analógicos......................................................................................... 37

4.1 Conversores D/A................................................................................................................................. 37

4.2 Conversores A/D ................................................................................................................................. 41

5 Máquinas de Estados Finitos ................................................................................................................. 44

Prof. Flávio Geraldo Coelho Rocha Página 3

1 Álgebra Booleana e Circuitos Lógicos Combinacionais

1.1 Portas AND, OR e NOT

A principal diferença entre a álgebra Booleana e a álgebra convencional é que, na

A Figura 1 apresenta a tabela-verdade e a simbologia da operação OR, ou seja, os

Figura 1. Tabela verdade e operação OR [1].

Figura 2. Tabela verdade e operação AND [1].

Prof. Flávio Geraldo Coelho Rocha Página 4

Figura 3. Inversor (porta NOT) [1].

1.2 Teoremas da Álgebra Booleana

Apesar dos elementos da álgebra Booleana terem sido apresentados separadamente,

(1) x0  0 (9) x y  yx

Além dos teoremas apresentados acima, dois outros teoremas, denominados

Geralmente, quando se tem uma expressão complexa de álgebra Booleana, deseja-se

1.4 Portas NOR e NAND

Prof. Flávio Geraldo Coelho Rocha Página 6

Figura 6. Universalidade das portas NAND [1].

Prof. Flávio Geraldo Coelho Rocha Página 7

Figura 7. Universalidade das portas NOR [1].

Exercício 1. Simplifique as expressões abaixo e ao final desenhe o circuito lógico

b) z  ABC  ABC  ABC

1.5 O Mapa de Karnaugh

Outro método de simplificar expressões Booleanas é utilizar o Mapa de Karnaugh

Prof. Flávio Geraldo Coelho Rocha Página 8

Exemplo 1. Seja a tabela-verdade abaixo, o mapa K supostamente construído a partir

Nota-se, portanto, que o mapa K é uma forma simples e metódica de se escrever a

Prof. Flávio Geraldo Coelho Rocha Página 9

Exercício 2. Desenhe o circuito lógico combinacional que representa o valor de X do

Exercício 3. A partir da tabela-verdade abaixo, desenhe o mapa K e encontre a

Se um dado Mapa de Karnaugh apresentar muitos valores iguais a 1 e poucos valores

1.6 Portas XOR e Portas XNOR

Prof. Flávio Geraldo Coelho Rocha Página 10

1.7 Circuitos Integrados

Um grande número de portas lógicas pode ser encontrado em dispositivos

Prof. Flávio Geraldo Coelho Rocha Página 11