Eletrônica Digital

Eletrônica Digital
Prof. Arthur Braga
Tópicos
Flip-Flops e Dispositivos Correlatos
Latch com portas NAND
Latch com portas NOR
Latch D
Sinais de Clock
Flip-Flops com Clock
Flip-Flop S-R com Clock
Flip-Flop J-K com Clock
Flip-Flop D com Clock
Entradas Assíncronas
Símbolos IEEE/ANSI
Considerações sobre temporização em Flip-Flops
Problemas Potenciais de temporização em circuitos com FFs
Flip-Flops Mestre / Escravo
Aplicações com Flip-Flops
Sincronização de Flip-Flops
Detectando uma Seqüência de Entrada
Armazenamento e Transferência de Dados
Transferência Serial de Dados
Divisão de freqüência e contagem
Aplicação em Microcomputador
Exemplo de Gerador de Clock
1
Os circuitos lógicos estudados até o momento dependiam apenas dos níveis
lógicos de entrada para a cada instante de tempo para gerar suas saídas –
todos eram circuitos ló
lógicos combinacionais.
combinacionais
Quaisquer condições de entrada anteriores não têm efeito sobre as saídas
atuais, porque um circuito lógico combinacional não possui memória.
Entretanto, a maioria dos sistemas digitais é constituída de circuitos

combinacionais e de elementos de memória, conforme o diagrama abaixo.

Na parte combinacional: recebe sinais externos e saídas dos elementos de
memória.
memória: armazena entradas anteriores, sendo o elemento

No elemento de memó
de memória mais importante o flip-flop.
O que é o flip-flop ?
2
Flip-Flops e Dispositivos CorrelatosK
O Flip-
Flip-Flop
Embora uma porta lógica, por si, não tenha capacidade de armazenamento,
algumas delas podem ser conectadas entre si de tal forma que permita o
armazenamento de informação.
Abaixo é mostrado um tipo de símbolo genérico para representar um flip-flop.
Esse símbolo apresenta duas saídas oposta entre si.
As entradas do FF são usadas para fazer com que o mesmo comute entre os
seus possíveis estados de saída. Em geral, a maioria das entradas dos FFs
precisa ser apenas momentaneamente ativada para provocar mudança na
saída, sendo que a saída permanece no novo estado mesmo após o pulso de
entrada ter terminado.
MEMÓRIA

O Flip-
Flip-Flop
O flip-flop é conhecido por outros nomes, incluindo latch e multivibrador
biestável. O termo latch é usado para certos tipos de FFs. O termo
multivibrador biestável é uma denominação mais técnica para um FF.
O circuito de um FF mais simples pode ser construído a partir de duas portas

NAND ou duas portas NOR.
3
As saídas das portas, em condições normais, estão sempre em níveis lógicos
inversos. Existem duas entradas no latch: SET é a que seta Q para o estado 1;
a entrada CLEAR é a que reseta Q para o estado 0.
As entradas estão normalmente em repouso no estado ALTO, e uma delas é
pulsada em nível baixo sempre que se deseja alterar as saídas do latch.
Incialmente, observe que SET = RESET = 1, pode levar a duas configurações.
Como essas configurações podem ser usadas, e como realizar mudanças

na saída ?

Setando o latch (FF)
Quando a entrada SET é momentaneamente pulsada em nível BAIXO,
enquanto a entrada CLEAR é mantida em nível ALTO, há mudança nas
saídas do latch. As figuras abaixo demonstram essa mudança para as duas
condições anteriormente vistas do latch.
4
Resetanto o latch (FF)
Quando a entrada CLEAR é momentaneamente pulsada em nível BAIXO,
enquanto a entrada SET é mantida em nível ALTO, também há mudança nas
saídas do latch. As figuras abaixo demonstram essa mudança para as duas
condições incialmente vistas do latch.
Quais conclusões tiramos ?
Há alguma configuração na entrada não testada ?

Setando e Resetanto simultaneamente
O último caso a ser considerado seria as entradas SET e CLEAR serem
pulsadas em nível BAIXO simultaneamente. Esse procedimento gera nível
ALTO em ambas as saídas das portas NAND, de forma que chegamos a uma
condiç indesejada uma vez que as duas saídas são supostamente
condição indesejada,
complementares entre si.
Além disso, quando as entradas SET e CLEAR retornarem para o nível ALTO,
o estado resultante da saída dependerá de qual entrada retornou primeiro para
o nível ALTO. Transições simultâneas de volta para o nível 1 produzirão
resultados imprevisíveis
5
Representaç
Representações Alternativas
A partir da descrição do funcionamento o latch com portas NAND, ficou claro
que as entradas SET e RESET são ativas em nível BAIXO.

APLICAÇ
APLICAÇÃO:
6
Duas portas NOR interligadas de modo cruzado podem ser usadas como um
latch com portas NOR. Abaixo essa configuração é exibida, de forma similar
à configuração do latch NAND, exceto pelo fato da mudança na tabela-
verdade.
SET e CLEAR são ativadas

em nível ALTO, ao invés de
em nível BAIXO.
Flip-Flops (Latches S-R)

7
Latch D (Latch Transparente)K
Caso seja adicionado um circuito direcionador de pulso a um latch S-R,
obtem-se um novo circuito latch que não possui condição inválida. Este
circuito é chamado latch D ou latch transparente.
transparente
A entrada comum das portas que implementam o circuito

direcionador é denominada entrada de habilitação
(enable, abreviado por EN).
Se EN = 1, a saída Q será igual à entrada D
(transparente).
Se EN = 0, a saída Q não será modificada (guarda o
último valor – memória).
Latch D (Latch Transparente)K

Acompanhe abaixo o comportamento de um latch D para as formas de onda
dadas:
Exemplos de aplicaç
aplicações para os Latches ???
8
Exemplo de Aplicação de Latches
ALARME
Considere que o fototransistor abaixo esteja inicialmente recebendo um feixe
do diodo emissor de luz (LED) D1, e que o latch S-R tenha sido previamente
levado para Q = 0 (resetado) ao abrir a chave SW1 momentaneamente.
0 0
O que acontece se o feixe for momentaneamente interrompido ???

ALARME
de luz do fotodiodo D1, e que o latch S-R tenha sido previamente levado para
Q = 0 (resetado) ao abrir a chave SW1 momentaneamente.
1 0
1
E se o feixe for re-

re-estabelecido ???
9
ALARME
de luz do fotodiodo D1, e que o latch S-R tenha sido previamente levado para
Q = 0 (resetado) ao abrir a chave SW1 momentaneamente.
0 1
(mantido)
E se o feixe for re-

re-estabelecido ???

Estado do flip-
flip-flop quando energizado
Quando o circuito é energizado, não é possível prever o estado inicial da saída

do flip-flop se as entradas SET e RESET estiverem inativas (ou seja, S = R =
1 para um latch NAND, S = R = 0 para um latch NOR).
Se um latch ou FF tiver que iniciar em um estado particular para garantir uma

operação adequada de um circuito, ele terá de ser colocado no estado
desejado, ativando momentaneamente a entrada SET ou RESET no início da
operação do circuito.
Quando pode ocorrer mudança na saída de um FF ?
10
Pulsos Digitais
Nos latches S-R observamos que um sinal na entrada pode passar de um
estado normal inativo para o estado oposto (ativo), afetando a saída do
circuito, e depois retornar para o estado inativo – mantendo a nova saída.
Estes sinais são chamados de PULSOS. E certas características destes sinais
devem ser observadas como: o tempo de subida (tr – rise time), o tempo de
descida (tf – fall time) e a duração (largura) do pulso (tw) .
Mas...
Quando vão
ocorrer
essas
mudanças
(BORDAS) ?
BORDAS
Sinais de clock e flip-flop com clock

Os sistemas digitais podem funcionar tanto no modo assíncrono quanto no
síncrono. Nos sistemas assíncronos, as saídas de circuitos lógicos podem
mudar de estado a qualquer momento em que uma ou mais entradas mudem
de estado. Em sistemas síncronos, os momentos exatos em que uma saída
qualquer pode mudar de estado são determinados por um sinal normalmente
denominado clock.
Um sistema assíncrono geralmente é mais difícil de projetar e analisar !
11
Flip-flops com clock
Sistemas Sí
Síncronos
1. Os sistemas digitais, em sua maioria, são síncronos (embora tenham
algumas partes assíncronas).
2. A análise de defeitos desses sistemas é mais fácil pois as saídas desses
circuitos só podem mudar de estado em instantes específicos.
3. A sincronização dos eventos com o sinal de clock é obtida com o uso de
flip-flops com clock que são projetados para mudarem de estado em uma
das transições do sinal de clock.
Vários tipos de FFs com clock são usados em um grande nú

números de
aplicaç
aplicações.
Flip-flops com clock

Caracterí
Características comuns a FFs com clock
1. Os FFs com clock têm a entrada de clock denominada CLK, CK ou CP. Na
maioria desses FFs a entrada CLK é disparada por borda – isso é
indicado por um pequeno triângulo nessa entrada. Isso diferencia os FFs
dos latches que são disparados por nível.
2. FFs com clock têm uma ou mais entradas de controle que podem ter
vários nomes, dependendo do seu funcionamento. As entradas de
controle não terão efeito na saída Q até que uma transição ativa do
clock ocorra.
12
Flip-flops com clockK
Caracterí
Características comuns a FFs com clock
3. Em resumo, as entradas de controle deixam as saídas do FF prontas para
mudarem de estado, mas apenas a transição ativa da entrada CLK é que
dispara essa mudança de estado.
Dada essa dependência, dois parâmetros de temporização devem ser
observados para o funcionamento adequado de um FF com clock.
Tempos de setup (preparaç
(preparação) e hold (manutenç
(manutenção)
O tempo de setup, ts, é o intervalo de tempo que precede a transição ativa do
clock durante o qual a entrada de controle deve ser mantida.
O tempo de hold, tH, é o intervalo de tempo que se segue após a transição
ativa do clock durante o qual a entrada de controle deve ser mantida.
Exemplos
de FFs com
clock ??
Flip-flop S-R com clockK

A figura abaixo mostra o símbolo lógico para um flip-flop S-R com clock que
é disparado na borda positiva do clock. As entradas S e R controlam o
estado do FF conforme a tabela-verdade abaixo (semelhante à do latch NOR).
A tabela-verdade do FF S-R com clock usa nomenclaturas novas: a seta para

cima ( ↑ ) indica que uma borda de subida é necessária na entrada CLK; a
denominação Q0 indica o nível na saída Q antes da borda de subida do clock.
13
As formas de onda abaixo, considerando que se obedeça aos tempos de setup
e hold, ilustram a operação do FF S-R com clock disparado na borda positiva.
Deve-se observar, a partir dessas formas de onda, que se a borda ativa do FF

é na transição positiva, o FF não é afetado pelas transições negativas dos
pulsos de clock.

A figura abaixo mostra o símbolo e a tabela-verdade para um flip-flop S-R
disparado na transição negativa que ocorre na entrada CLK. O pequeno
círculo e o pequeno triângulo na entrada CLK indicam que o FF é disparado
apenas na transição de 1 para 0.
Tanto FFs disparados por borda positiva quanto os disparados por borda
negativa são usados em sistemas digitais.
Como relacionar o latch S-

S-R com o flip-
flip-flop S-
S-R com clock ???
14
Circuito interno de um flip-
flip-flop disparado por borda
O circuito é formado por três seções: (i) latch NAND básico, (ii) circuito
direcionador de pulsos e (iii) circuito detector de borda.
Como seria o circuito detector de borda ???

flip-flop disparado por borda
O circuito detector de borda pode ser implementado a partir dos circuitos

abaixo: (a) borda positiva e (b) borda negativa.
Há outros FFs com clock,

clock, alé
além do FF S-R ???
15
Flip-flop J-K com clockK
A figura abaixo mostra o símbolo lógico e a tabela-verdade para um FF J-K
com clock que é disparado na borda positiva do clock. As entradas J e K
controlam o estado do FF da mesma forma que fazem as entradas S e R para
um FF S-R com clock, exceto por uma importante diferença: a condição em
que J = K = 1 não resulta em uma saída ambígua.
Para a condição J = K = 1, o FF sempre irá mudar para o estado lógico

oposto no instante da transição positiva do sinal de clock. Esse modo é
denominado modo de comutação.
EXEMPLO ???

e hold, ilustram a operação do flip-flop J-K com clock.
Como é o circuito interno de um FF J-

J-K ???
16
flip-flop J-K disparado por borda
O circuito também é formado por três seções: (i) latch NAND básico, (ii)
circuito direcionador de pulsos e (iii) circuito detector de borda.
O circuito direcionador recebe realimentaç

realimentação das saí
saídas !
Flip-flop D com clockK

A figura abaixo mostra o símbolo lógico e a tabela-verdade para um flip-flop D
com clock que é disparado na borda positiva do clock. Ao contrário dos FFs
S-R e J-K, o FF D tem apenas uma entrada de controle síncrona, entrada D,
que representa a palavra data (dado).
A operação do flip-flop D é simples: a saída Q irá para o mesmo estado lógico

da entrada presente na entrada D quando ocorrer uma transição positiva em
CLK.
Em resumo: o nível lógico presente na entrada D será armazenado no

flip-flop no instante em que ocorrer a borda de subida do clock.
17
e hold, ilustram a operação do flip-flop D com clock.

Implementaç
Implementação de um flip-
flip-flop D
Um FF D disparado por borda é facilmente implementado acrescentando um

único INVERSOR a um FF J-K disparado por borda.
Qual seria uma aplicaç

aplicação para o FF D ???
18
Transferência de dados em paralelo
Entradas Assíncronas
Para os FFs com clock estudados até o momento, as entradas S, R, J, K e D
têm sido denominadas entradas de controle. Essas entradas também podem
ser ditas entradas síncronas, pois seus efeitos na saída do FF são
sincronizados com a entrada CLK.
Entretanto, há também entradas assíncronas em FFs com clock que operam

independentemente das entradas síncronas e do clock. Dizemos que essas
entradas assíncronas são entradas de sobreposição.
EXEMPLO
19
Símbolos IEEE/ANSI
Da mesma forma que para as portas lógicas padrão, há uma simbologia
IEEE/ANSI para os flip-flops.
FIGURA 5-31 Símbolos IEEE/ANSI para (a) um único flip-flop J-K disparado por borda e (b) um CI
comercial (74LS112 que é um duplo flip-flop J-K disparado por borda negativa).
Símbolos IEEE/ANSI
FIGURA 5-32 Símbolos IEEE/ANSI para (a) um único flip-flop D disparado por borda e (b) um CI
comercial (74HC175 que é um CI quádruplo de flip-flops com clock e clear comuns).
Há consideraç
considerações sobre a temporizaç
temporização dos sinais usados nos FFs que devem
ser observadas para que estes dispositivos funcionem adequadamente.
adequadamente.
20
Considerações sobre temporização em flip-flops
Os fabricantes de CIs de flip-flops especificam vários parâmetros de temporização
importantes e características que têm que ser consideradas antes que um FF seja usado
em algum circuito.
Tempos de setup e hold: representam
parâmetros que têm que ser considerados
para o disparo confiável dos FFs. As folhas
de dados fornecidas pelos fabricantes de CI
sempre especificam os valores mínimos de
tS e tH.
propagação: representa um
Atrasos de propagaç
tempo de atraso a partir do instante em que
o sinal é aplicado até o instante em que a
saída comuta de estado. As folhas de dados
fornecidas pelos fabricantes de CI sempre
especificam os atrasos máximos tPLH e
tPHL.

Freqü
Freqüência Má (fMAX): maior freqüência que pode ser aplicada na
Máxima de Clock (f
entrada CLK de um FF mantendo ainda um disparo confiável – de fabricante para
fabricante pode haver diferenças.
Tempos mí
mínimos de duraç
duração do
pulso de clock nos ní
níveis ALTO
[tw(H)]] e BAIXO [t
[ w(L)]
Largura de pulsos assí

assíncronos
ativos: tempo mínimo de duração que a
entrada CLEAR ou PRESET tem de ser
mantida em estado ativo.
transição do clock: Para garantir um disparo confiável, os tempos de

Tempos de transiç
transição da forma de onda do clock (tempos de subida e descida) devem ser mantidos
muito pequenos:para TTL, um tempo ≤ 50 ns; para CMOS um tempo ≤ 200 ns.
21
Problemas potenciais de temporização em

circuitos com FFs
Em muitos circuitos digitais a saída de um FF é conectada diretamente, ou por
meio de portas lógicas, à entrada de outro FF, e ambos são disparados pelo
mesmo sinal de clock. Isto representa um problema potencial de
temporização – uma situação típica é apresentada abaixo.
O potencial problema do circuito é: como Q1 muda de estado na borda de

descida do pulso de clock, a entrada J2 de Q2 estará mudando de estado quando
receber a mesma borda de descida do pulso de clock. Isso pode conduzir a uma
resposta imprevisível de Q2.
Se: th ≈ tpropagação → Potencial Problema
22
Flip-Flops Mestre/Escravo
Antes do desenvolvimento dos FFs disparados por borda que requerem um
tempo de hold pequeno ou nulo, os problemas de temporização eram
freqüentemente tratados usando uma classe de FFs denominada FFs
mestre/escravo.
Um FF mestre/escravo é constituído de dois FFs. Na borda de subida do sinal

de clock, os níveis presentes nas entradas de controle (J, K, D) são usados
para determinar a saída do FF mestre. Quando o sinal CLK vai para o nível
BAIXO, o estado do FF mestre é transferido para o FF escravo, cujas saídas
são Q e Q. Assim, as saídas Q e Q mudam de estado após a borda de descida
do clock.
Flip-Flops Mestre/Escravo
Antes do desenvolvimento dos FFs disparados por borda que requerem um
tempo de hold pequeno ou nulo, os problemas de temporização eram
freqüentemente tratados usando uma classe de FFs denominada FFs
mestre/escravo.
Um FF mestre/escravo é constituído de dois FFs. Na borda de subida do sinal

de clock, os níveis presentes nas entradas de controle (J, K, D) são usados
para determinar a saída do FF mestre. Quando o sinal CLK vai para o nível
BAIXO, o estado do FF mestre é transferido para o FF escravo, cujas saídas
são Q e Q. Assim, as saídas Q e Q mudam de estado após a borda de descida
do clock.
Esses FFs mestre/escravo funcionam de maneira muito parecida com os FFs

disparados por borda negativa, exceto por uma importante desvantagem: as
entradas de controle têm de ser mantidas estáveis enquanto CLK for nível
ALTO, ou uma operação imprevisível pode ocorrer.
23
Aplicações com Flip-Flops
Flip-flops disparados por borda (com clock) são dispositivos versáteis que
podem ser usados em uma ampla variedade de aplicações, incluindo:
contagem, armazenamento binário de dados, transferência de dados, e
muito mais.
Quase todas essas aplicações usam FFs com clock, e muitas delas estão
incluídas na categoria de circuitos seqüênciais.
Um circuito seqüêncial é aquele em que as saídas seguem uma seqüência

predeterminada de estados, com um novo estado ocorrendo a cada pulso de
clock.
EXEMPLOS de algumas aplicaç

aplicações bá
básicas de FFs com clock ???
A maioria dos sistemas digitais opera de forma essencialmente síncrona e a
maioria dos sinais muda de estado em sincronismo com as transições do
clock. Em muitos casos, entretanto, haverá um sinal externo que não estará
sincronizado com o clock; em outras palavras, ele será um sinal assíncrono.
Esse sinal aleatório poderá produzir resultados imprevisíveis e indesejados.
Exemplo
A figura abaixo mostra uma situação em que o sinal de entrada A é gerado a
partir de uma chave, sem o efeito de trepidação, acionada por um operador.
O problema é que por ser assíncrona a entrada A, ela pode produzir pulsos
parciais de clock na saída X.
Como evitar a ocorrência desses pulsos parciais de clock ???
24
Soluç
Solução:
Ao se adicionar um flip-flop D ao circuito, podemos solucionar o problema de
pulsos parciais na saída.

Em muitas situações, uma saída é ativada apenas quando as entradas são
ativadas em uma determinada seqüência. Isso não pode ser realizado usando
apenas lógica combinacional, sendo necessário o uso da característica de
armazenamento dos FFs.
Por exemplo, uma porta AND pode ser usada para determinar quando duas
entradas A e B estão ambas em nível ALTO, mas a sua saída responderá da
mesma forma independente de qual entrada foi primeiro para o nível ALTO.
Porém, suponha que desejamos gerar uma saída em nível ALTO apenas se a
entrada A for para nível ALTO e, alguns instantes depois, a entrada B for
para nível ALTO.
Como implementar esse sistema ???????????
25
As formas de onda abaixo mostram como o sistema baseado no flip-flop D
obedece ao comportamento desejado.
Para que esse circuito funcione adequadamente, a entrada A tem de estar

em ní
nível ALTO antes da entrada B por pelo menos um intervalo de tempo
igual ao tempo de setup requerido pelo FF.

O uso mais comum de flip-flops é no armazenamento de dados ou
informações. Esses dados são geralmente armazenados em grupos de FFs
denominados registradores.
A operação mais comum realizada sobre os dados armazenados em FFs ou
registradores é a operação de transferência de dados. Essa operação é
ilustrada abaixo para os flip-flops S-R, J-K e D.
26
As operações de transferência exibidas são exemplos de transferência
síncrona, visto que as entradas de controle síncronas e a entrada CLK foram
usadas para realizar a transferência.
Entretanto, a operação de transferência também pode ser obtida usando

entradas assíncronas de um FF (transferência assíncrona), conforme o
circuito da figura abaixo.
Caso se precise transferir dados entre grupos de FFs (REGISTRADORES)

(REGISTRADORES) ?

Transferência paralela de dados
A Transferência Serial de dados també

também pode ser realizada com FFs ?
27
Transferência Serial de Dados:Registradores de
Deslocamento
Um registrador de deslocamento é um grupo de FFs organizados de modo que
os números binários armazenados nos FFs sejam deslocados de um FF para o
seguinte a cada pulso de clock.
DATA IN x3 x2 x1 x0
Consideração:
th < tpropagação
Como ocorreria a transferência serial entre REGISTRADORES ?
Transferência Serial de Dados:Registradores de

Deslocamento
Transferência serial entre registradores
28
observe !

Além de funcionar como um divisor de freqüência, o circuito apresentado
também funciona como um contador binário. Isso pode ser demonstrado
analisando-se a seqüência de estados dos FFs após a ocorrência de cada
pulso de clock. A tabela de estados do circuito mostra esse comportamento.
29
Outra forma de mostrar como os estados dos FFs mudam a cada pulso de
clock aplicado é através do uso de um diagrama de transição de estados.
Estes diagramas de transição de estados são usados para auxiliar na

descrição, análise e projeto de circuitos seqüênciais.
Aplicação em Microcomputador
Um Registrador pode ser utilizado para armazenar informações vindas de um
microprocessador (MPU).
30
Comparador
5V
0V
31
Comparador
5V
0V
E o transistor ?
Transistor Bipolar
Um transístor bipolar (com polaridade NPN ou PNP) é constituído por duas
junções PN (junção base-emissor e junção base-coletor) de material
semicondutor (silício ou germânio) e por três terminais designados por
Emissor (E), Base (B) e Coletor (C).
Altamente Menos Menos

Camada Altamente Camada
dopado dopado que dopado que
mais fina dopado mais fina
o Emissor e o Emissor e
e menos e menos
mais dopado mais dopado
dopada dopada
que a Base que a Base
N – Material semicondutor com excesso de elétrons livres

P – Material semicondutor com excesso de lacunas
32
Transistor Bipolar
Junção PN Junção PN Junção PN Junção PN

base - emissor base - colector base - emissor base - colector
Transistor Bipolar
Para que o transístor bipolar conduza é necessário que VBE ≥ 0,7 V, caso
contrário não haverá passagem de corrente entre o Emissor e o Colector.
O transístor não conduz

IB = 0 (está em corte)
Se aplicarmos uma pequena corrente na base o transístor conduz e pode

amplificar a corrente que passa do emissor para o colector.
Uma pequena corrente …origina uma grande corrente

entre a base e o emissor… entre o emissor e o colector
33
Transistor Bipolar
Para o transístor bipolar poder ser utilizado com interruptor, como amplificador ou como
oscilador tem que estar devidamente polarizado através de uma fonte DC.
Para o transístor estar corretamente polarizado, a junção PN base – emissor deve

ser polarizada diretamente e a junção base – colector deve ser polarizada
inversamente.
Regra prática:
O Emissor é polarizado com a mesma polaridade que o semicondutor que o constitui.
A Base é polarizada com a mesma polaridade que o semicondutor que a constitui.
O Coletor é polarizado com polaridade contrária à do semicondutor que o constitui.
Emissor Base Colector Emissor Base Colector
P N P N P N
+ - - - + +
Transistor Bipolar
VCE – Tensão coletor - emissor
VBE – Tensão base – emissor
VCB – Tensão coletor - base
IC – Corrente de coletor
IB – Corrente de base
IE – Corrente de emissor
VRE – Tensão na resistência de emissor

VRC – Tensão na resistência de coletor
34
Transistor Bipolar
+
Rc
Considerando o sentido convencional da corrente e
aplicando a lei dos nós, obtemos a seguinte relação
Rb das correntes num transístor bipolar
IC
IB
IE = IC + IB
IE
Transistor Bipolar
corte saturação
VBE reversa direta
VCE 3.5V 0.3V
IB 10 uA 1 mA
Nível lógico 1 0
Estado OFF ON
35
Há uma mudança que permite ciclo de trabalho < 50%
36
Bibliografia Básica
Tocci, R. j., Widmer, N. S., Moss, G. L.;
Sistemas Digitais - Princípios e Aplicações -
10ª Ed, Editora Pearson, 2007.
Milos Ercegovac; Tomas Lang; Jaime H.
Moreno; Introdução aos Sistemas Digitais,
Editora Bookman, 2000.
Material da Disciplina
http://www.dee.ufc.br/~arthurp
37

Eletrônica Digital - Flip-Flops e Dispositivos Correlatos

Caricato da

Informazioni sul documento

Descrizione originale:

Titolo originale

Copyright

Formati disponibili

Condividi questo documento

Condividi o incorpora il documento

Opzioni di condivisione

Hai trovato utile questo documento?

Questo contenuto è inappropriato?

Copyright:

Formati disponibili

Eletrônica Digital - Flip-Flops e Dispositivos Correlatos

Caricato da

Copyright:

Formati disponibili

Prof. Arthur Braga

Entretanto, a maioria dos sistemas digitais é constituída de circuitos

Flip-Flops e Dispositivos Correlatos

memória: armazena entradas anteriores, sendo o elemento

Flip-Flops e Dispositivos CorrelatosK

O circuito de um FF mais simples pode ser construído a partir de duas portas

Latch com portas NAND

Como essas configurações podem ser usadas, e como realizar mudanças

Flip-Flops e Dispositivos CorrelatosK

Quais conclusões tiramos ?

Há alguma configuração na entrada não testada ?

Flip-Flops e Dispositivos CorrelatosK

Flip-Flops e Dispositivos CorrelatosK

SET e CLEAR são ativadas

Flip-Flops (Latches S-R)

Latch com portas NOR

A entrada comum das portas que implementam o circuito

Latch D (Latch Transparente)K

O que acontece se o feixe for momentaneamente interrompido ???

Exemplo de Aplicação de Latches

O que acontece se o feixe for momentaneamente interrompido ???

E se o feixe for re-

O que acontece se o feixe for momentaneamente interrompido ???

E se o feixe for re-

Flip-Flops e Dispositivos CorrelatosK

Quando o circuito é energizado, não é possível prever o estado inicial da saída

Se um latch ou FF tiver que iniciar em um estado particular para garantir uma

Quando pode ocorrer mudança na saída de um FF ?

Sinais de clock e flip-flop com clock

Um sistema assíncrono geralmente é mais difícil de projetar e analisar !

Vários tipos de FFs com clock são usados em um grande nú

Flip-flops com clock

Flip-flop S-R com clockK

A tabela-verdade do FF S-R com clock usa nomenclaturas novas: a seta para

Deve-se observar, a partir dessas formas de onda, que se a borda ativa do FF

Flip-flop S-R com clockK

Como relacionar o latch S-

Como seria o circuito detector de borda ???

Flip-flop S-R com clockK

O circuito detector de borda pode ser implementado a partir dos circuitos

Há outros FFs com clock,

Para a condição J = K = 1, o FF sempre irá mudar para o estado lógico

Flip-flop J-K com clockK

Como é o circuito interno de um FF J-

O circuito direcionador recebe realimentaç

Flip-flop D com clockK

A operação do flip-flop D é simples: a saída Q irá para o mesmo estado lógico

Em resumo: o nível lógico presente na entrada D será armazenado no

Flip-flop D com clockK

Um FF D disparado por borda é facilmente implementado acrescentando um

Qual seria uma aplicaç

Entretanto, há também entradas assíncronas em FFs com clock que operam

Considerações sobre temporização em flip-flops

Largura de pulsos assí

transição do clock: Para garantir um disparo confiável, os tempos de

Problemas potenciais de temporização em

O potencial problema do circuito é: como Q1 muda de estado na borda de

Se: th ≈ tpropagação → Potencial Problema

Um FF mestre/escravo é constituído de dois FFs. Na borda de subida do sinal

Um FF mestre/escravo é constituído de dois FFs. Na borda de subida do sinal

Esses FFs mestre/escravo funcionam de maneira muito parecida com os FFs