BENEMÉRITA UNIVERSIDAD AUTÓNOMA DE PUEBLA

FACULTAD DE CIENCIAS DE LA ELECTRÓNICA

PROGRAMA DE ESTUDIOS DE
NOMBRE DE LA ASIGNATURA: Electrónica Digital II CODIGO LCE303
CARRERA: LICENCIATURA EN ELECTRÓNICA /
INGENIERÍA EN MECATRÓNICA

UBICACIÓN CURRICULAR/ ACADEMIA DE Nivel Formativo / Electrónica Digital

AREA ESPECIFICA

MODALIDAD: Escolarizada TIPO DE ASIGNATURA Teórico-

Práctica
HRS. TEÓRICAS/ PERIODO: 48 HRS. PRÁCTICAS/ PERIODO : 32
HRS. TOT/ PERIODO: 80 NÙMERO DE CREDITOS: 8
HRS. TEÓRICAS/ SEMANA: 3 HRS. PRÁCTICAS/ SEMANA: 2
EN VERANO EL NÙMERO DE HORAS POR SEMANA SE DUPLICA , PERO SE CONSERVA
EL NÙMERO DE HRS. TOT/ PERIODO.
PERIODO EN QUE SE IMPARTE: PRIMAVERA, VERANO Y OTOÑO. SEGÚN DEMANDA
PRE-REQUISITOS: LCE108
FECHA DE ELABORACIÓN: 5 DE JULIO DE 2001
PROGRAMA ACTUALIZADO POR: Selene Edith Maya Rueda
José Francisco Portillo Robledo
Ana María Rodríguez Domínguez
FECHA: 29 DE MAYO DE 2003
PROGRAMA REVISADO POR: Área de Electrónica Digital
FECHA: 4 DE MAYO DE 2003
PROGRAMA APROBADO POR: Área de Electrónica Digital
FECHA: 11 DE JUNIO DE 2003
PROGRAMA AUTORIZADO POR: CONSEJO DE UNIDAD ACADÉMICA
FECHA: 16 DE JULIO DE 2003
COORDINACIÓN: Selene Edith Maya Rueda
FECHA DE APLICACIÓN/ VIGENCIA: OTOÑO 2003 / OTOÑO 2004
ACADEMIA DE ÁREA ESPECÍFICA: Área de Electrónica Digital de la FCE
JUSTIFICACIÓN:

Las máquinas secuenciales constituyen una parte esencial dentro de los sistemas
digitales en la solución de problemas reales, por lo que es imprescindible conocer
y aplicar tanto las técnicas clásicas de diseño como las herramientas más
actuales.

UBICACIÓN Y RELACIÓN CON OTRAS ASIGNATURAS:

NIVEL EN EL QUE SE IMPARTE: Formativo
PRERREQUISITO: LCE108 Electrónica Digital I
CO-REQUSITO: Ninguno
COLATERAL: LCE107 Dispositivos Electrónicos, LCE315 Circuitos I, LCE310 Métodos Matemáticos
I, Lengua Extranjera IV
CONSECUENTE: LCE 340 Electrónica Digital III

OBJETIVO GENERAL:
El estudiante diseñará circuitos digitales secuenciales utilizando los principios y técnicas
básicas de análisis y diseño secuencial así como diversos elementos combinacionales, de
memoria y un lenguaje de descripción de hardware.

CONTRIBUCIÓN DE LA ASIGNATURA AL PERFIL DE EGRESO.

El estudiante egresado de esta asignatura habrá desarrollado los conocimientos necesarios y
suficientes para diseñar y analizar sistemas electrónicos digitales secuenciales para resolver
problemas científicos, tecnológicos y de ingeniería, desarrollará y aplicará técnicas, métodos y
procesos para analizar y resolver problemas utilizando la lógica digital secuencial, utilizará
herramientas de software y hardware para el diseño de sistemas digitales y enfrentará las
situaciones que se le presenten de una manera creativa y propositiva.

_____________________________________________________________________________
Benemérita Universidad Autónoma de Puebla. Facultad de Ciencias de la Electrónica.
Programa de Estudios De (Nombre de la materia) correspondiente al Plan 2000. Pág. 2/18
 CONTENIDO TEMÁTICO
UNIDAD TEMATICA: 1 CONCEPTOS FUNDAMENTALES DE MÁQUINAS SECUENCIALES

OBJETIVO ESPECÍFICO DE LA UNIDAD TEMÁTICA::

El estudiante comprenderá la necesidad de tener circuitos secuenciales al analizar las limitaciones de los circuitos combinacionales para llegar a la
solución de problemas. Reconocerá también los tipos de máquinas secuenciales y los elementos que los conforman para poder construirlos.

CONTENIDO DE LA UNIDAD: Carga Horaria Nombre de Estrategias Clave Temas y

la Actividad didácticas Bibliográfica forma de
Práctica o sugeridas a usar evaluación
Extra-clase
T L P E
1.1 Diferencias entre circuitos combinacionales y secuenciales .5 2 1 Discusión 1B 529 – 531 Examen
en clase 2C 275 – 281 parcial,
examen
departame
ntal y
tareas
1.2 El concepto de memoria .5 Exposición 2C 281 -287 Examen
del profesor parcial,
examen
departame
ntal y
tareas
1.3 Fundamentos de operación de las máquinas de estados finitos .5 Exposición 1B 550 – 552 Examen
del profesor 2C 290 – 293 parcial,
examen
departame
ntal y
tareas

_____________________________________________________________________________
Benemérita Universidad Autónoma de Puebla. Facultad de Ciencias de la Electrónica.
Programa de Estudios De (Nombre de la materia) correspondiente al Plan 2000. Pág. 3/18
 Diagrama de bloques y clasificación de máquinas de estados finitos .5 Exposición 2C 293 – 295 Examen
del profesor parcial,
examen
departame
ntal y
tareas
1.4 Dispositivos secuenciales .5 .5 2 Investigació 3C 387 – 389 Examen
ny parcial,
discusión examen
departame
ntal e
investigaci
ón
1.5 Dispositivos programables secuenciales .5 .5 2 Investigació 1B 681 – 693 Examen
ny 3C 687 – 691 parcial,
discusión examen
departame
ntal e
investigaci
ón
HORAS TOTALES POR UNIDAD: 3 0 0 3

_____________________________________________________________________________
Benemérita Universidad Autónoma de Puebla. Facultad de Ciencias de la Electrónica.
Programa de Estudios De (Nombre de la materia) correspondiente al Plan 2000. Pág. 4/18
 UNIDAD TEMATICA: 2 PRINCIPIOS DE DISEÑO SECUENCIAL

OBJETIVO ESPECÍFICO DE LA UNIDAD TEMÁTICA::

El estudiante empleará los principios, técnicas y elementos del diseño e instrumentación de circuitos secuenciales para la elaboración de los mismos.

CONTENIDO DE LA UNIDAD Carga Horaria Nombre de Estrategias Clave Temas y

la Actividad didácticas Bibliográfica forma de
Práctica o sugeridas a usar evaluación
Extra-clase
T L P E
2.1 Comportamiento monoestable, biestable, astable y metaestable. 1 1 3 Investigació B1 531 – 534 o Examen
ny 2C 297 – 301 o parcial,
discusión 1C 108 – 112 examen
departame
ntal e
investigaci
ón
2.2 Latches y flip-flops 4 2 4 Exposición B1 534 – 550 o Examen
a) Latches: SR, D. del profesor 2C 302 – 328 o parcial,
b) Tabla característica, tabla de exitaciones, diagrama de bloques y y trabajo en 3C 389 – 417 o examen
circuito de un flip flop equipos 1C 112 – 126 departame
c) Flip-Flops: D, SR, JK, T, maestro esclavo ntal y
práctica
2.3 Diseño tradicional de máquinas secuenciales 4 2 2 5 Exposición 1B 563 – 601 o Examen
a) Diagramas de Estados con 2C 335 – 386 o parcial,
b) Obtención del Decodificador de Estado Siguiente ejemplos y 3C 503 – 547 examen
c) Obtención del Decodificador de salida trabajo en departame
d) Manejo de distintos tipos de flip flops como elementos de memoria quipos ntal y
práctica

_____________________________________________________________________________
Benemérita Universidad Autónoma de Puebla. Facultad de Ciencias de la Electrónica.
Programa de Estudios De (Nombre de la materia) correspondiente al Plan 2000. Pág. 5/18
2.4 Diseño de máquinas secuenciales utilizando Cartas ASM 4 2 2 6 Exposición 1C 165 – 188 o Examen
a) Obtención del circuito por método tradicional con 3C 547 – 555 parcial,
b) Obtención del circuito por método de multiplexores ejemplos y examen
c) Obtención del circuito por método One Hot trabajo en departame
d) Obtención del Circuito por método EPROM equipos ntal y
práctica
2.5 Diseño de máquinas secuenciales utilizando Diagramas MDS 2 2 7 Trabajo en 2C 440 – 514 Examen
a) Obtención del circuito utilizando mapas de entradas variables equipos con parcial,
discusión examen
departame
ntal e
investigaci
ón
HORAS TOTALES POR UNIDAD: 15 6 0 7

_____________________________________________________________________________
Benemérita Universidad Autónoma de Puebla. Facultad de Ciencias de la Electrónica.
Programa de Estudios De (Nombre de la materia) correspondiente al Plan 2000. Pág. 6/18
 UNIDAD TEMATICA: 3 HDL EN CIRCUITOS SECUENCIALES

OBJETIVO ESPECÍFICO DE LA UNIDAD TEMÁTICA::

El estudiante aplicará un lenguaje de descripción de hardware para representar y sintetizar circuitos secuenciales.

CONTENIDO DE LA UNIDAD Carga Horaria Nombre de Estrategias Clave Temas y

la Actividad didácticas Bibliográfica forma de
Práctica o sugeridas a usar evaluación
Extra-clase
T L P E
3.1 Descripción del comportamiento síncrono en VHDL 1 Exposición 1B 641 – 645 Examen
del profesor parcial,
examen
departame
ntal
3.2 Escribiendo VHDL para síntesis 2 3 8 Ejemplos 2B 93 – 104 Examen
a) Flip flops utilizando la parcial,
b) Registros computador examen
c) Contadores a departame
ntal
3.3 Descripción de máquinas de estado en VHDL 2 3 9 Solución de 2B 105 – 112 Examen
ejercicios 2B 153 – 179 parcial,
por equipos examen
y en la departame
computador ntal
a
HORAS TOTALES POR UNIDAD: 5 0 6 0

_____________________________________________________________________________
Benemérita Universidad Autónoma de Puebla. Facultad de Ciencias de la Electrónica.
Programa de Estudios De (Nombre de la materia) correspondiente al Plan 2000. Pág. 7/18
 UNIDAD TEMATICA: 4 CIRCUITOS SECUENCIALES CON DISPOSITIVOS PROGRAMABLES

OBJETIVO ESPECÍFICO DE LA UNIDAD TEMÁTICA::

El estudiante usará dispositivos programables para desarrollar la instrumentación eficiente de circuitos secuenciales.

CONTENIDO DE LA UNIDAD Carga Horaria Nombre de Estrategias Clave Temas y

la Actividad didácticas Bibliográfica forma de
Práctica o sugeridas a usar evaluación
Extra-clase
T L P E
4.1 Dispositivos programables con registros 1 1 10 Lectura 3C 687 – 702 Examen
a) Secuenciador lógico programable mediante campos guiada con parcial
b) PAL con registro resumen
c) PLD
4.2 Arreglos programables de compuertas 1 1 10 Lectura 3C 702 – 715 Examen
a) Arreglos de celdas lógicas guiada con parcial y
b) FPGA resumen tarea
4.3 Diseño de circuitos secuenciales y selección de dispositivos PLD 2 Exposición 3C 715 – 717 Examen
del profesor parcial
4.4 Ejemplos de diseño. 1 4 11 Solución de 3C 717 – 723 Examen
ejercicios en parcial y
equipos tarea
HORAS TOTALES POR UNIDAD: 5 4 2

_____________________________________________________________________________
Benemérita Universidad Autónoma de Puebla. Facultad de Ciencias de la Electrónica.
Programa de Estudios De (Nombre de la materia) correspondiente al Plan 2000. Pág. 8/18
 UNIDAD TEMATICA: 5 CIRCUITOS SECUENCIALES PRÁCTICOS

OBJETIVO ESPECÍFICO DE LA UNIDAD TEMÁTICA::

El estudiante realizará la representación e instrumentación de circuitos secuenciales, y aplicará los dispositivos, las estructuras y los métodos de diseño
secuencial para resolver problemas reales de diseño.

CONTENIDO DE LA UNIDAD Carga Horaria Nombre de Estrategias Clave Temas y

la Actividad didácticas Bibliográfica forma de
Práctica o sugeridas a usar evaluación
Extra-clase
T L P E
5.1 Documentación de circuitos secuenciales 2 1 12 Lectura 1B 660 – 666 Examen
guiada con parcial y
resumen tarea
5.2 Latches y flip-flops 4 4 13 Exposición 1B 666 - 681 Examen
a) Latches y flip-flops SSI del profesor parcial y
b) Inhibidor de rebotes para interruptor y solución práctica
c) Circuito retenedor de bus de
d) Registros multibit y latches problemas
Registros y latches en HDL y PLDs en equipos
5.3 Contadores 5 5 14 Exposición 1B 693 – 711 Examen
a) De rizo del profesor parcial y
b) Síncronos y solución práctica
c) Contadores MSI y aplicaciones de
Contadores en HDL y PLDs problemas
en equipos

_____________________________________________________________________________
Benemérita Universidad Autónoma de Puebla. Facultad de Ciencias de la Electrónica.
Programa de Estudios De (Nombre de la materia) correspondiente al Plan 2000. Pág. 9/18
5.4 Registros de corrimiento 3 5 5 15 Exposición 1B 712 - 746 Examen
a) Estructura del profesor parcial y
b) Registros de corrimiento MSI y aplicaciones y solución Proyecto
c) Conversión serial/paralelo de
d) Contadores con registros de corrimiento problemas
Registros de corrimiento en HDL y PLDs en equipos
HORAS TOTALES POR UNIDAD: 14 14 0 6

_____________________________________________________________________________
Benemérita Universidad Autónoma de Puebla. Facultad de Ciencias de la Electrónica.
Programa de Estudios De (Nombre de la materia) correspondiente al Plan 2000. Pág. 10/18
 UNIDAD TEMATICA: 6 CONSIDERACIONES DEL MUNDO REAL

OBJETIVO ESPECÍFICO DE LA UNIDAD TEMÁTICA::

El estudiante analizará algunos inconvenientes que surgen al instrumentar circuitos digitales en el mundo real para examinar las formas de resolverlos

CONTENIDO DE LA UNIDAD Carga Horaria Nombre de Estrategias Clave Temas y

la Actividad didácticas Bibliográfica forma de
Práctica o sugerida a usar evaluación
Extra-clase s
T L P E
6.1 Problemas del diseño síncronoo 1 2 16 Investigació 1C 505 - 512 Examen
a) Sesgo del reloj (clock skew) ny 1B 757 – 786 parcial e
a) Disparo del reloj discusión investigaci
b) Entradas asíncronas ón
Fallas del sincronizador y metastabilidad
6.2 Distribución de la señal de reloj 1 16 Investigació 2C 324 - 327 Examen
ny parcial e
discusión investigaci
ón
6.3 Osciladores de reloj 1 16 Investigació 1C 488 – 491 Examen
ny parcial e
discusión investigaci
ón
6.4 Sistemas de poder y distribución de poder 1 16 Investigació 1C 498 – 500 Examen
ny parcial e
discusión investigaci
ón

_____________________________________________________________________________
Benemérita Universidad Autónoma de Puebla. Facultad de Ciencias de la Electrónica.
Programa de Estudios De (Nombre de la materia) correspondiente al Plan 2000. Pág. 11/18
6.5 Lineas de transmisión y sus terminaciones 1 16 Investigació 1C 500 – 505 Examen
ny parcial e
discusión investigaci
ón
6.6 Planos de tierra 1 16 Investigació Examen
ny parcial e
discusión investigaci
ón
HORAS TOTALES POR UNIDAD: 6 0 0 2

_____________________________________________________________________________
Benemérita Universidad Autónoma de Puebla. Facultad de Ciencias de la Electrónica.
Programa de Estudios De (Nombre de la materia) correspondiente al Plan 2000. Pág. 12/18
 ACTIVIDADES PRÁCTICAS Y/O EXTRACLASE
NOMBRE DE LA
NÚMERO DE PRÁCTICA O TIPO: OBJETIVO DE LA PRÁCTICA O NÚMERO DE HORAS
LA PRÁCTICA ACTIVIDAD NÚMERO ACTIVIDAD
O ACTIVIDAD EXTRA-CLASE DE LA
UNIDAD:
1 Repaso de circuitos 1 E El estudiante recordará los 2
combinacionales principios del funcionamiento de
los circuitos combinacionales para
contrastar su comportamiento con
el de los circuitos secuenciales.

2 Investigación: 1 E El estudiante localizará los tipos 1

“Principales de dispositivos que utilizará más
dispositivos adelante y marcará la diferencia
secuenciales con los dispositivos
programables y no combinacionales que ha utilizado
programables” antes
3 Investigación: 1 E El estudiante Identificará los 1
“Comportamiento diferentes tipos de
monoestable, comportamiento de un circuito
biestable, astable y digital retroalimentado para
metastable” predecir posibles causas de error
en ellos.
4 Práctica 1: “Latches 2 L El estudiante utilizará compuertas 2
y Flip Flops” lógicas y circuitos integrados para
comprobar el comportamiento de
por lo menos dos tipos de latches
y dos tipos de slip flops
disparados por flanco.
5 Práctica 2: 2 LyE El estudiante aplicará las técnicas 4
“Máquina de diseño de circuitos
Secuencial secuenciales, seleccionará la
utilizando Diagrama mejor implementación y la
de Estados” realizará para comprobar el
comportamiento de una máquina
secuencial descrita por un
diagrama de estados.

_____________________________________________________________________________
Benemérita Universidad Autónoma de Puebla. Facultad de Ciencias de la Electrónica.
Programa de Estudios De (Nombre de la materia) correspondiente al Plan 2000. Pág. 13/18
6 Práctica 3: “Diseño 2 LyE El estudiante diseñará una 4
de una máquina máquina secuencial (con cartas
secuencial” ASM o MDS) que resuelva un
problema real aplicando las
técnicas y métodos de diseño y
realizará la implementación para
comprobar el comportamiento del
circuito.
7 Lectura: 2 E El estudiante expresará sus dudas 2
“Introduction to y opiniones sobre los pasos y
Multi-Input System consideraciones necesarios en la
Controller Design” realización de un sistema
Capítulo 7 de C2 controlador digital para establecer
la importancia realizar de un buen
diseño.
8 Ejercicios Capítulo 3 CC El estudiante resolverá algunos de 3
4 de 2B los ejercicios propuestos en el
texto y llevará a cabo la
compilación y simulación
utilizando la computadora para
adquirir la práctica necesaria
sobre los conceptos ilustrados.
9 Ejercicios Capítulo 3 CC El estudiante resolverá algunos de 3
4 y 6 de 2B los ejercicios propuestos en el
texto y llevará a cabo la
compilación y simulación
utilizando la computadora para
adquirir la práctica necesaria de
los conceptos ilustrados.
10 Lectura: 4 E El estudiante identificará los 2
“Dispositivos lógicos dispositivos aplicables a los
programables con sistemas secuenciales y sus
registros y Arreglos partes integrantes para luego
Programables de utilizarlos en la implementación de
Compuertas” sus circuitos
(páginas 687 – 715
de 3C)

_____________________________________________________________________________
Benemérita Universidad Autónoma de Puebla. Facultad de Ciencias de la Electrónica.
Programa de Estudios De (Nombre de la materia) correspondiente al Plan 2000. Pág. 14/18
11 Ejercicios Capítulo 4 L El estudiante resolverá algunos de 4
11 de 3C los ejercicios propuestos en el
texto y llevará a cabo la
compilación, simulación y prueba
del circuito utilizando la
computadora para adquirir la
práctica necesaria de los
conceptos ilustrados.
12 Lectura: 5 E El estudiante Identificará los 1
“Documentación de estándares mundiales existentes
Circuitos en la documentación de sistemas
Secuenciales” digitales para realizar una c
(páginas 660 – 666 representación de ellos en su
de 1B) proyecto.
13 Práctica 4: 5 L El estudiante diseñará, construirá 4
“Contadores con y aplicará a un problema real un
VHDL y PLDs” contador utilizando VHDL y PLDs
para comprobar su
comportamiento.
14 Práctica 5: 5 L El estudiante diseñará, construirá 5
“Registros de y aplicará a un problema real un
Corrimiento con registro de corrimiento utilizando
VHDL y PLDs” VHDL y PLDs para comprobar su
comportamiento
15 Proyecto 5 LyE El estudiante diseñará, construirá 10
y demostrará el uso de un sistema
secuencial que resuelva un
problema específico que él mismo
planteará, real y con aplicación
directa al entorno en que se
desenvuelve para aplicar los
conocimientos y técnicas
adquiridos en el curso con un
enfoque creativo.
16 Investigación: 6 E El estudiante examinará los 2
“Impedimentos para problemas que pueden surgir en el
el Diseño Síncrono” diseño e implementación de
sistemas secuenciales para
preveerlos y evitarlos.

_____________________________________________________________________________
Benemérita Universidad Autónoma de Puebla. Facultad de Ciencias de la Electrónica.
Programa de Estudios De (Nombre de la materia) correspondiente al Plan 2000. Pág. 15/18
 PROCEDIMIENTO DE EVALUACIÓN

INSTRUMENTO % DEPARTAMENTALIZADO UNIDADES TEMÁTICAS TIPO DE EVALUACIÓN

S/N

Examen Diagnóstico 0 N Unidad 4 del Programa de E. Digital I: Diagnostica

Primer Examen Parcial
Segundo Examen Parcial
Principios de Diseño Lógico
Combinacional
Unidad 5 del Programa de E. Digital I:
Lenguaje de Descripción de Hardware,
Una Introducción
20 N 1. Conceptos Fundamentales de Máquinas Formativa
Secuenciales
2. Principios de Diseño Secuencial
20 N 5. Circuitos Secuenciales Prácticos Formativa
6. Consideraciones del Mundo Real

Examen Departamental 20 S 1. Conceptos Fundamentales de Sumativa

Máquinas Secuenciales
2. Principios de Diseño Secuencial
3. HDL en Circuitos Secuencialea
Prácticas 20 N 1. Conceptos Fundamentales de Formativa
Máquinas Secuenciales
2. Principios de Diseño Secuencial
3. HDL en Circuitos Secuencialea
4. Circuitos Secuenciales con Dispositivos
Programables
5. Circuitos Secuenciales Prácticos

_____________________________________________________________________________
Benemérita Universidad Autónoma de Puebla. Facultad de Ciencias de la Electrónica.
Programa de Estudios De (Nombre de la materia) correspondiente al Plan 2000. Pág. 16/18
Proyecto 10 N 1. Conceptos Fundamentales de Sumativa
Máquinas Secuenciales
2. Principios de Diseño Secuencial
3. HDL en Circuitos Secuencialea
4. Circuitos Secuenciales con Dispositivos
Programables
5. Circuitos Secuenciales Prácticos
6. Consideraciones del Mundo Real
Tareas e Investigaciones 10 N 1. Conceptos Fundamentales de Máquinas Formativa
Secuenciales
2. Principios de Diseño Secuencial
3. HDL en Circuitos Secuencialea
4. Circuitos Secuenciales con Dispositivos
Programables
5. Circuitos Secuenciales Prácticos
6. Consideraciones del Mundo Real
100%

_____________________________________________________________________________
Benemérita Universidad Autónoma de Puebla. Facultad de Ciencias de la Electrónica.
Programa de Estudios De (Nombre de la materia) correspondiente al Plan 2000. Pág. 17/18
BIBLIOGRAFÍA:
2C. Fletcher William I.
An Engineering Approach to Digital Design
Primera Edición
Englewood Cliffs N. J.
Ed. Prentice Hall
1980
Páginas: 766

2B. Maxinez David G., Alcalá Jessica

VHDL: El Arte de Programar Sistemas Digitales
Primera Edición
México
Ed. CECSA
2002
Páginas: 352

3C. Nelson Victor P., Nagle H. Troy, Carroll Hill D., Irwin J. David
Análisis y Diseño de Circuitos Lógicos Digitales
Trad. Palmas Velasco Oscar Alfredo
Primera Edición
México
Ed. Prentice Hall Hispanoamericana S. A.
1996
Páginas: 842

1B. Wakerly John F.

Diseño Digital: Principios y Prácticas
Trad. Miguel Alatorre Efrén
Tercera Edición
México
Ed. Prentice Hall, Pearson Educación
2001
Páginas: 976

1C. Winkel David E., Prosser Franklin P.

The Art of Digital Design: An Introduction to Top-Down Design
Segunda Edición
Englewood Cliffs N. J.
Ed. Prentice Hall
1987
Páginas: 525

_____________________________________________________________________________
Benemérita Universidad Autónoma de Puebla. Facultad de Ciencias de la Electrónica.
Programa de Estudios De (Nombre de la materia) correspondiente al Plan 2000. Pág. 18/18