Documenti di Didattica
Documenti di Professioni
Documenti di Cultura
Eficiência
P L
P Vcc
1
Potência desperdiçada: PDesp. PVcc PL PL 1
Amplificador Classe A
RL
Vo(t) Vcc
Q1
Ic(t)
Vin(t)
Vbq
T 2 2
1 VCC VCCVCq VCCVm sin t VCC VCCVCq
PVCC dt
T0 RL RL
2
2
PL t
VCC Vo t
VCC 2VCCVo t Vo2 t
RL RL
T 2 2 2
1 VCC 2VCCVo t Vo t VCC 2VCCVCq VCq2 Vm2 2
PL dt
T0 RL RL
Vm2
Potência útil na carga PL
2 RL
VCC
Assumindo excursão máxima e simétrica Vm VCq
2
2
VCC
2
PVCC 2 R
L VCC
2 Eficiência total 2 25%
P VCC 4VCC
L 8 RL
Amplificador Classe B
Q1
Ic(t)
Vcc
Vo(t)
Vin(t)
RL
0
Compensação de VBE
Q1
Ic(t)
Vcc
Vin(t) Vo(t)
RL
Vbe
Eficiência
T 2 2
1 Vm2 sin t Vm2
PL dt
T 0
RL 4 RL
T 2 T 2
1 1 VCCVm sin t V V
PVCC V I t dt dt CC m
T 0 CC C T 0
RL RL
PL Vm
Vm VCC MAX 78.5%
PVCC 4VCC 4
Potência máxima dissipada no transistor
VCCVm Vm2
PQ PVCC PL
RL 4 RL
2
VCC
PQ max 2
RL
2
V n
n2
THD
V1
vo t V0 An sin n0t Bn cos n0t
n 1
T
1
V0 vo t dt
T0
2 T
n 2
A Bn2
n2
THD An vo t sin n0t dt
T0
A12 B12
T
2
Bn vo t cos n0t dt
T 2 T0
1 Vm
V0 Vm sin 0t dt
T 0
T 2
2 Vm 2, n 1
An V sin t sin n t dt
T 0 m 0 0 0, n 1
T 2
0, para n ímpar
2
Bn Vm sin 0t cos n0t dt 2Vm
T 0 , para n par
n 2 1
Vm Vm 2Vm
vo t sin 0t 2
cos 2n0t
2 n 1 2n 1
2
2Vm
2
n 1
2n 1
THD 43.52%
Vm
2
Amplificador Push-Pull
VCC
crossover
QN
Vo(t)
Vin(t)
QP RL
-VCC
Compensação de crossover
VCC
QN
Vben
Vo(t)
Vin(t) | Vbep|
RL
QP
-VCC
Polarização com diodos
VCC
Rb
-VCC
Multiplicador de VBE
Ic
R2 R2
Ib
Ix Q Vo Q Vo
Ix 2
+
R1 R1 Vbe
_
_ _
Vo VBE
R IC I x
2
R2 R2
Vo 1 V
BE Ix
VBE Vo VBE I 0
B 1 R1 1
R R
2 1
I C I B
R R
1 1 Vo 1 2 VBE 2 I x
1 R1 1
R 1 R
R2 R2 R2 1 2 VBE Vo 1 2 VBE
1 V
BE Ix R I R1
1 1 x
R1
VCC
Rb
1
R1
1 1 QN
C1
Ix R2
V
BE Vo
Q1 Vo(t)
Vin(t)
R1 RL
Para garantir que o transistor C1
QP
polarize, devemos garantir que
Ib
R1 I x VBE
-VCC
Dissipadores de Calor
O objetivo destas dispositivos é dar vazão ao calor produzido na junção
dos transistores de potência, impedindo que eles queimem.
Resistência térmica
R 12
T1 T2 C
P W
N
T0 TN P R n
n 1
PQ I C maxVCC
TJ max TA
P
Q
R JA
R JA R JC R CA
Segundo Breakdown
• Carga de 8 (alto-falante)
• Potência de 4W na saída
• R1=R2=0.5
• Eficiência melhor que 50%
• Freqüência de corte inferior menor que 50Hz
• βmin=150 para Q3, Q4, Q5 e Q6
• βmin=15 para Q1, e Q2
• |VBE|=0.7V para Q3, Q4, Q5 e Q6
• |VBE|=0.7V para Q1, e Q2, para IC na faixa dos mA
• e |VBE|=1V para IC próximo a 1A
• |VCEsat|=90mV para todos os transistores
• RθJC=4.17°C/W
• TJmax=150ºC
Circuito do Amplificador
R4 Q3
• Q2 e Q3 formam um Darlington NPN
BC548C
Q2
+Vcc
TIP29C • Q1 e Q6 formam um Darlington PNP
P2
R1
Q4 • Q4 implementa o multiplicador de VBE
BC548C Vo(t)
0 • C2 é um capacitor de bypassing
0
1 - Cálculo da Tensão e Corrente Máximas na carga
Vo2max Vo2max
PL max 4W Vo max 8V
2 RL 28
Vo max 8
I L max I L max 1A
RL 8
Vo max 8
0.5 VCC 12.56V
4VCC 4VCC
VCC 12V
+ Vomin=-8V
VR2 R2 RL
_
Q1
Q6 0
TIP30C
Q5 BC558C
+
BC548C
Vin(t)max VCEsat
O pico de sinal negativo de saída coincide
_ com a saturação do Transistor Q5. Isto
+ estabelece a máxima excursão negativa de
C2
R3 VR3
0
sinal de saída e nos permite calcular a
_
tensão de polarização de R3.
-Vcc
Quando Vo=Vomin=-8V temos VCE5=VCEsat.
0
Agora calculamos R3
I CQ 5 2.72 103
I B5q I B 5 q 18.1 A
5 150
-Vcc
I R 6 R6 I R 6 P1 VCC 0
R6 27.01k R6 27 k
0 I R 6 P1 0.7 VR 3 2.22V
I 20 I P1 0.23R6 P1 6.13k
R6 B5
7 – Dimensionamento do Multiplicador de VBE
Vo 4 0.7 2.8V
Icq5
R5 I CQ 5 0.7V R5 257
P2
Q4
4 1
R5
R5 R5 51.8k
1 1
I CQ 5
VBE Vo
Icq5
P P2
Vo 1 2 VBE 4 0.7 1 3
0.7 P2 11.7k
R5 3.9 10
8 – Cálculo dos Capacitores
Para o cálculo dos capacitores, precisamos saber a
resistência vista por cada um.
1 1
Rin1 R6 / / P1 / / hie 1.09k C1 2.9 F
1 1 40 I CQ 5 2 f CI Rin1
R6 P1 5 1
R=(R1 ou R2)
1 Vo
Vo RL RL
Av gm R4 / / Rref 40 I CQ 5 R4 / / Rref Av 336
Vin R RL R RL
Amplificador Sintonizado
Os amplificadores sintonizados são empregados quando desejamos
separar e amplificar uma faixa de freqüências de um sinal.
Seletividade
A seletividade do amplificador é definida como sendo a razão entre a
freqüência de sintonia e a faixa onde o ganho cai 3dB (faixa de
passagem), ou meia potência.
0
Q
2 1
L R
C
Modelo AC
Vo Vo
L R
Vin hie gmVin C
Vin
Vbeq
Vo gm s s j gm j
A s A j
Vin C s2 s 1 C 2 j 1
RC LC RC LC
2 * gm 2 2
A j A j A j 2 2
C 2 1
2
2
RC LC
2 1
A j é máximo quando 2 1 LC 0 0 A 0 gmR
LC
x a b 2
y x 2a 2 a 2 b 2 y x 2 a 2 a 2 b 2
y a b
1 0 R Vo gm s
2 1 Q 0 RC A s
RC 2 1 0 L Vin C s 2 0 s 2
0
Q
Amplificadores com Sintonia Síncrona
Filtros sintonizados de segunda ordem com sintonia muito elevada
são difíceis de realizar, devido às imperfeições dos componentes,
tipicamente as resistências parasitas dos capacitores e indutores.
Normalmente, seletividades elevadas são obtidas pela associação em
cascata de amplificadores sintonizados com seletividades idênticas.
ak s s
Ak s Ak s akT s T s
0 0
s2 s 02 s2 s 02
Q Q
N
Vo s N
H s T s ak
Vin s k 1
2N 2N
T j N 0 0 1
2 2 2
2 02 2 20
0 Q 2
2N 2N
02 N 1 20
T j 0 N
2 2 2 2 02 2
0
1 2 0 02 2
02 1 20
Q
Qef 1
2
1 20 1 0
1
0
2N N
02 N 1 0
T j 0 N
2 2 02 2
0 Q 2 0 1 0
0 0
Qef 1
Qef
2N N
02 N 1 1 Qef
T j 0 N
2
2 2 2
0 0 0
2
0 1 1 Qef
Qef Q
N
02 N 1 1 Qef 02 N 1
N
N
N
2 2
2 2 1 1
2N
2 2
0 0 0 0 0 0 0 2 2
2
0 1 1 Qef 0
2
Qef Q Qef Q Qef Q
2N 2N Q2 N 1
T j0 Q2N N
Q
2 Qef
T j 0 1 1
2 2 202 N 2 2 21 N 1
Qef Q
Amplificador de Banda Plana
Fator de Qualidade
Indutor em série com resistor
Ls Rs
Ls
Z j Ls Rs QLs
Rs
Indutor em paralelo com resistor
Lp
Rp
Y 1 j L p 1 R p Qp
Lp
Rp
Y jC p 1 R p Q p R pC p
Rp
+ +
I1
M é a indutância mútua
V1
I2
V2
L1 L2
_ _ k é o fator de acoplamento
Lb
1:1 La L1L2 M 2 L2 M
+ . . +
V1
I1 I2
La Lc V2 Lb L1L2 M 2 M
_ _
Lc L1L2 M 2 L1 M
La Lc
1:1
+ . . + La L1 M
V1
I1 I2
Lb V2 Lb M
_ _
Lc L2 M
La
La 1 k 2 L1
a:1
+ . . + Lb k 2 L1
V1
I1 I2
Lb V2
_ _
a k L1 L2
kM L1L2
Acoplamento unitário
N1 L1
a:1 a
+ . +
N2 L2
.
V1
I1 I2
L1 V2
_ _
N1/N2 é a relação de espiras do
transformador.
Autotransformador
L L1 L2 2 L1 L2
V1
. V1 V2 N 3 N1 N 2
L1 N1 . .
V2 . L
V1 V2 N1
N3 N2
L2 N2 V2 V3 N 2
V3 V3
V3
V1 V3 N1 N 2 N 3
V2 V3 N2 N2
1 4 1 4
. . . .
L1 N1
R1 L1
. . R1
2 L3 2 N3 Q
L1
L2 N2
3 5 3 5
1 4 1 4
. . . .
L1 N1
2
. 2
. R2
L3 N3 Q
L2
L2 N2
R2 L2
3 5 3 5
1 4 1 4
. . . .
L1 N1
R3
2
. 2
. L3 R3
Q
L3 N3 L3
L2 N2
3 5 3 5
Transformação de impedância
2
Z1 N1 N2 N1 N2 Z2
N2
Z2 Z1
N 1
2
R1 N1 N2 N1 N2 R2
N2
R2 R1
N1
2
L1 N1 N2 N1 N2 L2
N2
L2 L1
N 1
2
N1
C1 N1 N2 N1 N2 C2 C2 C1
N2
Exemplo
Considere o amplificador sintonizado abaixo. Calcule o ganho e a seletividade.
São dados:
C1
Q
Vin
R2 C2
10k R3
1k
Passo 1: Cálculo da polarização do circuito.
R2 10k
VBq VCC 10 1.7V
R1 R2 50k 10k
VEq 1
VR 3 VBq 0.7 1V I Eq I Cq I Cq 1mA
R3 1k
gm 40 I Cq gm 40m
hie hie 12.5k
40 I Cq
L2
RL
L3 1000
.
Vin R1 R2 hie C3
gmVin
50k 10k 12.5k L1
1n
.
Passo 3: Cálculo da freqüência de ressonância.
1 1
0 0 6.32 106 rad s
L1C3 25 10 6 1 109
Rp Rp
Qb 50 6 6
R p 3160
0 L3 6.32 10 10 10
N1 L1 25 106 N1 N1 N 2 L1 25 106 N1 N 2
1 1.58
N2 L2 25 106 N2 N3 N3 L3 10 10 6 N3 N3
N1 N 2 N1 N 2
3.16 N1 N 2 2
N3 N1
Passo 6: Representação do indutor acoplado pelo modelo transformador ideal
e indutor.
. Vo
N2
Rp RL
N3 L3
3160 1000
1u
10u
.
Vin R1 R2 hie C3
gmVin
50k 10k 12.5k N1
1n
.
Vc
Vo
Vin RBeq C L R
gmVin N1+N2 N3
2 2
N1 9 1 9
C 1 10 1 10 C 250 pF
N1 N 2 2
2
N1 N 2 2
R 3160 / /1000 3.16 3160 / /1000 R 7.59k
N3
2
N1 N 2 6 2
L 25 10 2 25 106 L 100 H
N1
VC j0
gmR 40 103 7.6 103 303.4
Vin j0
V0 j0 N3 1
0.316
VC j0 N1 N 2 3.16
VCC
Vo(t)
C1 L1 L2 RL
Vin(t)
Vbq
O sinal em corrente apresenta múltiplas cópias nas freqüências
harmônicas. O sinal de tensão é sintonizado na freqüência fundamental.
t t
1 1
I 0 iC t dt cos 0t cos dt
T t T t
t t
2 2
Bn T iC t cos n0t dt T cos 0t cos cos n0t dt
t t
Corrente DC no coletor
sin cos
I0
Excursão máxima de tensão no coletor
I C t I 0 iC t I 0 B1 cos 0t
2
1 N1
PL RCeq B12 RCeq RL
2 N2
N1 N1 1
VC Vo RCeq B1 RCeq Vo
N2 N 2 B1
Eficiência
PL
sin cos Vo N1
PVCC 2 sin cos VCC N 2
N2 N2
Vo VC VC max VCC Vo max VC max
N1 N1
max
PL
sin cos
PVCC 2 sin cos
limmax 1 100%
0
Redes de Casamento de Impedâncias
Nos amplificadores de potência de RF, normalmente é necessário compatibilizar o
nível de impedância da carga com a impedância do coletor, para obtermos a
máxima transferência de potência. Por vezes, é necessário simplesmente refletir a
resistência da carga para o coletor, com valor mais alto ou mais baixo, dependendo
da potência que desejamos produzir. Na faixa de freqüências dos MHz, isto pode
ser feito com transformadores projetados para aplicações em RF. Entretanto, para
freqüências na ordem de centenas de MHz, esta tarefa só pode ser realizada com
redes de casamento de impedâncias. Estas redes também fornecem a filtragem
necessária para eliminação dos harmônicos gerados no estágio classe C.
Transformações de Impedâncias
Os indutores e capacitores com perdas, em uma determinada freqüência 0,
possuem uma representação série e paralela equivalentes. Na passagem de
uma representação para a outra, o valor dos componentes é alterado,
principalmente do resistor. Esta propriedade é utilizada para modificar o nível de
impedância da carga.
Transformação indutor série-paralelo com resistor
2 2 2 02 L2s
Z j0 L R Rs
0 s s 2
1 Rs Q 2 1
R s
R p Rs Q 2 1
1 1 1 R p2 1
Y j0 1 Q2 1
02 L2p R p2 R p 02 L2p Rp
0 Ls
Q
Rs 1
2 L p Ls 1 2
R p Rs Q 1
Rp Q
Q
0 L p
0 Ls Rp Lp
Q
Ls
Rs 0 L p
Rs
Rp
Rp
Rs 2 R p Rs Q 2 1
Q 1
Lp 1
Ls L p Ls 1 2
1 Q
1
Q2
Transformação capacitor paralelo-série com resistor
1 1 2 2 2 1
Y j0 02C p2 2
C R
0 p p 1 Q2 1
Rp Rp Rp
Rp
Rs
Q2 1
1 2 1 2
Z j0 2 2
Rs Rs 2 2 2
1 Rs Q 1
0 Cs 0 Cs Rs
0 C p R p Q
Rp 1
Rs Cs 1 2 C p
1 Q2 1 Q
Q
0Cs Rs
1
Cp Q 0 C p R p
0Cs Rs Rs
Cs
Rp
2
Rp
R p Rs Q 1 Rs 2
Q 1
Cs 1
Cp Cs 1 2 C p
1
1
Q2 Q
Rede com T de capacitores e indutor
1
X L1 0 L1 X C1
0C1
1 1
X Cout X C2
0Cout 0C2
X L2 X L1 X Cout Definir
L2
0 L2 X L2
C2 Q X L2 QRs
Rs Rs
Rs C1 RL
X L1 QRs X Cout
Aplicando as transformações de impedâncias
Rsp Q 2 1 Rs
Rsp C1 C2p
L2p RLp
1 1
L2 p 1 2 L2 X L2 p 1 2 X L2
Q Q O casamento de impedâncias
ocorre quando:
1
X L2 p 1 2 QRs
Q Rsp RLp
1 X C22 1 1 1
RLp 1 R 1 2 RL 0
C R 2 L
0 2 L RL X L2 p X C1 X C2 p
C2 RL2
C2 p 2 X C2 p 1 2 X C2
1 0C2 RL XC
2
Rsp RLp
Rsp Q 2 1 Rs RLp Q 2 1 Rs
Rs
X C2 RL Q2 1 1
X C22 RL
RLp 1 2
RL
RL
1 1 1
0
X L2 p X C1 X C2 p
2
Rs 1 Q 2
RL X C1
X C2 p 1 2 X C2 Rs
XC Q 1 Q2 1
2
RL
1
X L2 p 1 2 QRs
Q
Rede em Rede em Modificada
1 Q 1 X L1 X Cout
X C1 Rs X Cout
X C1 QRs
Rs RL
X C2 RL
Q2 1 Rs RL Rs
X C2 RL
RL Rs
QRs Rs RL X C2 Rs RL
X L1 X L2 X C1
Q2 1 X C2
Redes de Casamento com Zeros de Transmissão
Lx
L
1 2 1 2
Cx
j0 Lx
j0 L 1
1 02 LxCx L 1
x n2 L
1
C x
2 1 n2 102 L
n0
LxCx
Zeros de transmissão com circuito LC série
1
Cx
C
Lx
j0Cx
j0C
1 02 LxCx 1
C 1
x n2 C
1
2 1 Lx
n0
LxCx n2 102C
Exemplo: Casamento de impedâncias de uma antena de 50Ω
Primeira tentativa: 2 50
X C2 50 2
0.995
Rs=2 L1 10 1 2 50
1 10 1 10 1
4.9937 X C1 0.2 Componente
X C1 2 X Cout 2 159.15
inviável
Segunda tentativa
Rs=2 C1 L2
Vo
1
X Cout 159.15
10 1012 628.3 106
X L1 X Cout 159.15
X L1 0 L1 159.15 L1 253.3nH
Definindo Q 10
1
X C1 20 C1 79.6 pF
X C1 10 2 20 0C1
1
X C2 10.2 C2 156.0 pF
2 0C2
X C2 50 10.2
50 2
X L2 0 L2 29.8 L2 47.42nH
2 50
X L2 20 29.8
10.2
Cancelamento do segundo harmônico
L2x
1
Rs=2 C1 L 1
Vo
2 x 22 L2 L2 x 35.57nH
C2x
Vin Cout L1
C2 RL=50
1
C2 x C2 x 17.8 pF
2 2
2
0 2 1 L
20
10
-10
-20
Ganho (dB)
-30
-40
-50
-60
1.0E+07 1.0E+08 1.0E+09
Freqüência (Hz)
Impedância para grandes sinais
Quando um dispositivo não linear é submetido a uma fonte de tensão ou
corrente senoidal, a forma de onda da corrente ou tensão não é senoidal,
tornando a definição de impedância sem sentido. Mas se observarmos os
sinais na freqüência fundamental 0, excluindo os harmônicos, podemos
definir a Z(j0) ou Y(j0). Entretanto, o módulo e a fase serão dependentes da
amplitude do sinal.
Obs:
A impedância Zo* é uma abstração. Na verdade, ela
representa a o conjugado da impedância que o transistor
necessita no coletor para desenvolver uma certa potência de
saída. Somente a parte capacitiva de Zo* tem sentido físico.
Exemplo
1.5 25
20
1
15
0.5 10
5
0 0
-0.5 -5
Tensão (V)
-10
Corrente (m A)
-1 -15
-20
-1.5
-25
9.95 9.96 9.97 9.98 9.99 10.00
9.95 9.96 9.97 9.98 9.99 10.00
Tem po ( s)
Tem po ( s)
Exemplo de projeto de um amplificador classe C
12.5V
Lc
L2 C4
Vo
Rs=50 C2 L1
C3 RL=50
Vs Lb
C1
Vs Rin=1 Vo C3 RL=50
C1
X Cout 4.4
Vs Rin=1
X Cin 2.3 C1
Rin 1 Q 2 1 1 20 2
A 1 1 2.65
Rs 50
B 401 1 X C1 1 23.1
X C1 23.1 C1 C1 172.2 pF
Q A 20 2.65 0 251.32 106
Cálculo do indutor Lc Cálculo do indutor Lb
Resistência Rc Resistência Rb
vista por Lc vista por Lb
Rs=50 C2 L1 Xcin=2.3
R1=6.4 Xcout=4.4 L2 C4
VL
Vs Rin=1
Vo C3 RL=50 C1
0 LC 4.7 LC 18.7 nH LC 1 H
Quando a impedância de saída para grandes sinais não é dada, é possível
estimá-la. Conhecendo a máxima excursão de sinal no coletor, a capacitância
parasita e a potência média de saída, podemos calcular a resistência
equivalente no coletor.
A capacitância de saída Cce do
PL 15W ≈0 MRF233 é 320pF. Fazendo a
2 transformação RC em paralelo com Cce
PL
V VCEsat
CC para R1 em série com Cout:
2 RC
2 Z o* j0 4.4 j1.9
12.5
15 RC 5.2
2 RC
R1=4.4 Cout=2.1nF
Vc Vc
Io Rc=5.2 Cce=320pF Vo
Osciladores Senoidais
O oscilador é um amplificador realimentado, cuja malha de
realimentação produz pólos no semiplano lateral direito (SPLD).
AL j AH1 j H 2 j
H2(s )
Re AL jo 1
Vo s AH1 s
H s Im AL jo 0
Vin s 1 AH1 s H 2 s
AL j AH1 j H 2 j
Vin(s) A H1(s ) Vo(s)
AL jo 1
AL jo 0
VA(s) H2(s )
Osciladores Colpitts em Base Comum
Cb Rb2
Re C2
C2 C2 Cb e
Re Re / / re
VA s gmC1RL Re Ls 2
H s
Vin s C1C2 LRL Res 3 L Re C1 C2 C1RL s 2 Re RL C1 C2 L s RL
gmC1Re Ls 2
H1 s lim H s
RL C1C2 LRe s 3 LC1s 2 Re C1 C2 s 1
gmC1RL Ls
H 2 s lim H s
Ré C1C2 LRL s 2 L C1 C2 s RL C1 C2
gmC1Re L 2
H1 j
1 LC1 2 j Re C1 C2 C1C2 LRe 3
jgmC1RL L
H 2 j
RL C1 C2 C1C2 LRL 2 jL C1 C2
Condição de fase
H1 j0 0 H 2 j0 0
1 1
0
C1C2 C1 C2 Cb ' e
L L
C1 C2 C1 C2 Cb ' e
Condição de ganho
C gmRL
H1 j0 gmRe 1 2 H 2 j0
C1 C2
1
C1
H1 j0 1 H 2 j0 1
1 gmRe C2
gmRL 1
gmRe C1
Condição quase ótima de máximo ganho
H1 j0 H 2 j0
XL
Modelo AC
C2 Vo(t)
L L
Rb1 C1 RL
Vcc Cb
Q
Vo(t) RL C1 C2
Rb2
Q
Rb2 Re
Ce
L1 Modelo AC
RL C
Vo(t)
Rb1 L2
L2 Q
Vcc
Vo(t)
RL C L1
Re
Q Ce
Cb Rb2
Re
L1
Modelo AC
C
Cb L2 Vo(t)
Rb1
RL C
Q
Vo(t)
RL L2 L1
Q Vcc Rb2
Rb2 Re
Ce
L RL
Cv
Rb1
C2
Vo(t) L
Cv
Vcc
Rb1 C1 RL
C1 Vcc Cb
Q
Vo(t)
Cb Rb2 Q
Re C2
Rb2 Re
Ce
1 1
0
C C C C Cb ' e
L CV 1 2 L CV 1 2
C1 C2 C1 C2 Cb 'e
Exemplo de Projeto – Oscilador Colpitts
Rb1 L
41.5k 100u RL
10k
Vo
Vcc
Q1 C1 10V
BC548B 1.7n
Cb
3.5n Rb2 Re C2
8.5k 1k 31.7n
0
Polarização
Vm 10
I Cq 1mA
RL 10 103
VEq 1 Re I Cq 1 Re 1 103 1 Re 1k
Vo
Vcc
Q1 C1 10V
BC548B
VRb 2 10 1.7 8.3V 1.7n
Cb
1 103 1 103 3.5n Rb2 Re C2
I Bq 2 A 8.5k 1k 31.7n
500
0
3 3
1 10 1 10
I Bq 2 A
500
VRb 2 1.7 Rb1 L
Rb 2 Rb 2 8.5k 41.5k 100u RL
I Rb 2 200 106 10k
Vo
Vcc
8.3 Q1 C1 10V
VRb1
Rb1 Rb1 41.5k BC548B 1.7n
6
I Rb1 200 10
Cb
3.5n Rb2 Re C2
8.5k 1k 31.7n
VT 0.026
hie 6
13k
I Bq 2 10 0
1 1
Cb 3
3 3 3 3
Cb 3.5nF
2 10 10 Rb1 / / Rb 2 / / hie 2 10 10 41.5 10 / /8.5 10 / /13 10
1 2 1 C C2
02 2 400 103 1 631.65 106
CC CC C1C2
L 1 2 100 106 1 2
C1 C2 C1 C2
C2 RL 10 103 10 103 C
1 1 1 2 19
C1 Re / / re V 3 0.026 C1
1 103 / / T 1 10 / / 3
I Cq 1 10
C1 C2 6
C C 631.65 10 C1 1.7 nF
1 2
C
2 19 C2 31.7 nF
C1
Osciladores a Cristal
Osciladores a cristal são empregados quando é necessário altíssima
estabilidade de freqüência.
LN
L1 L2 L3
Cp C1 C3 C3 CN
RN
R1 R2 R3
Rs
Exemplo de Cristal Verdadeiro
1 1 1 107 rd s
S
3 12
LS CS 250 10 0.04 10 1.5915494 MHz
Vo(t)
Vcc
Q
Q RL C1 C2
C1 Rb1 Rb2
Rb2 C2
Re
Ce
CS C1C2
1 CS C P
C1C2 C C C1 C2
CS C P CP 1 2
C1 C2 C1 C2
0
CC LS CS 0 S
LS CS CP 1 2
C1 C2
Equações de Projeto
Cp
Cp
L
L Rs
RL C1 C'2 Rb
C1 C'2 Rb
RL
Para podermos desprezar o resistor RS, devemos fazer o
fator qualidade de L muito maior que de C1 e C’2.
0 L 0 L
0C1RL 0C2 Rb
RS RS
De forma equivalente
02 L
02 C1RL C2 Rb
0 L RS
0 C1RL C2 Rb
RS 1
02 C1RL C2 Rb
C C
Rb Rb1 / / Rb 2 / / hie RS CP 1 2
C1 C2
L RL
Rb1
Vo(t)
Neste caso, a realimentação só é forte
Vcc
C1
quando o cristal apresenta baixa
Q
XTAL impedância. Isto obriga a freqüência
oscilação ser muito próxima de S.
Cb Rb2
Re C2
Oscilador Pierce com Porta Lógica
R
Vo
Vo
R
Vdd
XTAL
C2 C1 XTAL
C2 C1
Equações de Projeto
Vo
L Rs
Vin
VA
C2 C1 Ro gmVin Vin
VA s Lgm
H
1 s Ro H 1 j0 1
Vin s C1 C2 RS C1 C2
0
V s LC C
1 2
H s A R S 0 H j Ro gmC1 1
0
2 V s
in
2 C2
1
H1 j0 H 2 j0 C1
0 Ro RS
LC1C2 gm gm gm Ro
1 02 C2
C1 C2 RS C1C2 RS C1C2 0 RS
Modulação de Amplitude (AM)
Sinal AM com Portadora
m → Índice de Modulação, 0 ≤ m ≤ 1
cos(0t) → Portadora
Sinal AM com Portadora no Tempo
CB
m
CB
1
F v t V F A 1 mf t F cos 0t
2
A
V
F1 m F f t F cos 0t
2
A Am
V F1 F cos 0t F f t F cos 0t
2 2
1
V A 0 0 AmF 0 0
2
1 1
V A 0 0 AmF 0 AmF 0
2 2
AM DSB
Sinal AM sem Portadora – AM-SC
Rb3
C3
Q2
Ce
Vo(t)
Sinal de Entrada
Cv
Rb1 L1 L2 RL
Vcc vin t Vm sin mt
Vin(t)
Q1 C1
D
Sinal no Emissor de Q2
Cb
Re C2 VCC
Rb2 ve t Vm sin mt
2
Sinal no Coletor de Q1
VCC V
vC t Vm sin mt CC Vm sin mt cos 0t
2 2
Diferença de Potencial em L1
V
vL1 t vC t ve t CC Vm sin mt cos 0t
2
Tensão de Saída vo(t) f t
N 2 VCC 2Vm
A m
N1 2 VCC
Carga AC no Coletor de Q1
N12
RCeq 2 RL
N2
VCC
Vm sin mt
2 V
I C1 I Cq CC
RCeq 2 RCeq
Polarização Dinâmica
VCC
Vb 2 vin t VBEq 2
2
V Rb 2
Vb1 vin t CC VBEq 2 Vd Vd
Rb3
2 Rb1 Rb 2 C3
Q2
Ce
VCC Rb 2 Vo(t)
v
in t VBEq 2 Vd Vd VBEq1
2 R R Cv
b1 b2 Rb1 L1 L2 RL
Vcc
I C1
Re Vin(t)
Q1 C1
VBEq1 VBEq 2 Vd
D
Cb
Re C2
Rb 2 Rb 2 VCC Rb2
I C1 vin t
Re Rb1 Rb 2 Re Rb1 Rb 2 2
- Capacitor Cb Vo(t)
Cv
O capacitor Cb não deve afetar o sinal Rb1 L1 L2 RL
Vcc
modulador, mas deve aterrar a base de Vin(t)
Q1 na freqüência de oscilação. Q1 C1
Cb
Re C2
Rb2
Cv
O capacitor Ce não deve afetar o sinal
Rb1 L1 L2 RL
modulador, mas deve aterrar a base de Vcc
Vin(t)
Q1 na freqüência de oscilação.
Q1 C1
A resistência vista por Ce é:
D
h 1 Cb
C2
I Cq 1
Re
Rb2
RCe re ie 2 Ce
2 1 h CeVT
Ce ie 2
2 1
Limitações no valor de Ce
Ie(t)
I e2 t I C1 t I Ce t 0 Ice(t) Ce
Ic1(t)
VCC
Vm sin t
I C1 t 2
RCeq
dvCe t dv t
I Ce t Ce Ce in CeVm cos t
dt dt
VCC
Vm sin t
Ie t 2 CeVm cos t 0
RCeq
2 2 2
V 4V
CC m
I Cq1 1 4 Vm VCC
Ce Ce
2mVm RCeq mVm
Circuito Modulador AM de Alto Nível com Amplificador Classe C
Rb2
Q2
C3 D1 Ce
D2
Q3
Rb1 L1
Vcc
C1 L2
Vin(t)
Vo(t)
Cb
Q1
C2 RL
Vc(t) Lb
Modulador Chopper
R
Va(t) Filtro
+
s intonizado
Vin(t) CHAVE Va(t) na Vo(t)
freqüência
Vc(t)
da _
portadora
Modelo Matemático
n
1 2 1
S t cos 2n 1 0t Após a filtragem:
2 n 0 2n 1
n
2A
vo t vin t cos 0t
vin t 2 1
va t v t cos 2n 1 0t
2 n 0 2n 1 in
Exemplo de Circuito
Va(t)
Vo(t)
R1
VCC Q
_
D1 D3 +
Vd I1
R2 Vc(t) Vd L RL
+
_ C
Vin(t)
C RL Re
L +
_
Vd I2 Vd
_
+
D2 D4
Va(t) Vo(t)
R1
Q
D1 D3
Re
• Quando VC(t) é positivo, I1 e I2 polarizam
R2
os diodos D1, D2, D3 e D4, fazendo Va(t)=0.
Vin(t)
-VEE
• Quando VC(t) é negativo, D1, D2, D3 e D4
D2 D4
Vc(t)
despolarizam, fazendo Va(t)=Vin(t).
• O amplificador sintonizado seleciona a
componente na freqüência fundamental.
Limites de Operação
Vd I2 Vd
_ D2 D4
+
vin t Vm sin(t )
vC t VC cos(0t )
Limite de operação
Valores máximos para as correntes Ix I y 0
I1 I 2 I x V 2Vd
Ix C R1
2 R2 Vm VC 2Vd
R2
I3 I 4 I y Vm R
Iy vin t 1 VC 2Vd
2 R1 R2
Seletividade, Ganho e Sinal de Saída
RL
Seletividade QC
0 L
H j0
1 RL
Ganho na freqüência de sintonia ω0
R1 hie 1 Re
2 H j0
Sinal de saída no tempo vo t vin t cos 0t
Modulador por Dispositivo não Linear
vC t VC cos 0t
Y vin t vC t
vo t VC H j0 a1 cos 0t 2a2vin t cos 0t g n vin t cos 0t
n 3
2a2
vo t a1VC H j0 1 vin t cos 0t VC H j0 g n vin t cos 0t
a1 n 3
Distorção Harmônica
2a
vo t a1VC H j0 1 2 vin t cos 0t
a1
Implementação com JFET
N1 : N2
Vo(t) 2
Vgs
C L1 RL
L2 I d I DSS 1
VP
Q
Vcc Id
Vgs vin t VP vC t
1:1
Vin(t)
vin t 2 2vin t vC t vC t 2
|Vp| Vc(t)
I d I DSS 2
V P
2
vin t vC t
vC t VC cos 0t I d I DSS
V P
2
2 I V R N1 Como a tensão Vgs não pode ser menor
vd t DSS 2 C L vin t cos 0t que Vp, somos obrigados a fazer
VP N2
modulação com portadora.
2 I DSSVC RL N1 2 I DSSVCVm RL N1
vo t 2 vin t cos 0t vo t 2 1 mf t cos 0t
VP N2 VP N2
Multiplicador Analógico – Célula de Gilbert
Vcc
Vx
_
+ I1+Iy I1-Iy
Iy
Vy
_ Re
I1 I1
-Vee
Vcc
Vy
Iy
Re
IA IB
RL RL
I4
Vo1 Vo2
I1 I y Vx
gm1
I3
I2 2 2
I2 I5
I1 I y V
1 2
I
3 gm1 x
2 2
+
V
Vx
I I1 I y gm2 x
_ 4 2 2
+ I1+Iy I1-Iy V
Iy
I I1 I y gm2 x
Vy 5 2 2
_ Re
I1 I1 Vx
I
A I 2 I 4 I1 gm2 gm1
2
-Vee I I I I gm gm Vx
5 3 1 1 2
B 2
I1 I y Vx I y VxVy
gm1 2V I A I1 2V I A I1 2 R V
T T e T
gm I1 I y I I Vx I y I I VxVy
2 2VT B 1 2VT B 1 2 ReVT
Vcc
RL
V V R I
L A VCC R I
L 1 VxVy IA IB
o1 CC RL RL
2 ReVT I4
Vo1 Vo2
I3
V V R I V R I RL V V
CC L B CC L 1 x y
I2 I5
o 2 2 ReVT
1 2
+
R Vx
Vo1 Vo 2 L VxVy _
ReVT
+ I1+Iy I1-Iy
Iy
Vy
O limite de operação linear é _ Re
RL
Vo
N2 C
1 T1
0 N1 N1
L2C
Vcc
T2
N3 Vb
N4
Vc(t)
N3
Vin(t) Re
I1 I1
-Vee
2RL
2RL
Vo
N2 C
T1
N1 N1
Vcc
T2
N3 Vb
N4
Vc(t)
N3
Vin(t) Re
I1 I1
-Vee
C
Vo
L2 N 3 N1 RL
2 2
vo t 2 vin t vC t
2RL(N1/N2) N2 2RL(N1/N2)
N 4 N 2 ReVT
2N1
vC t VC cos 0t
N 3 N1 VC RL
vo t 2 vin t cos 0t
N3Vc(t)
N 4 N 2 ReVT
2 ________
N4
vin t Vm 1 mf t
Vin(t)
Re N 3 N1 RLVCVm
vo t 2 1 mf t cos 0t
N 4 N 2 ReVT
Demodulação AM
Demodulador por Detecção de Pico de Envoltória
D
Vin(t) Vo(t)
2 2
0 m
RL CL
2
Média geométrica
0m
Carga Equivalente
C L1 L2 RL CL
CL RL
R1
Cb
V1(t) Q
R2 VC2
Re Ce
Pin PRL Pin
2 Req
VC2 RL
PRL Req
RL 2
Compensação para Tensão do Diodo
VCC
R1
D
Vin(t) Vo(t)
L1 L2 RL
1
CL C1
min R1 / / R2
D1 C1 R2
Demodulador por Detecção de Valor Médio de Envoltória
A
R 1 mf t cos 0t ; para cos 0t 0
id t in
0; para cos t 0
0
Modelo Matemático
n
1 2 1
S t cos 2n 1 0t
2 n 0 2n 1
n
A cos t 2
1
0
id t 1 mf t cos 0t cos 2n 1 0t
Rin 2 n 0 2n 1
n
A 2 1 cos 2n0t cos 2 n 1 0t
cos t
0
id t 1 mf t
Rin 2 n 0 2n 1 2
Espectro de Freqüências
1
Após a filtragem passa baixas m
RLCL
ARL
vo t 1 mf t
Rin
OBS:
O filtro passa baixas pode ser de
ordem maior que 1, dependendo da
faixa de transição.
Demodulador Síncrono
AAC f t
AAC f t AAC f t cos 20t vo t
v1 t 2
2 2
Sinal de Televisão em Cores
Sinal de FM Monofônico
Sinal de FM Estereofônico
Modulação de Fase e Freqüência
Modulação de Fase – PM
y t AC cos 0t t
t 0 t t
t f t
é o desvio de fase
0
y t AC cos 0t f t 0
Modulação de Freqüência - FM
Este tipo de modulação é obtido pela variação da freqüência do sinal portador
proporcionalmente a um sinal f(t).
y t AC cos t AC cos 0t t
d t d t
t 0
dt dt
d t
f t é o desvio de freqüência
dt
t 0 f t
t 0t f d
t
y t AC cos 0t f d
t
Análise do sinal de FM no domínio da freqüência
t 0t sin mt 0t sin mt
m
m é o índice de modulação
y t AC cos 0t cos sin mt sin 0t sin sin mt
cos sin mt J 0 2 J 2 n cos 2nmt
n 1
sin sin mt 2 J 2 n 1 cos 2n 1 mt
n 0
y t AC J 0 cos 0t 2 J 2 n cos 2nmt cos 0t 2 J 2 n1 sin 2n 1 mt sin 0t
n 1 n 0
n 1
y t AC J 0 cos 0t AC J 2 n cos 0 2nm t cos 0 2nm t
n 0
AC J 2 n 1 cos 0 2n 1 m t cos 0 2n 1 m t
Espaçamento entre as raias de m
Banda do sinal de FM
Exemplo:
D
W 471.24 103 rd s 75kHz
BT 2 D 2 W ; D 2 W 94.25 103 rd s 15kHz
2W ; D 1
D5
BT 1.32 106 rd s 210kHz
Apagamento de Portadora
koVm
koVm m
2.4 ko 2.4
m m Vm
Modulador de Armstrong
y t AC cos 0t f d
t
y t AC cos 0t cos f d sin 0t sin f d
t t
Multiplicador analógico.
y t AC cos 0t AC f d sin 0t
t
C0
CT
V
1 R
VT
Exemplo de Modulador com VCO co Oscilador Colpitts
Vo(t)
L1 L2 RL
Cv
R2
Rb1
R1 C3
A
Vcc
C4
Q C1
R3 Vin(t)
D
Cb C2
Rb2 Re
Vo(t)
L1 L2 RL
Cv
R2
Rb1
R1 C3
A
Vcc
C4
Q C1
R3 Vin(t)
D
Cb C2
Rb2 Re
Capacitância variável
com a freqüência
Malha de polarização
do diodo varactor
Vo(t)
L1 L2 RL
Cv
R2
Rb1
R1 C3
A
Vcc
C4
Q C1
R3 Vin(t)
D
Cb C2
Rb2 Re
Capacitância variável
com a freqüência
Vo(t)
L1 L2 RL
Cv
R2
Rb1
R1 C3
A
Vcc
C4
Q C1
R3 Vin(t)
D
Cb C2
Rb2 Re
Oscilador Colpitts
Freqüência de oscilação
1
0
C C Cb ' e CC
L1 CV 1 2 4 T
C1 C2 Cb ' e C4 CT
VR VRq vin t
CT CT VR
VR vin t
3
1 3
VRq 2
2 2 2
4 1
C0C L C 1 eq
0 VT
vin t
2
2 C4 CTq VT
vin t Vm f t
3
1 3
VRq 2
2 2 2
4 1
VmC0C L C 1 eq
t 0 VT
f t t 0 f t
2
2 C4 CTq VT
Dimensionamento de R1 e C3
R1 C3
VA(s)
C4 D R2 Vin(s)
R3
VA s sC3 R2 / / R3
H s
Vin s sC3 R2 / / R3 1 s CTq C4 R1 1
I min
S m
1
I
C3 R2 / / R3
1
S
CTq C4 R1
Modulador de FM com Freqüência Estabilizada por Cristal
V1(t) Gerador Filtro
Oscilador Modulador
a de de Sintonizado no Vo(t)
Cristal Fase Harmônico Harmônico N
RL
Integrador
Vin(t)
d t
t 1t f d t 1 f t
t
dt
v1 t V1 cos 1t f d
t
v0 t V0 cos N1t N f d v0 t V0 cos 0t N f d
t t
Exemplo de Modulador com Freqüência Estabilizada por Cristal
Modulador de fase
C4
V
I L1 C3 D
Demodulação de FM
A demodulação do sinal de FM pode ser realizada pela derivada no tempo e
fazendo a detecção de envoltória do sinal resultante.
y t AC cos 0t f d
t
dy t
AC 0 f t sin 0t f d
dt t
dy t
AC 0 f t sin 0t f d
dt t
Sinal demodulado
Portadora
envoltória
Modulador de FM no Domínio da Freqüência
D
Vo(t)
C L1 L2 RL
CL
R1
Cb
Vin(t) Q
R2
Re Ce
f x f x x f x f x x
f x lim
x 0 x x
f x f x x f x x
Cs
Vin Vo CS 2
s 1
Vo s CS CP
0
Cp L R H s L C P CS
Vin s s 2 0 s 2
0
Q R C C
Q 0 P S
CS 2
H j CS C P
02 2 j Q0
01
H j tan 2 2
Q 0
2Q 2Q
H j 0 2Q
2 0 2 0
2Q 2Q
j 2Q j j 2Q j
2 0 2 0
H j H j0 e e Vo j H j0 e e Vin j
t f d
t
H j0 QCS CS CP
AC QCS 2Q 2Q
vo t cos 0 t 2Q t
CS C P 0 2 0
AC QCS 2Q AC QCS
vo t sin 0t t sin 0t t t
CS C P 0 CS C P
AC2 QCS
vdem t sin 0t t t cos 0t t
CS C P
AC2 QCS
vdem t sin t t t
2 CS C P
t t t t t
2Q 0 1
AC2 Q 2CS
vdem t f t
C S C P 0
Exemplo de Demodulador
Vin(t)
Cs R1 1
Vdem(t)
m 20
Célula R1C1
de
Cp L R Gilbert C1
2Q
1 Q 71.3
0
0
H j H j0 Q Q 53.5 Q 20
Largura de Banda
AC2 Q 2CS
vdem t f t
C
S P 0C
CS 1
CS C P Q
2Q 0 0.28 1
Interferência no Sinal de FM e PM
v t AV t cos 0t V t
i t it i
AV t AC 1 2 2 cos i t 1
sin i t
1
AV t AC 1 cos it i
V t tan
1 cos i t
V t sin it i
Ai
AC
Para o demodulador de fase (PM) → vo t sin it i
A amplitude do ruído é constante na freqüência e a relação sinal-ruído também é
constante.
d sin it i
Para o demodulador de freqüência (FM) → vo t i cos t i
dt
A amplitude do ruído aumenta com freqüência e a relação sinal-ruído não é
constante.
Circuito de Pré-Ênfase
R1
Vin(t) Vo(t)
R2
C
Vo s R2 s Z 1
Vin s R1 R2 s P 1
1
Z R1C 75 s → Padrão
Z
1 R1R2C
P →P deve ser escolhida acima da freqüência de áudio
P R1 R2
Circuito de De-Ênfase
R
Vin(t) Vo(t)
Vo s 1 1
P RC 75 s
Vin s s P 1 P
Fontes Chaveadas
As fontes de tensão convencionais Baseiam-se na retificação do sinal AC da
rede elétrica, com subseqüente filtragem por capacitor.
C
RL
VAC
V pico
Vr
2 fCRL
I
O conversor boost atua como
Cs
elevador de tensão.
Q Is
Vcc
Rb
Vp
A fonte de corrente Is representa
uma carga.
t
T T 2T t
T T 2T
I
I
IMAX
IMAX
IS
IMIN IS
t
T T 2T t
T T T 2T
VS
VS
VS
VS
t
T T 2T t
T T 2T
Operação em modo contínuo
VP
Carga do indutor
t
I I MAX - I MIN T T 2T
I
V VCC VT IMAX
IS
I IMIN
V L t
T T T 2T
VS
VCC
I - I
VT MAX MIN L
T VS
Descarga do indutor t
T T 2T
I I MAX I MIN
VCC VT
VS Vd
V VCC Vd VS 1 1
I MAX - I MIN
VCC VT T
VCC Vd VS L I MAX - I MIN
1 T L
Operação em modo descontínuo
VP
Carga do indutor
I I MAX t
T T 2T
I
V VCC VT IMAX
I IS
V L
T t
T T T 2T
I VS
VCC VT MAX L
T
VS
Descarga do indutor t
T T 2T
I I MAX
VS 1 VCC VT Vd
V VCC Vd VS 1 1
I MAX VCC VT T
VCC Vd VS L I MAX
1T L
Operação na fronteira dos modos contínuo e descontínuo
As fontes chaveadas devem manter a tensão na carga constante, mesmo quando
a tensão VCC e o consumo de corrente Is variam. Para isto, existe um controle em
malha fechada que varia o α de modo a manter a tensão de saída constante. Mas
para que este mecanismo funcione adequadamente, é necessário que o conversor
opere sempre em um dos modos: contínuo ou descontínuo. A chave para
estabelecer esta condição é forçar a operação na fronteira dos dois modos
considerando os extremos de VCC e Is.
Na fronteira dos dois modos temos que IMIN=0 mas α1=1-α.
I
VCC VT T
IMAX I MAX
L
IS
VCC VT
t VS Vd
T T 2T 1 1
Corrente média Is na carga
A corrente Is é o valor médio da VS VCC Vd
corrente de descarga do indutor.
VS VT Vd
2
IS
1 I MAX V VCC Vd VCC VT T
L S 2
2 2 I S VS VT Vd
Deriva para modo contínuo Deriva para modo descontínuo
2 2
VS VCCMAX Vd VCCMAX VT T VS VCCMIN Vd VCCMIN VT T
L 2
L 2
2 I SMIN VS VT Vd 2 I SMAX VS VT Vd
VS VCCMAX Vd VS VCCMIN Vd
MIN MAX
VS VT Vd VS VT Vd
Q I SMAX MAX T
Q I SMAX MAX T
VS Vripple
CS CS
I SMAX MAX T
CS
Vripple
Conversor Buck
O conversor Buck é essencialmente um filtro passa-baixas LC, onde o sinal
de entrada é uma fonte de tensão comutada. Este circuito é normalmente
usado como abaixador de tensão e pode operar em modo contínuo ou
descontínuo.
I
Rb
Cs Is
Vcc D
Vp
1 T
L VCC Vd VT
I I MIN 2I S
I I S MAX I MIN
2 A expressão acima alcança o seu
mínimo quando α=αMIN e VCC=VCCMAX
I MAX I MIN
VCC VT VS T
L MIN 1 MIN T
L VCCMAX Vd VT
2 I SMIN
I MAX I MIN
VS Vd 1 T
VS Vd
L MIN
VCCMAX VT Vd
1 T
IS VCC Vd VT I MIN VS Vd
2L MAX
VCCMIN VT Vd
1 T Necessário para garantir
I MIN I S VCC Vd VT 0
2L o modo contínuo
Determinação do capacitor Cs
O capacitor Cs e o indutor L atuam como filtro passa baixas. Projetando a
freqüência de corte muito abaixo da freqüência de chaveamento e aproximando o
sinal Va por uma senóide de amplitude pico a pico igual a (VCC-VT+Vd), o capacitor
pode ser determinado de forma que o sinal senoidal seja atenuado até a tensão
de ripple Vripple na saída.
VS j 1 1
H j
Va j 1 2 LCS 2 LCS
Vripple
2
H j
VCCMAX Vd VT T 2
VCCMAX Vd VT
T 4 2 LCS
CS
VCCMAX Vd VT T 2
4 2 LVripple
Operação em modo descontínuo
Va
L
Q
Vs
I
Rb
Cs Is
Vcc D
Vp
1
VS VCC VT V
1 1 d
Determinação do L máximo
I MAX
I SMAX
2
VS Vd VCCMIN VS VT T
L
VS Vd 1 MAX T 2 I SMAX VCCMIN VT Vd
I MAX
L
VS Vd
MAX VCCMIN VT Vd
I MAX
VCCMIN VT VS MAX T
L
0 L
VS Vd VCCMIN VS VT T
2 I SMAX VCCMIN VT Vd
Conversor Buck-Boost
t t
T T 2T T T 2T
I I
IMAX IMAX
IS
IS
IMIN
t t
T T 2T T T T 2T
Operação em modo contínuo
Carga do indutor VP
I I MAX - I MIN
t
T T 2T
V VCC VT
I
I IMAX
V L IS
T
IMIN
I - I t
VCC VT MAX MIN L T T 2T
T
Descarga do indutor
I I MAX I MIN
VS
VCC VT V
d
V VS Vd 1
I MAX - I MIN
VCC VT T
VS Vd L I MAX - I MIN
1 T L
Operação em modo descontínuo
Carga do indutor
I I MAX VP
V VCC VT
t
T T 2T
I I
V L
T IMAX
I IS
VCC VT MAX L
T t
T T T 2T
Descarga do indutor
I I MAX
VS
VCC VT V
d
V Vd VS 1
IMAX
I MAX
VCC VT T
IS L
t
T T 2T
VS
VCC VT V
d
1
Corrente média Is na carga
A corrente Is é o valor médio da VS Vd
corrente de descarga do indutor.
VS VCC VT Vd
2
IS
1 I MAX VS Vd VCC VT T
L 2
2 2 VS VCC VT Vd I S
Deriva para modo contínuo Deriva para modo descontínuo
2 2
L
VS Vd VCCMAX VT T L
VS Vd VCCMIN VT T
2 2
2 VS VCCMAX VT Vd I SMIN 2 VS VCCMIN VT Vd I SMAX
VS Vd VS Vd
MIN MAX
VS VCCMAX VT Vd VS VCCMIN VT Vd
VS Vd 2 I SMIN L Vd VS
MAX T
VS VCCMIN VT Vd MIN
VCCMAX VT
Capacitor de saída Cs
Da mesma forma que no conversor Boost, o capacitor de saída Cs deve suprir,
sozinho, corrente à carga durante a carga do indutor. Neste intervalo de tempo
ocorre a máxima variação de tensão no capacitor e, conseqüentemente, na
carga. Esta variação de tensão corresponde à tensão de ripple Vripple.
Q I SMAX MAX T
Q I SMAX MAX T
VS Vripple
CS CS
I SMAX MAX T
CS
Vripple
Conversor Flyback N1 : N2 D
Vs
.
O conversor Flyback utiliza um indutor Cs
I1 L1 L2 I2 Is
acoplado, e introduz um parâmetro a
.
mais no dimensionamento, que é a Vcc
Rb
relação de espiras. Isto permite que o Q
ou reduzir tensão.
t t
T T 2T T T 2T
I1 I1
I1MAX I1MAX
I1MIN
t t
T T 2T T T 2T
I2 I2
I2MAX I2MAX
I2MIN
t t
T T 2T T T T 2T
VP
t
T T 2T
Carga do indutor
I1
I1 I1MAX - I1MIN I1MAX
I2MIN
VCC VT
I1MAX - I1MIN L
1 t
T T T 2T
Relação de espiras
Descarga do indutor
I1MAX I1MIN N 2 L2
I 2 I 2 MAX I 2 MIN
I 2 MAX I 2 MIN N1 L1
t
Carga do indutor T T 2T
I1
I1 I1MAX - I1MIN I1MAX
V1 VCC VT
t
T T 2T
I1 I2
V1 L
T I2MAX
I
VCC VT 1MAX L1
T t
T T T 2T
Relação de espiras
Descarga do indutor
I1MAX N 2 L2
I 2 I 2MAX
I 2 MAX N1 L1
L2
1 MIN VS Vd T
L2
1 MAX VS Vd T
2 I SMIN 2 I SMAX
1 1
MAX MIN
V
1 CCMIN
VT N 2 V
1 CCMAX
VT N 2
VS Vd N1 VS Vd N1
Capacitor de saída Cs
Da mesma forma que nos conversores Boost e Buck-Boost, o capacitor de saída
Cs deve suprir, sozinho, corrente à carga durante a carga do indutor. Neste
intervalo de tempo ocorre a máxima variação de tensão no capacitor e,
conseqüentemente, na carga. Esta variação de tensão corresponde à tensão de
ripple Vripple.
Q I SMAX MAX T
Q I SMAX MAX T
VS Vripple
CS CS
I SMAX MAX T
CS
Vripple
Limite de operação dos componentes
Os componentes eletrônicos utilizados nos conversores estão sujeitos a
variações muito grandes de tensão e corrente. Como exemplo, o transistor que
implementa a chave e o diodo devem suportar valores médios e surtos (picos) de
corrente; como também tensões de pico direta e reversa, esta última no caso do
diodo.
Como exemplo, vamos determinar estes valores para o Flyback operando em
modo descontínuo.
Corrente de pico no transistor (chave)
A corrente de pico no coletor do transistor
coincide com o máximo de I1. N1 : N2 D
Vs
.
VCCMIN VT MAX T Cs
I Cpico I1 L1 L2 I2 Is
L1
.
Vcc
Corrente média no transistor (chave) Rb
Q
2
VCCMIN VT MAX T Vp
IC
2 L1
Tensão máxima no transistor (chave)
N
VCMAX VCCMAX 1 Vd VS
N2
Corrente média no diodo
I d I SMAX N1 : N2 D
Vs
.
Corrente de pico no diodo I1 L1 L2 I2 Cs Is
.
N V VT N1 MAX T
I dpico I 2 MAX 1 I1MAX CCMIN Vcc
Rb
N2 L1 N 2 Q
N2
Vdr VS VCCMAX VT
N1
Exemplo de projeto
Passo 2:
Cálculo dos indutores.
2 2 2
MAX VCCMIN VT T 0.52 100 0 1 40 103
L1 1.04 103 L1 1.04mH
2 VS Vd I SMAX 2 5 1 5
2 2
L2
1 MAX VS Vd T 1 0.5 5 1 1 40 103
3.75 106 L 2 3.75 H
2 I SMAX 25
Passo 3:
Cálculo do capacitor de filtragem.
I1MAX
VCCMIN VT MAX T 100 0 0.5 1 40 103
1.2 I Cpico 1.2 A
3
L1 1.04 10
N1
VCMAX VCCMAX Vd VS 155 16.7 1 5 255.2 VCMAX 255.2V
N2
Passo 6:
Cálculo das correntes média máxima e pico do diodo.
I d I SMAX 5 I d 5 A
N1
I dpico I 2 MAX I1MAX 16.7 1.2 20 I dpico 20 A
N2
Passo 7:
Cálculo da tensão reversa máxima no diodo.
N2
Vdr VS VCCMAX VT 5 0.06 155 0 14.3 Vdr 14.3V
N1
Conversor Forward
O conversor Forward é essencialmente um conversor Buck, mas precedido
por um transformador elevador, ou redutor, de tensão. Desta forma, é
possível obter tensão de saída maior que a da fonte VCC.
N1 : N3 : N2
Va
D1 L
D2
Vs
.
.
L3 L2 I2 D Cs Is
I1 L1
.
Vcc
Rb
Q
Vp
Conversor Forward
O conversor Forward é essencialmente um conversor Buck, mas precedido
por um transformador elevador, ou redutor, de tensão. Desta forma, é
possível obter tensão de saída maior que a da fonte VCC.
Conversor Buck
N1 : N3 : N2
Va
D1 L
D2
Vs
.
.
L3 L2 I2 D Cs Is
I1 L1
.
Vcc
Rb
Q
Vp
Conversor Forward
O conversor Forward é essencialmente um conversor Buck, mas precedido
por um transformador elevador, ou redutor, de tensão. Desta forma, é
possível obter tensão de saída maior que a da fonte VCC.
Transformador
elevador de tensão Conversor Buck
N1 : N3 : N2
Va
D1 L
D2
Vs
.
.
L3 L2 I2 D Cs Is
I1 L1
.
Vcc
Rb
Q
Vp
Tensão de saída
Tensão Va
N2
VS VCC VT Vd 1 Vd 1 , para o modo contínuo
N
1
N2 1
VS V V
CC T d 1 V Vd , para o modo descontínuo
1 N1 1
Função do indutor L3
Quando a chave está fechada, o indutor L1 fica submetido à diferença de
potencial VCC-VT e provoca a passagem de uma corrente I1. Imediatamente, uma
corrente I2 atravessa o indutor L2 e polariza o diodo D1, transferindo energia da
fonte para a carga. Entretanto, um pouco e energia fica armazenada no sistema
de indutores acoplados, pois os indutores não são infinitos. Quando a chave
abre, esta energia é totalmente descarregada e parcialmente devolvida à fonte
de alimentação pelo indutor L3; um pouco se perde no diodo D2. O
descarregamento ocorre no intervalo α’1T e a operação é em modo descontínuo,
portanto α’1(1-α).
Carga de L1
N1 : N3 : N2
Va
VCC VT T D1 L
D2
I Vs
.
.
L1
L3 L2 I2 D Cs Is
Descarga de L3 I1 L1
.
Vcc
N V Vd 2 T Rb
I 1 1 CC Q
N3 L3
Vp
N3 VCC VT
1
N1 VCC Vd 2
1 1 N3 1 MAX
N1 VCCMAX VT
MAX
N3 VCC VT VCCMAX Vd 2
1
N1 VCC Vd 2 VS Vd
MAX
N2
1
VCCMIN VT Vd 1 Vd
N1
N 3 VCC VT
1
N1 VCC Vd 2 N2 VS Vd Vd 1 Vd
N1 MAX VCCMIN VT VCCMIN VT
Condição
sempre
garantida
quando
VCC=VCCMAX
1
MAX
N 3 VCCMAX VT
1
N1 VCCMAX Vd 2
Determinação do L mínimo
No conversor Buck o L mínimo é determinado por:
MIN 1 MIN T
L VCCMAX Vd VT
2 I SMIN
MIN 1 MIN T N 2
L VCC VT Vd 1 Vd
2 I SMIN N1
VS Vd
MIN
N2
VCCMAX VT Vd 1 Vd
N1
N2
VS Vd VCCMAX VT Vd 1 VS T
L N1
N
2 I SMIN 2 VCCMAX VT Vd 1 Vd
N1
Determinação do L máximo
0 L
VS Vd VCCMIN VS VT T
2 I SMAX VCCMIN VT Vd
N2
V V V V
S d CCMIN T d 1 S T V V
0 L N1
N
2 I SMAX 2 VCCMIN VT Vd 1 Vd
N1
I SMIN L VS Vd
MIN
N2 N 2
T VCCMAX VT Vd 1 VS VCCMAX VT Vd 1 Vd
N
1 N1
Calculo de Cs
N2 2
VCCMAX V T V d1 Vd T
N
CS 1
4 2 LVripple
Fonte de Tensão VCC
A fonte de tensão VCC, pode ser uma bateria ou um retificador de meia onda
ou onda completa, com filtro capacitivo, ligado diretamente à rede elétrica
+
+
Vrede
CF
Vrede Vcc Vcc
CF
_
_
Exemplo de projeto
Como exemplo, considere o conversor flyback projetado anteriormente,
assumindo a freqüência da rede igual a 60Hz.
VCCMAX 155V
VCCMIN 100V
1
2 30
CF 2 60 C 35.7 F
F
1552 1002
Dimensionamento do Núcleo
O núcleo dos indutores usados nas fontes chaveadas é, em geral, de ferrite,
devido às elevadas freqüências, e são dimensionados em função do máximo
fluxo magnético, para evitar a saturação.
Normalmente, usamos núcleos retangulares e toroidais. Os núcleos toroidais
são menores e mais eficientes, devido à distribuição mais uniforme do campo
magnético, mas a confecção dos indutores é mais trabalhosa. Na maioria das
aplicações usamos núcleos retangulares.
2 EMAX
BMAX EMAX I SMAX Vd VS T
Aef l
N nk N 1 N 1
VR k VR N 1
ITotal Dk I k N
Dk 2 N 1 Dk 2k
k 0 k 0 2 R 2 2 R k 0
VR k
Vk 2
2N
V VR R f N 1
k
I k R N 2k Vo N 1 k
D 2
2R2 2 R k 0
Circuito Sample-Hold
O processo de converter um sinal analógico em um equivalente digital não
acontece instantaneamente, mas demora algum tempo. Portanto, é fundamental
que o sinal amostrado no instante de tempo tn seja memorizado e mantido
constante durante todo o intervalo de conversão. Para este propósito se usa o
Smple-Hold (SH).
S
Vin(t) +
Vs(t)
-
C
Vp(t)
ADC de Rampa Digital
Vo
+
DAC de N bits EC
Vs(t) -
DN-1 DN-2 D0
Contador de N bits
Reset Clock
Lógica de Controle
1
Freqüência de conversão fS
TCmax
Freqüência de clock f ck 2 N f S
ADC de Aproximações Sucessivas
BN-1 BN-2 B0
Vo
DAC de N bits +
Vs(t) -
Comparador de tensão
BN-1 BN-2 B0
111
SAR 110
DN-1 DN-2 D0
101
Vo 100
DAC de N bits +
Vs(t) -
1 011
Vs
010
Clock 1 001
000
RD 100
SAR 100
Conversor de 3 bits
Re gis trador
Clock EC
de
De s locam e nto
BN-1 BN-2 B0
111
SAR 110
DN-1 DN-2 D0
101
Vo 100
DAC de N bits +
Vs(t) -
0 011
Vs
010
Clock 1 001
000
RD 100
SAR 000
Conversor de 3 bits
Re gis trador
Clock EC
de
De s locam e nto
BN-1 BN-2 B0
111
SAR 110
DN-1 DN-2 D0
101
Vo 100
DAC de N bits +
Vs(t) -
0 011
Vs
010
Clock 2 001
000
RD 010
SAR 010
Conversor de 3 bits
Re gis trador
Clock EC
de
De s locam e nto
BN-1 BN-2 B0
111
SAR 110
DN-1 DN-2 D0
101
Vo 100
DAC de N bits +
Vs(t) -
0 011
Vs
010
Clock 2 001
000
RD 010
SAR 010
Conversor de 3 bits
Re gis trador
Clock EC
de
De s locam e nto
BN-1 BN-2 B0
111
SAR 110
DN-1 DN-2 D0
101
Vo 100
DAC de N bits +
Vs(t) -
1 011
Vs
010
Clock 3 001
000
RD 001
SAR 011
Conversor de 3 bits
Re gis trador
Clock EC
de
De s locam e nto
BN-1 BN-2 B0
111
SAR 110
DN-1 DN-2 D0
101
Vo 100
DAC de N bits +
Vs(t) -
0 011
Vs
010
Clock 3 001
000
RD 001
SAR 010
DN-1 DN-2 D0
V02 vS t
V01
TC RC
Vs Vref
TC vS t RC
D int int
Tck V T
ref ck
t
1 Vref
Vo1 Vref d t
RC 0 RC TCmax 2 N 1 Tck
ADC de Rampa Dupla
EC
S2
C Contador de N bits CO
Clock
Vo1 1
Reset fS
Vs(t) S1 R
- BN-1 BN-2 B0 TCmax
+ Vo2 Lógica
-Vref
+
de Latch de N bits
-
Controle
DN-1 DN-2 D0
2NTck T
Vref vS t 2 N Tck v t
T 0 T 2 N Tck S
RC RC Vref
V01
V02 T N vS t
D int int 2
Tck Vref
t
1 vS t
Vo1 v S d t TCmax 2 N Tck 2 N 1 Tck 2 N 1 1 Tck
RC 0 RC
ADC Flash Vref
- A
OP4
+
R
B
-
V3
OP3
+ OVF
R
D1
V2
- C
OP2
+ D0
R
CODIFICADOR BINÁRIO
V1
- D
OP1
+
R
Vs(t)
Tempo de conversão depende basicamente
do tempo de propagação das portas lógicas e
da resposta dos comparadores de tensão.
k
Vk V ; k 1,, 2 N 1
N ref
2
ADC ΣΔ
Estes conversores amostram o sinal a uma taxa muito acima do limite de
Nyquist, mas com um número de bits muito pequeno, na maioria das
aplicações somente 1 bit.
INTEGRADOR
u(kT)
Vs(kT) DELAY 1bit ADC y (kT)
q(kT)
-1 1bit DAC
u kT vS kT T q kT T u kT T
Qe kT y kT u kT Erro de quantização
y kT Qe kT vS kT T q kT T y kT T Qe kT T
Considerando q kT y kT
y kT vS kT T Qe kT Qe kT T
Aplicando a transformada z
Y z VS z z 1 1 z 1 Qe z
Sinal desejado X z VS z z 1
Ruído N z 1 z 1 Qe z
Relação Sinal-Ruído
max max max
Vref
1
2 S6
1 2 +
S5
-
C4 q(kT)
Cada ciclo de trabalho possui 2 fases (1 e 2), e cada fase representa meio
atraso, T/2. O circuito deve ser analisado distintamente na fase 1 e 2, e a
conexão entre uma fase e outra é feita pelo meio atraso.
Análise na Fase 1
C2
Vs(z)
C1 U(z)
+
-
- +
C3 + Y (z)
-
Vref
V4(z)
+
V4(z)
1 2 -
C4 Q(z)
1
1
2
2 1 4
V z 1Q z 2 Q z z
1 S
V z 2VS z z
1
2
1 1 q z C1 1VS z C1 2VS z z
1
2
1
U z 2U z z
1 1
2 2
1
Y z 1 Q z 2Y z z 2Q z z
Análise na Fase 2
C2
Vs(z)
C1 U(z)
Vs(z) +
-
- +
C3 + Y (z)
-
Vref Q(z)
V4(z)
1 2 +
-
C4
2 1 q z C1 2V4 z
1 1 1
2 2 2
2 q1 z 2 q1 z 1 q1 z z C1 2V4 z C1 2VS z z z C1 2V4 z C1 2VS z z 1
1 1
2 2
2 q2 z 1 q2 z z 2 q1 z C2 1U z z C1 2V4 z C1 2VS z z 1
1
2
q2 z 2
C1 C1 1
2 U z
1U z
z V z
2 4 V z
2 S z
C2 C
2 C 2
2
C2
1 2
Vs(kT)
C1 u(kT)
Vs(t) +
S1 -
- S2 S4 +
C3 + y (kT)
-
1 S3
Vref
1
2 S6
1 2 +
S5
-
C4 q(kT)
1
2
1 4 V z 1Q z 2 Q z z
u kT vS kT T q kT T u kT T
1
2
1 U z 2U z z
1
2
C1 C1 1
2 U z 1U z z 2V4 z 2VS z z
C
2 C 2
1 C1 1 C1 1
2 U z 2 U z z 2 Q z z V
2 S z z
C
2 C 2
Phase Locked Loop (PLL)
A idéia central do PLL é controlar a freqüência e a fase de um VCO, através de
um sinal de referência com fase Өin(t).
Detector de fase VCO
o s ko k d F s VC s skd F s sH s
H s
in s s ko k d F s in s s ko kd F s ko
e s s
in s s ko kd F s
Loop-Filter
O loop-filter é uma das partes mais importantes do PLL, pois define a
estabilidade e o desempenho do circuito.
R2 C
R1
R3
V1(s) V2(s)
R1
V1(s)
- R3
R2 -
+
+ V2(s)
z CR2 z CR2
p C R1 R2 p CR1
Funções de transferência com Loop-Filter passivo
1 12 2
s 1
s Q ko k d p R1 R2 C
H s o
in s
s 2 1 s 12
Q
z R2C
s
s2
e s p ko k d
1
in s s 2 1 s 2 p
1
Q
1
Q
2 2
ko k d 1
1 2 Q
1 1
2 s s p z ko kd
VC s koQ ko kd ko
in s
s 2 1 s 12
Q
Funções de transferência com Loop-Filter ativo
1
s 12
o s Q
H s
in s s 2 1 s 2
1 ko k d
Q 1
p
e s s2 2
Q
in s s 2 1 s 2 1 z
1
Q
p R1C
1 2 12
s s
VC s koQ ko
in s s 2 1 s 2 z R2C
1
Q
Freqüência de corte de 3dB
2
1 1
3db 1 1 2
2 1 1
2Q 2Q
Loop-filter passivo
2
3dB 1 1
3db 1 1 2
2 1 1
2Q 2Q
É comum usar Q=0.707 para obter a
resposta ao degrau mais rápida e sem Quando z ko k d 1
overshoot.
Erro em regime permanente para um degrau de fase
Degrau de fase
in t u t in s
s
Erro de fase
e s
s ko k d F s
lim y t lim sY s
t s 0
lim e t 0
t
koVo o
1 H s
o s H s in s o
s2
o
sin s
e s s
s ko k d F s
sH s H s
VC s in s o
ko ko s
Hold-in Range
O hold-in range é o maior desvio de freqüência, em relação à 0, que pode ser
aplicado ao sinal de entrada, sem que o PLL perca o sincronismo. Esta
variação deve ser suave, para que não haja overshoot no transiente.
emax emax Hold in Range ko kd emax
ko k d
Lock-in Range
F s 1
vC t kd e t
0 koVo
t
o t otu t ko kde d o 0 u t
0
t
o t otu t ko kd e d o 0 u t
0
e t in t o t
in t intu t
t
e t in t o t in o tu t ko kd e d o 0 u t
0
d e t
0
dt
z
Lock in Range ko kd emax
p
Pull-in Range
Durante o lock-in range, o PLL entra em sincronismo com o sinal de entrada logo
no primeiro ciclo. Entretanto, existe uma faixa de freqüências entre o lock-in eo o
hold-in range na qual o PLL sincroniza, mas após alguns ciclos. Esta máxima
largura de faixa é o pull-in range.
z
ko k d emax ko kd emax
p
Demodulador de Freqüência
vin t cos 0t x d
t
in t 0t x d
t
0
in s X s
s2 s
VC s H s
e s X s X s
F s k d F s k d ko s F s k d ko
e t emax emax
j F j kd ko
p
emax
z ko k d
Exemplo
FM estéreo com e
faixa de freqüência
k d 0.8
de 0 a 53kHz.
x t 1
-Vc(t)
R2 C1
R3
PD R1
Vin(t)
- R3
vin t f 0t x d
-
t Vc(t)+Vo
+
R3 +
Suaviza a resposta ao Vo
Q 1 2 2.5V
transiente
VCO
2
1 1
3db 1 1 2
2 1 1
2Q 2Q
2
3 1 1
2 53 10 1 1 2
1 1 161.8 103 rd s
1
1 1 2
2 2
2 2
ko k d 3 26.9 106 0.8
1 161.8 10 p 822 106
p p
2 1 2
Q 3
z 17.5 106
1 z 2 161.8 10 z
Escolhendo C1=10nF
2 75 103
vC t x t vC t 6
x t vC t 0.018 x t
ko 26.9 10
ko 1 H s ko 1 H s H s
o s H s in s Vo s VF s VP s
s s kd
ko 1 H s ko 1 H s H s
e s 1 H s in s Vo s VF s VP s
s s kd
in t 0t sinal de um oscilador a cristal
vo t Vo tensão constante
0 ko 1 H s H s
o s 2
VF s VP s
s s kd
ko 1 H s H s
e s VF s VP s
s kd
Modulador de Fase
VF s 0
0 H s
o s 2
VP s
s kd
H s
e s VP s
kd
0 VP s vP t
o s o t 0t
s2 kd kd
Desvio de fase 1 k d
Modulador de Freqüência
VP s 0
0 ko 1 H s
o s VF s
s2 s
ko 1 H s
e s VF s
s
0 ko 0
o s 2
VF s o s koVF s
s s s
Desvio de freqüência
o t 0 k o v F t k o
Modulador FM com multiplicador de freqüência
ko
ko
N
o t 0 kovF t
Saída em ӨoN
oN t N 0 NkovF t
Nko ko
Sintetizador de Freqüências
SA 0 ( P Q )
SA 1 P
NA
Inicialmente, AS=0 e continua assim até o contador A transbordar. Quando A
transborda, a contagem total é (P+Q)A. A contagem continua até o contador N
transbordar. Isto ocorre para (N-A)P pulsos.
Contagem final D
D P Q A N A P D QA NP
Freqüência de saída
oN QA NP o Resolução em freqüência oN Q0
Circuito de reset
Modulador FM com freqüência de portadora ajustável
oN QA NP o
oN Q0
Detectores de Fase
Existem vários tipos de detectores de fase, cada um com características
distintas. O comportamento do PLL é muito dependente do tipo de detector de
fase.
Célula de Gilbert
vin t Ain cos 0t
Vin(t) Vd(t)
vo t Ao cos 0t
Vo(t)
Ao Ain
vd t Ao Ain cos 0t cos 0t cos cos 20t
2
Ao Ain
vd t cos Função não linear do erro de fase
2
Neste detector, o erro de fase deve estar compreendido na faixa 0≤Φ≤π. A
tensão Vd é zero quando Φ=π/2, e é neste erro de fase que o PLL sincroniza.
Detector de fase com Ou-exclusivo
Vin(t) 2T
Vd(t)
Vo(t)
T
2 AT
vd t
T
A
vd t Função linear do erro de fase
1
F1
D Q Vd(t)
Vin(t) CLK Q
RESET
D Q
Vo(t) CLK Q
F2
2T
Função linear do erro de fase e
T
com ampla faixa −2π≤Φ≤2π. O
A sincronismo ocorre em Φ=0.
vd t
2
Tiristores
Os tiristores são dispositivos semicondutores empregados na comutação de
cargas com elevada potência.
Porta (G)
Catodo (K)
Funcionamento do SCR
Anodo (A)
IA
+
IG
VF
Porta (G)
_
Catodo (K)
Símbolo
Anodo 1 (A1)
O TRIAC é muito usado em controle de velocidade de
motores elétricos, controle de aquecimento e
Porta (G) acionamento de cargas em corrente alternada em
geral.
Anodo 2 (A2)
Funcionamento do TRIAC
Anodo1 (A1)
IA
+
IG
VF
Porta (G)
_
Anodo 2 (A2)
Anodo1 (A1)
IA
+
V
_
Anodo 2 (A2)
t
Cálculo de θmin
VBR
min arcsin
Vm
Cálculo da máxima constante de tempo
Rs
R
Vrede(t)
Vc(t)
t
VC vC vC
Rs R C
dVC VC Vm sin
vrede t Vm sin t d
A equação diferencial deve ser resolvida
dvC t vC t Vm sin t com a condição inicial Vc(0)=-VF.
dt
Vm Vm sin cos
vC e 2 2
VF
t 1 1 2 2
A máxima constante de tempo pode ser calculada fazendo:
vC max VBR
Simplificação de Vc(θ).
e 1
2 2 2
max
1 cos Vm Vm 1 cos max 4Vm sin max VF VBR 4 VF VBR
2 VF VBR
Exemplo de projeto
1102 156
RL 4 I L max 39 A
3000 4
TRIAC DIAC
2N5444 SMDB3
I A max 56 A VF 13V
Cálculo dos ângulos mínimo e máximo de disparo
VBR 32
min arcsin arcsin 0.2rd
V
m 156
2 2
1 cos max Vm Vm2 1 cos max 4Vm sin max VF VBR 4 VF VBR
2 VF VBR
2 2
1 cos 0.3 156 1562 1 cos 0.2 4 156 sin 0.2 13 32 4 13 32
2 13 32 377
0.018
Erro 12.5%
Cálculo de Rs, R e C
Rs R C 0.018
Adotando C=50nF
RL
4
0.018
Rs R 9
360k
50 10
Rs
5k
Rs deve ser escolhido de forma
a limitar a corrente que circula
Vrede R
pelo potenciômetro e o DIAC. VOFF = 0 355k U1
VAMPL = 156 SET = 0.2 DIAC
Com Rs=5kΩ a máxima corrente FREQ = 60 X1
2N5444
será 32mA.
C
50n