Sei sulla pagina 1di 36
Aula 1
Aula
1

IntroduçãoIntrodução aa SistemasSistemas DigitaisDigitais

Definição Sistemas DigitaisIntrodução a a Sistemas Sistemas Digitais Digitais Projeto Revisão: Circuitos Combinacionais Circuitos

ProjetoSistemas Digitais Digitais Definição Sistemas Digitais Revisão: Circuitos Combinacionais Circuitos Sequênciais

Revisão:

Circuitos CombinacionaisDigitais Definição Sistemas Digitais Projeto Revisão: Circuitos Sequênciais Máquinas de Estados Disciplina:

Circuitos SequênciaisSistemas Digitais Projeto Revisão: Circuitos Combinacionais Máquinas de Estados Disciplina: Sistemas Digitais –

Máquinas de EstadosRevisão: Circuitos Combinacionais Circuitos Sequênciais Disciplina: Sistemas Digitais – Profa. Dra. Fernanda

Combinacionais Circuitos Sequênciais Máquinas de Estados Disciplina: Sistemas Digitais – Profa. Dra. Fernanda

Disciplina: Sistemas Digitais – Profa. Dra. Fernanda Gusmão de Lima Kastensmidt

Aula SistemasSistemas DigitaisDigitais 1 Definição
Aula
SistemasSistemas DigitaisDigitais
1
Definição

• Um sistema digital é um sistema no qual os sinais têm um número finito de valores discretos, se contrapondo a sistemas analógicos nos quais os sinais têm valores pertencentes a um conjunto contínuo (infinito).

S

(digital)

x

a um conjunto contínuo (infinito). S (digital) x y S (analógico) x y x y t

y

a um conjunto contínuo (infinito). S (digital) x y S (analógico) x y x y t

S

(analógico)

x

contínuo (infinito). S (digital) x y S (analógico) x y x y t x y t

y

contínuo (infinito). S (digital) x y S (analógico) x y x y t x y t

x

y

(infinito). S (digital) x y S (analógico) x y x y t x y t t
(infinito). S (digital) x y S (analógico) x y x y t x y t t
(infinito). S (digital) x y S (analógico) x y x y t x y t t
(infinito). S (digital) x y S (analógico) x y x y t x y t t
(infinito). S (digital) x y S (analógico) x y x y t x y t t
(infinito). S (digital) x y S (analógico) x y x y t x y t t
(infinito). S (digital) x y S (analógico) x y x y t x y t t
(infinito). S (digital) x y S (analógico) x y x y t x y t t
t
t

x

y

t
t
S (digital) x y S (analógico) x y x y t x y t t t

t

t

Disciplina: Sistemas Digitais – Profa. Dra. Fernanda Gusmão de Lima Kastensmidt

Aula SistemaSistema DigitaisDigitais 1 Definição (cont.)
Aula
SistemaSistema DigitaisDigitais
1
Definição (cont.)

• Uma vez que os sinais do mundo físico são analógicos, é necessários convertê-los para sinais digitais e vice-versa sempre que os sinais digitais tenham que interagir com os sinais do meio físico.

tenham que interagir com os sinais do meio físico. ADC DAC Processamento de sinal e armazenamento

ADC

DAC

Processamento de sinal e armazenamento

meio físico. ADC DAC Processamento de sinal e armazenamento Successive Approximation Register (SAR) Disciplina: Sistemas
meio físico. ADC DAC Processamento de sinal e armazenamento Successive Approximation Register (SAR) Disciplina: Sistemas
meio físico. ADC DAC Processamento de sinal e armazenamento Successive Approximation Register (SAR) Disciplina: Sistemas
meio físico. ADC DAC Processamento de sinal e armazenamento Successive Approximation Register (SAR) Disciplina: Sistemas
meio físico. ADC DAC Processamento de sinal e armazenamento Successive Approximation Register (SAR) Disciplina: Sistemas
meio físico. ADC DAC Processamento de sinal e armazenamento Successive Approximation Register (SAR) Disciplina: Sistemas

Successive Approximation Register (SAR)

e armazenamento Successive Approximation Register (SAR) Disciplina: Sistemas Digitais – Profa. Dra. Fernanda
e armazenamento Successive Approximation Register (SAR) Disciplina: Sistemas Digitais – Profa. Dra. Fernanda

Disciplina: Sistemas Digitais – Profa. Dra. Fernanda Gusmão de Lima Kastensmidt

Aula SistemasSistemas DigitaisDigitais 1
Aula
SistemasSistemas DigitaisDigitais
1
Aula SistemasSistemas DigitaisDigitais 1 Projeto • Aboradagem Descendente: decompõe o sistema em subsistemas que

Projeto

Aboradagem Descendente: decompõe o sistema em subsistemas que são por sua vez decompostos em subsistemas até atingir o níve de abtração desejado.

Desafio: obter a decomposição adequada para cada nível para que no final os critérios de projeto (área, desempenho, potência) sejam atingidos.

Abordagem Ascendente: conecta módulos disponíveis para formar subsistemas que por sua vez são conectados para formar subsistemas até que a especificação funcional seja satisfeita.

Desafio: trabalhar com um conjunto muito grande de subsistemas pequenos para compor um sistema muito complexo.

Descrição funcional
Descrição funcional
para compor um sistema muito complexo. Descrição funcional Linguagens de descrição de hardware Módulos Layout Portas
para compor um sistema muito complexo. Descrição funcional Linguagens de descrição de hardware Módulos Layout Portas
para compor um sistema muito complexo. Descrição funcional Linguagens de descrição de hardware Módulos Layout Portas
para compor um sistema muito complexo. Descrição funcional Linguagens de descrição de hardware Módulos Layout Portas
para compor um sistema muito complexo. Descrição funcional Linguagens de descrição de hardware Módulos Layout Portas

Linguagens de

descrição de

hardware

Módulos

funcional Linguagens de descrição de hardware Módulos Layout Portas lógicas básicas e flip-flops transistores
funcional Linguagens de descrição de hardware Módulos Layout Portas lógicas básicas e flip-flops transistores
funcional Linguagens de descrição de hardware Módulos Layout Portas lógicas básicas e flip-flops transistores
funcional Linguagens de descrição de hardware Módulos Layout Portas lógicas básicas e flip-flops transistores
funcional Linguagens de descrição de hardware Módulos Layout Portas lógicas básicas e flip-flops transistores

Layout

Portas lógicas básicas e flip-flops

transistores

Disciplina: Sistemas Digitais – Profa. Dra. Fernanda Gusmão de Lima Kastensmidt

Aula SistemasSistemas DigitaisDigitais 1 Projeto: Arbodagem Descendente
Aula
SistemasSistemas DigitaisDigitais
1
Projeto: Arbodagem Descendente
DigitaisDigitais 1 Projeto: Arbodagem Descendente Projeto de Sistemas Digitais usando fluxogramas, grafos,
Projeto de Sistemas Digitais usando fluxogramas, grafos, máquinas de estados e diagrama de blocos Descrição
Projeto de Sistemas Digitais usando
fluxogramas, grafos, máquinas de
estados e diagrama de blocos
Descrição funcional
Descrever o projeto em linguagens
de descrição de hardware como
por exemplo VHDL
Usar ferramentas de síntese lógica para
bibliotecas de células como o Leonardo da
Mentor
Usar ferramentas de síntese lógica para
plataformas programaveis como FPGAs
(Xilinx – ISE, Altera – Quartus, Actel –
Libero).
Verificar funcionalmente através de
simulação lógica com e sem atraso.
Layout
através de simulação lógica com e sem atraso. Layout Módulos Portas lógicas básicas e flip-flops

Módulos

Portas lógicas básicas e flip-flops transistores
Portas lógicas básicas e flip-flops transistores
Portas lógicas básicas e flip-flops transistores

Portas lógicas básicas e flip-flops

transistores

Portas lógicas básicas e flip-flops transistores Disciplina: Sistemas Digitais – Profa. Dra. Fernanda

Disciplina: Sistemas Digitais – Profa. Dra. Fernanda Gusmão de Lima Kastensmidt

SistemasSistemas DigitaisDigitais
SistemasSistemas DigitaisDigitais
Aula 1
Aula
1

Projeto: Arbodagem Ascendente

DigitaisDigitais Aula 1 Projeto: Arbodagem Ascendente Descrição funcional Verificar funcionalmente através de
Descrição funcional Verificar funcionalmente através de simulação lógica com e sem atraso. Verificar
Descrição funcional
Verificar funcionalmente
através de simulação lógica
com e sem atraso.
Verificar elétricamente através
de simulação elétrica (SPICE)
elétricamente através de simulação elétrica (SPICE) Projeto de somadores, multiplicadores e outros subsistemas

Projeto de somadores, multiplicadores e outros subsistemas combinacionais e sequenciais de alta eficiência em termos de área, desempenho e potência para uso em sistemas digitais complexos.

Descrever o projeto em linguagens de descrição de hardware como por exemplo VHDL ou em esquemático

de hardware como por exemplo VHDL ou em esquemático Módulos Disciplina: Sistemas Digitais – Profa. Dra.

Módulos

hardware como por exemplo VHDL ou em esquemático Módulos Disciplina: Sistemas Digitais – Profa. Dra. Fernanda

Disciplina: Sistemas Digitais – Profa. Dra. Fernanda Gusmão de Lima Kastensmidt

Aula SistemasSistemas DigitaisDigitais 1 Projeto: considerações finais
Aula
SistemasSistemas DigitaisDigitais
1
Projeto: considerações finais

• Levar em cosideração o projeto na abordagem descendente:

ALGORITMO

cosideração o projeto na abordagem descendente: ALGORITMO HARDWARE mas também a abordagem ascendente no momento de

HARDWARE

mas também a abordagem ascendente no momento de otimizar certos blocos e subsistemas no projeto final do sistema digital visando o melhor custo x benefício.

Chip
Chip
sistema digital visando o melhor custo x benefício. Chip Disciplina: Sistemas Digitais – Profa. Dra. Fernanda

Disciplina: Sistemas Digitais – Profa. Dra. Fernanda Gusmão de Lima Kastensmidt

Aula OO queque esperamosesperamos dede umum SistemaSistema Digital?Digital? 1 Fatores de evolução waffer –
Aula
OO queque esperamosesperamos dede umum SistemaSistema Digital?Digital?
1
Fatores de evolução
waffer
– densidade de integração
, área ocupada
– consumo de potência
de integração , área ocupada – consumo de potência – freqüência de operação – custo de

freqüência de operação

custo de fabricação

– freqüência de operação – custo de fabricação Disciplina: Sistemas Digitais – Profa. Dra. Fernanda

Disciplina: Sistemas Digitais – Profa. Dra. Fernanda Gusmão de Lima Kastensmidt

Aula WaferWafer ofof Intel®Intel® Itanium®Itanium® processorsprocessors 1
Aula
WaferWafer ofof Intel®Intel® Itanium®Itanium® processorsprocessors
1
Intel®Intel® Itanium®Itanium® processorsprocessors 1 Disciplina: Sistemas Digitais – Profa. Dra. Fernanda

Disciplina: Sistemas Digitais – Profa. Dra. Fernanda Gusmão de Lima Kastensmidt

Aula 1
Aula
1
Aula 1 Disciplina: Sistemas Digitais – Profa. Dra. Fernanda Gusmão de Lima Kastensmidt

Disciplina: Sistemas Digitais – Profa. Dra. Fernanda Gusmão de Lima Kastensmidt

Aula TiposTipos dede componentescomponentes 1
Aula
TiposTipos dede componentescomponentes
1

Circuito de aplicação específica (ASIC):

• Full-custom

• semi-custom

• Standard cell

Chip
Chip

circuito integrado projetado especialmente para

uma determinada função e sistema digital.

Lógica programável (FPGAs): circuito

que pode ser customizado e re- programado para realizar diversas funções.

Compromisso:

Custo X tempo de projeto X desempenho

Compromisso: Custo X tempo de projeto X desempenho Disciplina: Sistemas Digitais – Profa. Dra. Fernanda
Compromisso: Custo X tempo de projeto X desempenho Disciplina: Sistemas Digitais – Profa. Dra. Fernanda

Disciplina: Sistemas Digitais – Profa. Dra. Fernanda Gusmão de Lima Kastensmidt

X tempo de projeto X desempenho Disciplina: Sistemas Digitais – Profa. Dra. Fernanda Gusmão de Lima
Aula 1 10100011001 Disciplina: Sistemas Digitais – Profa. Dra. Fernanda Gusmão de Lima Kastensmidt
Aula
1
10100011001
Disciplina: Sistemas Digitais – Profa. Dra. Fernanda Gusmão de Lima Kastensmidt
Aula Revisão:Revisão: CircuitosCircuitos CombinacionaisCombinacionais 1 Portas Lógicas Básicas
Aula
Revisão:Revisão: CircuitosCircuitos CombinacionaisCombinacionais
1
Portas Lógicas Básicas

S = E

E

S = E1 .

E2

1 Portas Lógicas Básicas S = E E S = E1 . E2 S E1 E2

S

E1

E2

1 Portas Lógicas Básicas S = E E S = E1 . E2 S E1 E2

S

NOT

NAND

S = E1 + E2 E1 E2 En
S = E1 +
E2
E1
E2
En

E1

E2

= E1 . E2 S E1 E2 S NOT NAND S = E1 + E2 E1

S XNOR

S NOR

E1

E2

En

NAND S = E1 + E2 E1 E2 En E1 E2 S XNOR S NOR E1
NAND S = E1 + E2 E1 E2 En E1 E2 S XNOR S NOR E1

Disciplina: Sistemas Digitais – Profa. Dra. Fernanda Gusmão de Lima Kastensmidt

S XOR

Aula Revisão:Revisão: CircuitosCircuitos CombinacionaisCombinacionais 1 Blocos lógicos
Aula
Revisão:Revisão: CircuitosCircuitos CombinacionaisCombinacionais
1
Blocos lógicos

• Saída depende apenas das entradas

Comparador de 4 bits (A3A2A1A0 e B3B2B1B0)

A3

B3

A2

B2

A1

B1

A0

B0

de 4 bits (A3A2A1A0 e B3B2B1B0) A3 B3 A2 B2 A1 B1 A0 B0 comparador Decodificador

comparador

Decodificador de 2 bits

(A1A0) A1 A0
(A1A0)
A1
A0
B1 A0 B0 comparador Decodificador de 2 bits (A1A0) A1 A0 Disciplina: Sistemas Digitais – Profa.

Disciplina: Sistemas Digitais – Profa. Dra. Fernanda Gusmão de Lima Kastensmidt

D3

D2

D1

D0

Aula Revisão:Revisão: CircuitosCircuitos CombinacionaisCombinacionais 1 Blocos lógicos
Aula
Revisão:Revisão: CircuitosCircuitos CombinacionaisCombinacionais
1
Blocos lógicos

• Saída depende apenas das entradas

A0

A1

A2

A3

lógicos • Saída depende apenas das entradas A0 A1 A2 A3 Multiplexador 4:1 S1 S0 1001

Multiplexador 4:1

S1 S0 1001 1010
S1
S0
1001
1010

mux

A3

A2

A1

A0

S1 S0
S1
S0
4:1 S1 S0 1001 1010 mux A3 A2 A1 A0 S1 S0 Disciplina: Sistemas Digitais –

Disciplina: Sistemas Digitais – Profa. Dra. Fernanda Gusmão de Lima Kastensmidt

mux

Aula Revisão:Revisão: CircuitosCircuitos CombinacionaisCombinacionais 1 Blocos lógicos
Aula
Revisão:Revisão: CircuitosCircuitos CombinacionaisCombinacionais
1
Blocos lógicos

• Saída depende apenas das entradas

A0

A1

A2

A3

lógicos • Saída depende apenas das entradas A0 A1 A2 A3 Multiplexador 4:1 00 01 10

Multiplexador 4:1

00

01

10

11

S1

S0

1001

1010

mux

S0 S1 A0 A1 A2 A3
S0
S1
A0
A1
A2
A3

mux

Disciplina: Sistemas Digitais – Profa. Dra. Fernanda Gusmão de Lima Kastensmidt

Aula Revisão:Revisão: CircuitosCircuitos CombinacionaisCombinacionais 1 Blocos lógicos
Aula
Revisão:Revisão: CircuitosCircuitos CombinacionaisCombinacionais
1
Blocos lógicos

• Somador de 1 bit completo (Full-adder):

Blocos lógicos • Somador de 1 bit completo (Full-adder): FA: full adder Disciplina: Sistemas Digitais –
Blocos lógicos • Somador de 1 bit completo (Full-adder): FA: full adder Disciplina: Sistemas Digitais –
Blocos lógicos • Somador de 1 bit completo (Full-adder): FA: full adder Disciplina: Sistemas Digitais –

FA: full adder

• Somador de 1 bit completo (Full-adder): FA: full adder Disciplina: Sistemas Digitais – Profa. Dra.

Disciplina: Sistemas Digitais – Profa. Dra. Fernanda Gusmão de Lima Kastensmidt

Aula Revisão:Revisão: CircuitosCircuitos CombinacionaisCombinacionais 1 Blocos lógicos
Aula
Revisão:Revisão: CircuitosCircuitos CombinacionaisCombinacionais
1
Blocos lógicos

Somador Ripple-Carry

A3

B3

A2

B2

A1

B1

A0

B0

Cin C2 C1 C0 C3
Cin
C2
C1
C0
C3
Ripple-Carry A3 B3 A2 B2 A1 B1 A0 B0 Cin C2 C1 C0 C3 S3 S2

S3

S2

S1

Disciplina: Sistemas Digitais – Profa. Dra. Fernanda Gusmão de Lima Kastensmidt

S0

Aula Revisão:Revisão: CircuitosCircuitos CombinacionaisCombinacionais 1 Blocos lógicos
Aula
Revisão:Revisão: CircuitosCircuitos CombinacionaisCombinacionais
1
Blocos lógicos

• Somador Carry Look Ahead

1 Blocos lógicos • Somador Carry Look Ahead Disciplina: Sistemas Digitais – Profa. Dra. Fernanda
1 Blocos lógicos • Somador Carry Look Ahead Disciplina: Sistemas Digitais – Profa. Dra. Fernanda
1 Blocos lógicos • Somador Carry Look Ahead Disciplina: Sistemas Digitais – Profa. Dra. Fernanda
1 Blocos lógicos • Somador Carry Look Ahead Disciplina: Sistemas Digitais – Profa. Dra. Fernanda

Disciplina: Sistemas Digitais – Profa. Dra. Fernanda Gusmão de Lima Kastensmidt

Aula Revisão:Revisão: CircuitosCircuitos CombinacionaisCombinacionais 1 Blocos lógicos
Aula
Revisão:Revisão: CircuitosCircuitos CombinacionaisCombinacionais
1
Blocos lógicos

Somador de n bits

A

a3

a2

a1

a0

B

b3

b2

b1

b0

s4(Cout)

s3

s2

s1

s0

HA: half adder

b1 b0 s4(Cout) s3 s2 s1 s0 HA: half adder b3 a3 b2 a2 b1 a1
b3 a3 b2 a2 b1 a1 b0 a0 HAHA HAHA HAHA HAHA s0 HAHA HAHA
b3
a3
b2
a2
b1
a1
b0
a0
HAHA
HAHA
HAHA
HAHA
s0
HAHA
HAHA
HAHA
s1
HAHA
HAHA
s2
HAHA
s4
s3
HAHA s0 HAHA HAHA HAHA s1 HAHA HAHA s2 HAHA s4 s3 Disciplina: Sistemas Digitais –

Disciplina: Sistemas Digitais – Profa. Dra. Fernanda Gusmão de Lima Kastensmidt

Aula Revisão:Revisão: CircuitosCircuitos CombinacionaisCombinacionais 1 Blocos lógicos
Aula
Revisão:Revisão: CircuitosCircuitos CombinacionaisCombinacionais
1
Blocos lógicos

• Unidade Aritmética e Lógica (ULA) – 1 bit

B0

B0 0 A0 A0 1 0 C0 FA 1 0 F0
B0
0
A0
A0
1
0
C0
FA
1
0
F0

S1 S0

Função

0

0

soma A+B subtração A-B inversão de A

0

1

1

0

1

1

comparação

de A 0 1 1 0 1 1 comparação Disciplina: Sistemas Digitais – Profa. Dra. Fernanda

Disciplina: Sistemas Digitais – Profa. Dra. Fernanda Gusmão de Lima Kastensmidt

S0

S1

Aula Revisão:Revisão: CircuitosCircuitos CombinacionaisCombinacionais 1 Blocos lógicos
Aula
Revisão:Revisão: CircuitosCircuitos CombinacionaisCombinacionais
1
Blocos lógicos

• Unidade Aritmética e Lógica (ULA) – n bit

Bn

Bn 0 An An 1 0 Cn FA
Bn
0
An
An
1
0
Cn
FA

S0

1 0
1
0

S1

Fn

B1 B0 B1 0 B0 0 S0 A1 A0 A1 A0 1 0 1 0
B1
B0
B1
0
B0
0
S0
A1
A0
A1
A0
1
0
1
0
C1
FA
C0
FA
1
0
1
0
S1
F1
F0
A1 A0 1 0 1 0 C1 FA C0 FA 1 0 1 0 S1 F1

Disciplina: Sistemas Digitais – Profa. Dra. Fernanda Gusmão de Lima Kastensmidt

S0

S1

Aula Revisão:Revisão: CircuitosCircuitos CombinacionaisCombinacionais 1 Blocos lógicos
Aula
Revisão:Revisão: CircuitosCircuitos CombinacionaisCombinacionais
1
Blocos lógicos

Multiplicador

1 Blocos lógicos • Multiplicador b3 0 b2 0 b1 0 b0 0 a0 0 a1

b3

0

b2

0

b1

0

b0

0

a0 0 a1 0 a2 0 a3 0
a0
0
a1
0
a2
0
a3
0

b j

sum in

FA
FA
0 b2 0 b1 0 b0 0 a0 0 a1 0 a2 0 a3 0 b

sum out

a i

P00 a0 0 a1 0 a2 0 a3 0 b j sum in FA sum out

carry a0 0 a1 0 a2 0 a3 0 b j sum in FA sum out a

P1

out

a2 0 a3 0 b j sum in FA sum out a i P0 carry P1

carry

in

P2a3 0 b j sum in FA sum out a i P0 carry P1 out carry

P30 b j sum in FA sum out a i P0 carry P1 out carry in

P7

P6

P5

P4

Disciplina: Sistemas Digitais – Profa. Dra. Fernanda Gusmão de Lima Kastensmidt

Aula Revisão:Revisão: CircuitosCircuitos SequênciaisSequênciais 1 Latches: sensível ao nível do relógio (clk)
Aula
Revisão:Revisão: CircuitosCircuitos SequênciaisSequênciais
1
Latches: sensível ao nível do relógio (clk)
R S Q R R Q Q 0 0 Q 0 1 set S Q
R
S
Q
R
R
Q
Q
0
0
Q
0
1
set S
Q
Q
S
1
0
reset
1
1
invalido
clk
R
S
Q R
Q
1
0
0
Q
R
Q
1
0
1
set
Q
1
1
0
reset S
Q
S
1
1
1
Invalido
0
X
X
Q
clk

clk

1 0 reset S Q S 1 1 1 Invalido 0 X X Q clk clk

Disciplina: Sistemas Digitais – Profa. Dra. Fernanda Gusmão de Lima Kastensmidt

R

S

Q

0

0

invalido

 

0

1

reset

1

0

set

1

1

Q

clk

R

S

Q

0

0

0

invalido

0

0

1

reset

0

1

0

set

0

1

1

Q

1

X

X

Q

Aula Revisão:Revisão: CircuitosCircuitos SequênciaisSequênciais 1 Latches: sensível ao nível do relógio (clk)
Aula
Revisão:Revisão: CircuitosCircuitos SequênciaisSequênciais
1
Latches: sensível ao nível do relógio (clk)
J K Q D J Q Q clk D Q 0 0 Q 1 0
J
K
Q
D
J
Q
Q
clk
D
Q
0
0
Q
1
0
0
0
1
set
Q
Q
K
1
1
1
1
0
reset
0
X
Q
1
1
Q
clk
clk
J
K
Q
clk
D
Q
D
Q
1
0
0
Q
0
0
0
J
Q
1
0
1
set
0
1
1
Q
1
1
0
reset
1
X
Q
Q
K
1
1
1
Q
0
X
X
Q
clk

clk

1 0 reset 1 X Q Q K 1 1 1 Q 0 X X Q

Disciplina: Sistemas Digitais – Profa. Dra. Fernanda Gusmão de Lima Kastensmidt

Aula Revisão:Revisão: CircuitosCircuitos SequênciaisSequênciais 1 Flip-flops: sensível a borda do relógio (clk)
Aula
Revisão:Revisão: CircuitosCircuitos SequênciaisSequênciais
1
Flip-flops: sensível a borda do relógio (clk)

R

S

J

K

clk R S Q 0 0 Q D Q clk D Q Q 0 1
clk
R
S
Q
0
0
Q
D
Q
clk
D
Q
Q
0
1
set
0
0
1
0
reset
Q
Q
1
1
1
1
Invalido
X
X
Q
X
X
X
Q
clk
clk
clk
J
K
Q
clk
D
Q
D
Q
0
0
Q
0
0
Q
0
1
set
1
1
Q
1
0
reset
X
X
Q
Q
1
1
Q
X
X
X
Q
clk

clk

1 Q 1 0 reset X X Q Q 1 1 Q X X X Q

Disciplina: Sistemas Digitais – Profa. Dra. Fernanda Gusmão de Lima Kastensmidt

Aula Revisão:Revisão: CircuitosCircuitos SequênciaisSequênciais 1 Registradores
Aula
Revisão:Revisão: CircuitosCircuitos SequênciaisSequênciais
1
Registradores

clk

Reset síncrono

clk D Q D dado dado X X Q Q
clk
D
Q
D
dado
dado
X
X
Q
Q
D clk reset enable D Q reset enable 1 X X reset clk 0 1
D
clk reset enable D
Q
reset
enable
1
X
X
reset
clk
0
1
dado
dado
0
0
X
Q
Q
X
X
X
X
Q
Reset assíncrono
 

D

reset

enable

clk

clk
 

Q

clk reset enable D

Q

X

1

X

X

reset

0 1 dado dado

0

1

dado

dado

0

0

X

Q

X

0

X

X

Q

dado dado 0 0 X Q X 0 X X Q Disciplina: Sistemas Digitais – Profa.

Disciplina: Sistemas Digitais – Profa. Dra. Fernanda Gusmão de Lima Kastensmidt

Aula Revisão:Revisão: CircuitosCircuitos SequênciaisSequênciais 1 Registradores Deslocamento
Aula
Revisão:Revisão: CircuitosCircuitos SequênciaisSequênciais
1
Registradores Deslocamento

reset

clk

clk reset enable D L/R Q D 1 X X X reset 0 1 dado
clk reset enable D
L/R
Q
D
1
X
X
X
reset
0
1
dado
0
dado
enable
0
0
X
1
Qi<=Qi-1
L/R
0
0
X
0
Qi<=Qi+1
Q
0
1
X
1
Q
X X
X
X
X
Q

LFSR: linear feedback shift register

Uso de seed (semente)

U s o d e s e e d ( s e m e n t
U s o d e s e e d ( s e m e n t
U s o d e s e e d ( s e m e n t

Disciplina: Sistemas Digitais – Profa. Dra. Fernanda Gusmão de Lima Kastensmidt

Aula Revisão:Revisão: CircuitosCircuitos SequênciaisSequênciais 1 Contadores
Aula
Revisão:Revisão: CircuitosCircuitos SequênciaisSequênciais
1
Contadores
CircuitosCircuitos SequênciaisSequênciais 1 Contadores reset clk reset clk D clk reset load D Q load 1

reset

clk

reset

clk

D clk reset load D Q load 1 X X reset 0 1 dado dado
D
clk reset
load
D
Q
load
1
X
X
reset
0
1
dado
dado
0
0
X
Q
Q
X
X
X
X
Q
 

D

    enable
   

enable

u/d

 

Q

clk reset enable D

u/d

Q

X

1

X

X

X

reset

00

0

0

dado

0

dado

0

X

1

Q+1

00

0

1

X

0

Q-1

1

X

1

Q

X

0

X

X

X

Q

Disciplina: Sistemas Digitais – Profa. Dra. Fernanda Gusmão de Lima Kastensmidt

Aula Revisão:Revisão: MáquinasMáquinas dede EstadosEstados 1 Definição
Aula
Revisão:Revisão: MáquinasMáquinas dede EstadosEstados
1
Definição

• Uma máquina de estados é uma combinação de 5 elementos:

(Σ, X, g, x0, F)

Onde:

Σ

é um alfabeto finito

X

é um conjunto finito de estados

g é a função de transição de estado g : X x Σ -> X X0 é o estado inicial, x0 X

F é o conjunto de estados finais, F X.

x0 ∈ X F é o conjunto de estados finais, F ⊆ X. Disciplina: Sistemas Digitais

Disciplina: Sistemas Digitais – Profa. Dra. Fernanda Gusmão de Lima Kastensmidt

Aula DiagramaDiagrama dede EstadosEstados 1
Aula
DiagramaDiagrama dede EstadosEstados
1

• O diagrama de estados representa a máquina de estados finito e contem:

– Circulos: que representam os estados da máquina rotulados com o nome do estado e tambem ou não com sua codificação.

– Arcos diretos: que representam as transições entre estados rotulados com entradas/saídas para a transição de estados.

com entradas/saídas para a transição de estados. Disciplina: Sistemas Digitais – Profa. Dra. Fernanda
com entradas/saídas para a transição de estados. Disciplina: Sistemas Digitais – Profa. Dra. Fernanda

Disciplina: Sistemas Digitais – Profa. Dra. Fernanda Gusmão de Lima Kastensmidt

Aula MáquinaMáquina dede EstadosEstados FinitosFinitos 1 TIPO MOORE
Aula
MáquinaMáquina dede EstadosEstados FinitosFinitos
1
TIPO MOORE
• Saída depende apenas do estado atual. A=‘1’ reset S0 F=‘0’; A=‘0’ S1 F=‘1’; A=‘0’
• Saída depende apenas
do estado atual.
A=‘1’
reset
S0
F=‘0’;
A=‘0’
S1
F=‘1’;
A=‘0’

A=‘1’

Entradas A Lógica de próximo estado reset estado F clk saídas
Entradas
A
Lógica de
próximo
estado
reset
estado
F
clk
saídas
Lógica de próximo estado reset estado F clk saídas Disciplina: Sistemas Digitais – Profa. Dra. Fernanda

Disciplina: Sistemas Digitais – Profa. Dra. Fernanda Gusmão de Lima Kastensmidt

Aula MaquinaMaquina dede EstadosEstados FinitosFinitos 1 TIPO MEALY
Aula
MaquinaMaquina dede EstadosEstados FinitosFinitos
1
TIPO MEALY
• Saída depende da entrada e do estado atual. A=‘1’ reset F=‘0’; S0 A=‘0’ F=‘1’;
• Saída depende da entrada e
do estado atual.
A=‘1’
reset
F=‘0’;
S0
A=‘0’
F=‘1’;
S1
A=‘0’
F=‘0’;
A Entradas F Lógica de próximo Estado e saída reset estado
A
Entradas
F
Lógica de
próximo
Estado e saída
reset
estado

clk

F Lógica de próximo Estado e saída reset estado clk A=‘1’ F=‘1’; Disciplina: Sistemas Digitais –

A=‘1’

de próximo Estado e saída reset estado clk A=‘1’ F=‘1’; Disciplina: Sistemas Digitais – Profa. Dra.

F=‘1’;

Disciplina: Sistemas Digitais – Profa. Dra. Fernanda Gusmão de Lima Kastensmidt

Aula MaquinaMaquina dede EstadosEstados FinitosFinitos 1 Solucionar problemas de estabilização TIPO MEALY
Aula
MaquinaMaquina dede EstadosEstados FinitosFinitos
1
Solucionar problemas de estabilização
TIPO MEALY
• Saída depende apenas do estado atual. A=‘1’ reset F=‘0’; S0 A=‘0’ F=‘1’; S1 A=‘0’
• Saída depende apenas
do estado atual.
A=‘1’
reset
F=‘0’;
S0
A=‘0’
F=‘1’;
S1
A=‘0’
F=‘0’;
Saída Entradas A F Lógica de próximo Estado e saída clk clk reset estado
Saída
Entradas
A
F
Lógica de
próximo
Estado e saída
clk
clk
reset
estado

clk

de próximo Estado e saída clk clk reset estado clk A=‘1’ F=‘1’; Disciplina: Sistemas Digitais –

A=‘1’

Estado e saída clk clk reset estado clk A=‘1’ F=‘1’; Disciplina: Sistemas Digitais – Profa. Dra.

F=‘1’;

Disciplina: Sistemas Digitais – Profa. Dra. Fernanda Gusmão de Lima Kastensmidt

Aula ConsideraçõesConsiderações sobresobre DiagramasDiagramas dede EstadosEstados 1
Aula
ConsideraçõesConsiderações sobresobre DiagramasDiagramas dede EstadosEstados
1

• Máquinas de estado (FSM) podem estar em apenas um estado por vez no tempo, logo há em apenas um estado ou circulo em um determinado tempo t.

• Transição de estados são permitidas apenas na transição de subida OU descida do relógio (clk), dependendo do elemento de armazenamento de estado (se é sensivel a borda de descida ou subida). FSM sincronas!!!

• A representação de máquinas de Mealy e Moore são diferentes como visto.

– Máquinas de Mealy, as entradas e saidas são definidas nos arcos (transições entre estados).

– Máquina de Moore, as entradas são definidas nos arcos (transições entre estados) e a saída é definida no estado (dentro do círculo).

e a saí da é definida no estado (dentro do círculo). Disciplina: Sistemas Digitais – Profa.

Disciplina: Sistemas Digitais – Profa. Dra. Fernanda Gusmão de Lima Kastensmidt

Exercício:Exercício: ProjetoProjeto dede umauma máquinamáquina dede estadosestados atéaté oo hardwarehardware Aula
Exercício:Exercício: ProjetoProjeto dede umauma máquinamáquina dede
estadosestados atéaté oo hardwarehardware
Aula
1

1. Descrição do problema em diagrama de estados

2. Montagem da tabela de proximo estados e saída

3. Descrição do esquemático lógico da FSM

Problema: Detector de sequência

1101

Sinal A clk reset
Sinal A
clk
reset
Problema: Detector de sequência 1101 Sinal A clk reset Saida D (detectou D=1) Sinal de entrada

Saida D (detectou D=1)

sequência 1101 Sinal A clk reset Saida D (detectou D=1) Sinal de entrada deve ser amostrado
sequência 1101 Sinal A clk reset Saida D (detectou D=1) Sinal de entrada deve ser amostrado
sequência 1101 Sinal A clk reset Saida D (detectou D=1) Sinal de entrada deve ser amostrado

Sinal de entrada deve ser amostrado

Saida D (detectou D=1) Sinal de entrada deve ser amostrado Disciplina: Sistemas Digitais – Profa. Dra.

Disciplina: Sistemas Digitais – Profa. Dra. Fernanda Gusmão de Lima Kastensmidt