Apost Elet Digital-19

Eletrônica Digital
VERSÃO 12 Prof. Sérgio Carlos da Silva

DIGITAL 1
DIGITAL 2
Analógico X Digital
DIGITAL 3
Eletrônica Digital
SISTEMAS NUMÉRICOS
Prof. Sérgio Carlos da Silva

0 0 0
D 1
B 0 0 0 0 0 0
O 1
H 1
0 0 0 0 0 1
E 2 I 0 0 0 0 1 0
C 2 E 2
C 3 N 0 0 0 0 1 1 T 3 X 3
4
I 4
A 0 0 0 1 0 0
A 5
A 4
5 0 0 0 1 0 1 5
M 6
R 0 0 0 1 1 0
L 6 D 6
A 7 I 0 0 0 1 1 1
7 E 7
L 8
O 0 0 1 0 0 0
1 0
C 8
9 1 1 9
1 0
0 0 1 0 0 1
1 2
I A
0 0 1 0 1 0
1 1 0 0 1 0 1 1
1 3 M B
1 2 0 0 1 1 0 0
1 4 A C
1 5 D
1 3 0 0 1 1 0 1
1 6
L E
1 4 0 0 1 1 1 0
1 7 F
1 5 0 0 1 1 1 1
2 0 1 0
1 6 0 1 0 0 0 0
2 1 1 1
1 7 0 1 0 0 0 1
2 2 1 2
1 8 0 1 0 0 1 0
2 3 1 3
1 9 0 1 0 0 1 1
2 4 1 4
2 0 0 1 0 1 0 0
2 5 1 5
0 1 0 1 0 1
1 6
9 8 2 6
0 1 0 1 1 0
1 7
9 9 2 7
0 1 0 1 1 1
1 8
1 0 0 3 0
0 1 1 0 0 0
1 9
3 1
0 1 1 0 0 1
1 A
3 2
0 1 1 0 1 0
1 B
9 9 8 3 3
0 1 1 0 1 1
1 C
9 9 9 3 4
0 1 1 1 0 0
1 D
1 0 0 0 3 5
0 1 1 1 0 1
1 E
3 6
0 1 1 1 1 0 DIGITAL 5
1 F
3 7
0 1 1 1 1 1
DIGITAL 6
BASE x POTENCIA BASE 2 BASE 8 BASE 16
17
16
15 32768
14 16384
13 8192
12 4096
11 2048
10 1024
9 512
8 256
7 128
6 64 2097152 16777216
5 32 32768 1048576
4 16 4096 65536
3 8 512 4096
2 4 64 256
1 2 8 16
0 1 1 1
-1 0,5 0,125 0,0625
-2 0,25 0,015625 0,00390625
-3 0,125 0,001953125 0,000244140625
-4 0,0625 0,000244140625 0,000015258789
-5 0,03125
-6 0,015625
-7
DIGITAL 7
PROF. SÉRGIO CARLOS DA SILVA - 2011
EXERCÍCIOS SISTEMAS NUMÉRICOS.
1- Transformar para o sistema decimal.

a) 10112
b) 1011011112
c) 368
d) 3258
e) 4238
f) 4𝐷16
g) 59𝐴𝐸16
h) 𝐴𝐵𝐶16
2- Transformar para o sistema decimal com 5 casas decimais.

a) 0,0012
b) 0,11012
c) 0,38
d) 0,468
e) 0,327078
f) 0,516
g) 0,3𝐴5𝐹16
h) 0,3𝐶5𝐷16
3- Transformar para o sistema binário com 5 casas decimais.
a) 15710
b) 38910
c) 46710
d) 0,510
e) 0,1510
4- Transformar para o sistema binário.

a) 16523048
b) 1201452528
c) 2753,20452258
d) 9𝐴22𝐶45𝐹, 4𝐶𝐷2𝐴𝐷10
5- Transformar para o sistema octal.
a) 111010100010101111,11010010101112
b) 111010100010101111,11010010101112
c) 25CB2D1C1B1D, D5F8A2C6B16
6- Transformar para o sistema Hexadecimal.

a) 2435661243,34256108
b) 10100111101010100101,110101011110112
c) 101111011111010101,10111010100011102
d) 321367004557721445,2310006724575521200208
DIGITAL 8
OPERAÇÕES ARITMÉTRICAS NO SISTEMA BINÁRIO
Trata-se de um assunto importante para compreensão de como funciona os processos matemáticos
digitalmente.
Adição no sistema binário:
Obedece a seguinte tabela :

0+0=0
1+0=1
0+1=1
1 + 1 = 10 ,
sendo que o dígito 1 da esquerda pertenceria a próxima casa binária:
Exemplo:
A) 110 b + 111 b = 1101 b
1 1
1 1 0
+1 1 1
1 1 0 1
b) 11001 b + 1011 b = 100100 b
1 1 1 1
1 10 0 1
+ 10 11
. 1 0 0 1 0 0
DIGITAL 11
2.2– Subtração no sistema binário:
Obedece a seguinte tabela :
0-0=0
1-0=1
1-1=0
0–1=1 ,
e empresta 1 para próxima casa binária:
Exemplos:
1000b – 111b = 0001b
10010 b – 10001 b = 00001 b
Resolva as seguintes subtrações binárias:
1111111 b - 111111 b = _________________

101101 b - 111 b = ___________________
10101 b - 101 b = ______________________
Respostas: 1000000 b ; 100110 b ; 10000 b
DIGITAL 12
2.3– Multiplicação no sistema binário:
Procede como uma multiplicação no sistema decimal:
0x0=0
1x0=0
0x1=0
1x1=1
Exemplos:
a)1000b x 1b = 1000
1000
. x 1
. 1000
b) 1100b x 11b = 100100
. 1100
. x 11
. 1100
. 1100-
100100
c)11010 b x 101 b = 10000010 b
. 11010
. x 101
. 11010
. 00000*
. 11010**
. 10000010
Resolva as seguintes multiplicações:
10101b x 11b = ______________
11001b x 10b = _______________
5A (h) * 11b = ________________ DIGITAL 13
Respostas: 111111b ; 11011 ; 100001110
Leibniz
• CALCULADORA COM 4 OPERAÇÕES BÁSICAS, 1672
DIGITAL
14
Charles Babbage (1792-1871)
DIGITAL
15
Alan Turing
• COLOSSUS, 1943
• Primeiro computador
eletrônico (válvulas)
programável
• Projeto do Governo
Britânico
Segredo militar
por 50 anos
Desenvolvido para
decodificar mensagens
nazistas
DIGITAL
16
Eckert e Mauchley
• ENIAC (Eckert e Mauchley, 1946)
– Necessidade de cálculos pesados pelo exército dos EUA
– Idéias de Atanasoff e outros
– 18000 válvulas e 1500 relés
– 30 toneladas, 140 kW
– Cabos e 6000 chaves
– Arquitetura:20 registradores cada
um um número decimal de 10
algarismos
– Primeiro “bug”
– Após a guerra,
– “escola de verão”
DIGITAL
17
Tendências fundamentais: “Lei” de Moore
O nº de transistores dobra a cada 18 meses
DIGITAL
18
Tabela 1.1 – Evolução da fabricação de semicondutores
(Fonte: SAI - Semiconductor Industry Association)
DIGITAL 19
Família de computadores Intel
Lei de Moore para chips de CPU (Intel).

DIGITAL
20
Marcos da Arquitetura de Computadores
DIGITAL
21
Marcos da Arquitetura de Computadores
DIGITAL
22
DIGITAL
23
Lei de Moore para chips de CPU (Intel).
DIGITAL
24
Analógico X Digital
DIGITAL 25
Eletrônica Digital Sistemas de Numeração
Prof. SÉRGIO
DIGITAL 26
DIGITAL 27
DIGITAL 28
Tensões dos níveis lógicos
Família Lógica TTL
Faixas de tensão correspondentes aos níveis lógicos de entrada:
- Entre 2 e 5 Volt, nível lógico 1
- Entre 0,8V e 2V o componente não reconhece os níveis lógicos 0 e 1, devendo
portanto, ser evitada em projetos de circuitos digitais.
- Entre 0 e 0,8 Volt, nível lógico 0
Faixas de tensão correspondentes aos níveis lógicos de saída:
- Entre 2,4 e 5 Volt, nível lógico 1
- Entre 0,3 e 0,5 Volt, nível lógico 0
Família Lógica CMOS

- Faixa de alimentação que se estende de 3V a 15V ou 18V, dependendo do modelo.
- A família CMOS possui também uma determinada faixa de tensão para representar
os níveis lógicos de entrada e de saída, porém estes valores dependem da tensão de
alimentação e da temperatura ambiente.
DIGITAL 29
DIGITAL 30
Séries das famíliasTTL e CMOS
A família TTL é principalmente reconhecida pelo fato de ter duas séries que começam
pelos números 54 para os componentes de uso militar e 74 para os componentes de
uso comercial.
TTL 74L de Baixa Potência
TTL 74H de Alta Velocidade
TTL 74S Schottky
TTL 74LS Schottky de Baixa Potência (LS-TTL)
TTL 74AS Schottky Avançada (AS-TTL)
TTL 74ALS- TTL Schottky Avançada de Baixa Potência
Séries CMOS:
4000/14000 (foram as primeiras séries da família CMOS)
74C (compatível, pino a pino e função por função, com os dispositivos TTL)
74HC (CMOS de Alta Velocidade)
74HCT (os dispositivos 74HCT - CMOS de Alta Velocidade - podem ser alimentados
diretamente por saídas de dispositivos TTL)
DIGITAL
Níveis de integração
Os níveis de integração referem-se ao número de portas lógicas que o CI contém.
SSI (Small Scale Integration) – Integração em pequena escala: São os CI com menos
de 12 portas lógicas.
MSI (Medium Scale Integration) – Integração em média escala: Corresponde aos CI

que têm entre 12 a 99 portas lógicas
LSI (Large Scale Integration) – Integração em grande escala: Corresponde aos CI que
têm entre 100 a 9 999 portas lógicas.
VLSI (Very Large Scale Integration) – Integração em muito larga escala: Corresponde
aos CI que têm entre 10 000 a 99 999 portas lógicas.
ULSI (Ultra Large Scale Integration) – Integração em escala ultra larga: Corresponde
aos CI que têm 100 000 ou mais portas lógicas.
DIGITAL 32
Introdução
 Os circuitos lógicos em geral admitem simplificações
 Para sermos capazes de simplificar circuitos digitais, temos que

entender a Álgebra de Boole
 A Álgebra de Boole apresenta postulados, propriedades, teoremas

fundamentais e identidades que permitem as simplificações
 A Álgebra de Boole também apresenta todos os fundamentos da

Eletrônica Digital
 A Álgebra de Boole, portanto, trabalha com variáveis e expressões

booleanas (assumem apenas dois estados, 0 ou 1)
DIGITAL 33
Funções Lógicas Básicas
A facilidade do processamento de números binários decorre da existência de apenas dois
dígitos, 0 e 1 (bit), que podem ser representados por 2 níveis de tensão (por exemplo 0 = 0
volt e 1 = 5 volts).
Os símbolos representam um bloco lógico com uma ou mais entradas lógicas A, B, etc. e
uma saída lóA facilidade do processamento de números binários decorre da existência de
apenas dois dígitos, 0 e 1 (bit), que podem ser representados por 2 níveis de tensão (por
exemplo 0 = 0 volt e 1 = 5 volts).
Os símbolos representam um bloco lógico com uma ou mais entradas lógicas A, B, etc. e
uma saída lógica S. As entradas e saídas lógicas só assumem valores correspondentes aos
níveis lógicos 0 e 1.
Um bloco lógico executa uma determinada função lógica para a qual foi projetado. Essa
função determina os valores que as saídas assumem para cada combinação de valores das
entradas. Tais relações são muitas vezes exibidas sob a a forma de tabelas da verdade.
gica S. As entradas e saídas lógicas só assumem valores correspondentes aos níveis
lógicos 0 e 1.
Um bloco lógico executa uma determinada função lógica para a qual foi projetado. Essa
função determina os valores que as saídas assumem para cada combinação de valores das
entradas. Tais relações são muitas vezes exibidas sob a a forma de tabelas da verdade.
DIGITAL
DIGITAL 35
Álgebra de Boole
George Simon Boole

(1815-1864)
O criador da álgebra dos
circuitos digitais
DIGITAL 36
Porta lógica AND (e)
Expressão da função Tabela da verdade
Símbolo
A B S
A
S 0 0 0
S = A .x B
0 1 0
B
1 0 0
Analogia da porta lógica AND com um circuito eléctrico: 1 1 1
A S
B _
+
Quando as duas entradas (A e B) são zero (interruptores desligados) a saída (S) também é zero (lâmpada
apagada).
Quando uma só das entradas é 1 (um só interruptor ligado) a saída (S) é zero (lâmpada apagada).
Quando as duas entradas (A e B) são 1 (os dois interruptores ligados) a saída (S) também é 1 (lâmpada acesa),
CONCLUSÃO: Só temos o nível lógico 1 na saída quando todas as entradas forem 1 (neste caso, A e B)
DIGITAL 37
Porta lógica NAND (não e)
Símbolo Expressão da função Tabela da verdade
A B S
A
S 0 0 1
S = A .x B
B
0 1 1
Negação 1 0 1
1 1 0
A porta lógica NAND é uma porta lógica AND com a saída negada.
Pode observar-se que os níveis lógicos da saída (S) da tabela da verdade NAND é a
negação dos níveiA porta lógica NAND é uma porta lógica AND com a saída negada.
Pode observar-se que os níveis lógicos da saída (S) da tabela da verdade NAND é a
negação dos níveis lógicos da saída (S) da tabela da verdade AND.
s lógicos da saída (S) da tabela da verdade AND.
DIGITAL 38
Porta lógica NOT (negação ou inversão)
A S
A S 0 1
S=A
1 0
O nível lógico da saída (S) é a negação do nível lógico da entrada (A).
DIGITAL 39
Porta lógica OR (ou)
A B S
A
S 0 0 0
S=A+B
0 1 1
B
1 0 1
1 1 1
Analogia da porta lógica OR com um circuito eléctrico:
Quando as duas entradas (A e B) são zero (interruptores

desligados) a saída (S) também é zero (lâmpada apagada).
Quando uma só das entradas é 1 (um só interruptor ligado) a saída
A (S) é um (lâmpada acesa).
S _
+
B Quando as duas entradas (A e B) são 1 (os dois interruptores
ligados) a saída (S) também é 1 (lâmpada acesa),
CONCLUSÃO: Só temos o nível lógico 0 na saída quando todas as
entradas forem 0.
DIGITAL 40
Porta lógica NOR (não ou)
A B S
A
S 0 0 1
S=A+B
0 1 0
B
Negação 1 0 0
1 1 0
A porta lógica NOR é uma porta lógica OR com a saída negada.

Pode observar-se que os níveis lógicos da saída (S) da tabela da verdade NOR é
a negação dos níveis lógicos da saída (S) da tabela da verdade OR.
DIGITAL 41
Porta lógica EXclusive OR
(ou exclusivo)
A B S
A
0 0 0
S
S=AB
0 1 1
B
1 0 1
1 1 0
A saída é 1 se uma entrada é 1 ou a outra entrada é 1, mas não ambas.

De outro modo: o valor da saída (S) é 1 se as entradas (A ou B) são diferentes e
0 se são iguais.
DIGITAL 42
Porta lógica EXclusive NOR
(não ou exclusivo)
Símbolo Expressão da função Tabela de verdade
A B S
A
0 0 1
S
S=AB 0 1 0
B
1 0 0
Negação
1 1 1
A porta lógica abreviadamente designada por EX-NOR é uma porta lógica EX-OR
com a saída negada.
Pode observar-se que os níveis lógicos da saída (S) da tabela de verdade EX-NOR
é a negação dos níveis lógicos da saída (S) da tabela de verdade EX-OR.
DIGITAL
Álgebra de Boole - Postulados
 A seguir serão apresentados os postulados da:
 Complementação;
 Adição;
 Multiplicação.
 Apresenta-se ainda suas respectivas identidades resultantes.
DIGITAL 44
PORTA E
A B S
LED C
0 0 0
LED A LED B 0 1 0
1 0 0
CH1 CH2 1 1 1
DIGITAL 45
DIGITAL 46
 Multiplicação A PORTA E EXECUTA ESTA FUNÇÃO
 0.0=0 A
S
 0.1=0
 1.0=0 B
 1.1=1
1) A.0  0
se A  0  0.0  0
se A  1  1.0  0
DIGITAL 47
 0.0=0 A
 0.1=0 S
 1.0=0 B
 1.1=1
2) A.1  A
se A  0  0.1  0
se A  1  1.1  1
DIGITAL 48
 0.0=0
A
 0.1=0 S
 1.0=0
B
 1.1=1
3) A. A  A
se A  0  0.0  0
se A  1  1.1  1
DIGITAL 49
 0.0=0
A
 0.1=0 S
 1.0=0
B
 1.1=1
4) A. A  0
se A  0  A  1  0.1  0
se A  1  A  0  1.0  0
DIGITAL 50
DIGITAL 51
PORTA OU
A B S
LED C
0 0 0
0 1 1
LED A LED B
1 0 1
1 1 1
CH1 CH2
DIGITAL 52
DIGITAL 53
DIGITAL 54
 Adição A PORTA OU EXECUTA ESTA FUNÇÃO
 0+0=0 A
 0+1=1 S
 1+0=1
B
 1+1=1
Daí, pode-se estabelecer as identidades:

1) A  0  A pois A pode ser 0 ou 1.
se A  0  0  0  0
se A  1  1  0  1
DIGITAL 55
A PORTA OU EXECUTA ESTA FUNÇÃO
 Adição
 0+0=0 A
S
 0+1=1
 1+0=1 B
 1+1=1
2) A  1  1
se A  0  0  1  1
se A  1  1  1  1
DIGITAL 56
 Adição A PORTA OU EXECUTA ESTA FUNÇÃO
 0+0=0 A
 0+1=1 S
 1+0=1
B
 1+1=1
3) A  A  A
se A  0  0  0  0
se A  1  1  1  1
DIGITAL 57
A PORTA OU EXECUTA ESTA FUNÇÃO
 Adição
 0+0=0 A
 0+1=1 S
 1+0=1
B
 1+1=1
4) A  A  1
se A  0  A  1  0  1  1
se A  1  A  0  1  0  1
DIGITAL 58
PORTA
INVERSORA
A S
LED A LED C
0 1
1 0
CH1
A
se A  1  A  0 e se A  0  A  1
se A  0  A  1 e se A  1  A  0
DIGITAL 59
 Complementação
Seja A uma variável booleana. Então, A é dito ser o complemento
de A. Assim,
se A  0  A  1
se A  1  A  0
A  A
Daí, pode-se estabelecer a identidade
se A  1  A  0 e se A  0  A  1
se A  0  A  1 e se A  1  A  0
O inversor é o bloco lógico que executa este postulado!
DIGITAL 60
Álgebra de Boole - Propriedades
 Assim como na matemática comum, valem, na Álgebra de
Boole as propriedades:
 Comutativa
 Associativa
 Distributiva
DIGITAL 61
 Propriedade Comutativa
 Na Adição: A+B = B+A
 Na Multiplicação: A.B = B.A
 Propriedade Associativa
 Na Adição: A+(B+C) = (A+B)+C = A+B+C
 Na Multiplicação: A.(B.C) = (A.B).C = A.B.C
DIGITAL 62
Propriedade Distributiva PROVA
A.(B+C) = A.B+A.C SÃO IGUAIS

A B C B+C A(B+C) A.B A.C A.B+A.C
0 0 0 0 0 0 0 0
0 0 1 1 0 0 0 0
0 1 0 1 0 0 0 0
0 1 1 1 0 0 0 0
1 0 0 0 0 0 0 0
1 0 1 1 1 0 1 1
1 1 0 1 1 1 0 1
1 1 1 1 1 1 1 1
DIGITAL 63
Propriedade Distributiva
A.(B+C) = A.B+A.C A B C B+C A(B+C) A.B A.C A.B+A.C
0 0 0 0 0 0 0 0
0 0 1 1 0 0 0 0
0 1 0 1 0 0 0 0
0 1 1 1 0 0 0 0
1 0 0 0 0 0 0 0
1 0 1 1 1 0 1 1
1 1 0 1 1 1 0 1
1 1 1 1 1 1 1 1
DIGITAL 64
Álgebra de Boole –
Teoremas de De Morgan
Esses teoremas são de fundamental importância em
simplificações de expressões booleanas
PROVA
1º Teorema de De Morgan A B  A.B  AB
0 0 1 1
 A.B   A  B 0 1 1 1
1 0 1 1
Extensão para N variáveis 1 1 0 0
 A.B.C  N   A  B  C   N
DIGITAL 65
Álgebra de Boole – Teoremas de De Morgan
A B
0 0 1 1
0 1 1 1
1 0 1 1
1 1 0 0
 A.B  AB
DIGITAL 66
2º Teorema de De Morgan
Trata-se de uma extensão ao primeiro teorema
Primeiro teorema  A.B   A  B

Podemos reescrevê-lo da seguinte maneira:
A.B  A  B 
onde A é o compremento de A e B é o compremento de B
DIGITAL 67
2º Teorema de De Morgan
Seja: A  X e B Y
então X .Y   X  Y 
Reescrevendo em termos de A e B temos
A.B   A  B  2º teorema
Extensão para N variáveis
 A  B  C    N   A.B .C  N
DIGITAL 68
Identidades Auxiliares
1) A  A.B  A
Provamos esta identidade utilizando a propriedade distributiva,
seguido da identidade (1+B)=1 do postulado da soma e, finalmente, a
identidade A.1=A do postulado da multiplicação
A1  B   A.1  A
DIGITAL 69
Identidades Auxiliares
2)  A  B  A  C   A  B.C
PROVA
 A  B  A  C 
 A. A  A.C  A.B  B.C Propriedade distributiva
 A  A.C  A.B  B.C Identidade A.A=A
 A1  B  C   B.C Propriedade distributiva
 A.1  B.C Identidades: 1+X=1 e A.1=A
 A  BC
DIGITAL 70
Álgebra de Boole – Identidades Auxiliares
2)  A  B  A  C   A  B.C
DIGITAL 71
𝑨 + 𝑨 .𝑩 = 𝑨 + 𝑩
𝑨 + 𝑩. 𝑨 pois, 𝑨 = 𝑨
Utilizemos apenas uma barra para facilitar os cálculos.
𝑨 + 𝑩. 𝑨
Chamemos A de X e 𝑩. 𝑨 de Y
Sabemos que 𝑿 + 𝒀 = 𝑿. 𝒀 , logo, temos que:
𝑨 . (𝑩 . 𝑨)
Sabemos que, 𝑿. 𝒀 = 𝑿 + 𝒀
Então temos, 𝑨 . (𝑨 + 𝑩)
Utilizando a segunda barra, teremos:
𝑨 . ( 𝑨 + 𝑩) pela propriedade distributiva....
𝑨 . 𝑨 + 𝑨. 𝑩 como 𝑨 . 𝑨= 0, sobra
𝑨. 𝑩 também, 𝑿. 𝒀 = 𝑿 + 𝒀 , como barrado inverte, então...
𝑨+𝑩
DIGITAL 72
𝑨 + 𝑨 .𝑩 = 𝑨 + 𝑩
DIGITAL 73
Simplificação de Expressões Booleanas
Seja a expressão booleana
S  ABC  AC  AB
Use a Álgebra de Boole para simplificá-la ao máximo.
S  ABC  C  B  Evidenciando A S  AY  Y 
S  ABC  C  B  Propriedade associativa
S  A BC  C  B  Aplicando XX

 

S  A BC  BC Aplicando o teorema de De Morgan
S  AY  Y  Fazendo Y Y  1
S  A.1 A.1  A
SA
DIGITAL 74
DIGITAL 75
DIGITAL 76
DIGITAL 77
DIGITAL 78
DIGITAL 79
DIGITAL 80
Equação da Soma de Produtos
Ex1: dada uma tabela verdade qualquer...
Equação da soma de produtos:
DIGITAL 81
Y=B.C.1+A.C.1+A.B.1
Y= B.C + A.C+ A.B.
DIGITAL
82
C B A Y SIMPLIFICAÇÃO POR ALGEBRA BOOLEANA EXEMPLO 1
0 0 0 0
0 0 1 0
0 1 0 0
0 1 1 1
1 0 0 0
1 0 1 0
1 1 0 1
1 1 1 1
DIGITAL 83
0 0 0 0
0 0 1 1
0 1 0 0
0 1 1 0
1 0 0 1
1 0 1 1
1 1 0 1
1 1 1 0
DIGITAL 84
0 0 0 1
0 0 1 1
0 1 0 0
0 1 1 1
1 0 0 1
1 0 1 0
1 1 0 1
1 1 1 1
DIGITAL 85
C B A Y
0 0 0 1 SIMPLIFICAÇÃO POR ALGEBRA BOOLEANA EXEMPLO 4
0 0 1 1
0 1 0 0
0 1 1 1
1 0 0 1
1 0 1 0
1 1 0 1
1 1 1 1
DIGITAL 86
DIGITAL 87
DIGITAL 88
DIGITAL 89
EXERCÍCIOS
DIGITAL 90
DIGITAL 91
DIGITAL 92
DIGITAL 93
DIGITAL 94
DIGITAL 95
DIGITAL 96
DIGITAL 97
DIGITAL 98
DIGITAL 99
DIGITAL 100
DIGITAL 101
DIGITAL 102
DIGITAL 103
DIGITAL 104
DIGITAL 105
DIGITAL 106
DIGITAL 107
DIGITAL 108
Pg 51
DIGITAL 109
Pg 53
DIGITAL 110
Pg 54
DIGITAL 111
Pg 54
DIGITAL 112
Pg 55
DIGITAL 113
Pg 56
DIGITAL 114
Pg 57
DIGITAL 115
DIGITAL 116
Pg 58
DIGITAL 117
Pg 64
DIGITAL 118
Pg 65
DIGITAL 119
Pg 65
DIGITAL 120
DIGITAL 121
Pg 71
Pg 100
DIGITAL 122
Pg 99
DIGITAL 123
Pg 100
DIGITAL 124
Pg 100
DIGITAL 125
Pg 101
DIGITAL 126
Pg 101
DIGITAL 127
DIGITAL 128
RESOLVA OS EXERCÍCIOS DO LIVRO IDOETA.
1.6.1 até1.6.16. Pgs 36, 37 e 38.
2.9.2 até 2.9.13. Pgs 82 até 85.
3.10.1 até 3.10.7. Pgs148 e 149.
3.10.9 até 3.10.13. Pgs149 até 151.
DIGITAL 129
TRABALHO DE DIGITAL
ENTREGA ATÉ DIA da prova
EMAIL = sergiofisico@gmail.com
- Multiplicação Binária
- Divisão Binária
- Circuitos Aritméticos
-Somador Completo em Cis
Circuitos Aritméticos
- Adição Binária
- Sistema Complemento de 2
- Adição e Subtração no Complemento de 2
DIGITAL 130
EXERCÍCIOS PROPOSTOS
2.9.2, 2.9.3, 2.9.4 , 2.9.5, 2.9.6, 2.9.7, 2.9.8, 2.9.9, 2.9.10, 2.9.12, 2.9.13
DIGITAL 131
DIGITAL 140
DIGITAL 172
DIGITAL 173
DIGITAL 174
Utilizando Mapas de Karnaugh
• Mapas de Karnaugh permitem a simplificação de circuitos
digitais de maneira mais rápida
• As informações para minimização são extraídas de tabelas
verdade
Mapa de karnaugh para duas variáveis

B B
A
A
DIGITAL 175
A B B B
0 0 A
A
0 1
1 0
1 1
Região A B
DIGITAL 176
A B B B
0 0 A
A
0 1
1 0
1 1
Região A B
DIGITAL 177
A B B B
0 0 A
A
0 1
1 0
1 1
Região AB
DIGITAL 178
A B B B
0 0 A
A
0 1
1 0
1 1
Região AB
DIGITAL 179
Exemplo
A B S
B B
0 0 0
A 0 1
0 1 1
A 1 1
1 0 1
1 1 1
DIGITAL 180
B B B B
A A
A=1 A=0
A A
B B B B
A A
B=1 B=0
A A
DIGITAL 181
Agrupamentos
Quadra Pares Termos isolados
B B B B B B B B
A 1 1 A 0 0 A A 0 1
1 0
A 1 1 A 1 1 A A 1 0
1 0
S 1 SA SB S  A B  AB
DIGITAL 182
Exemplo
A B S
B B
0 0 0
A 0 1
0 1 1
A 1 1 Par 1 região A
1 0 1
1 1 1 Par 2 região B
S  A  B
DIGITAL 183
DIGITAL 184
3 Variáveis Região A B C
0 0 0 0
B B
1 0 0 1
A 0 1 3 2 2 0 1 0
A 4 5 7 6 3 0 1 1
C C C 4 1 0 0
5 1 0 1
6 1 1 0
7 1 1 1
DIGITAL 185
DIGITAL 186
EXEMPLO 5
B B
A 1 1 1 0
A 0 1 1 1
C C C
DIGITAL 187
1 – SÓ SIMPLIFICA DE 1 , 2 , 4 OU 8 CÉLULAS TODOS OS
PARÂMETROS QUE
2 – NÃO SIMPLIFICA NA DIAGONAL
NÃO TROCAM,
3 – AS BORDAS SÃO INTERLIGADAS ESTES PERMANECEM
C C C C
Ā B
Ā B
A B
A B
D D D D
DIGITAL 188
Simplificação de Expressões Booleanas Utilizando
Mapas de Karnaugh
4 Variáveis
C C C C
Ā 0000 0001 0011 0010 B

Ā 0100 0101 0111 0110 B
A 1100 1101 1111 1110 B
A 1000 1001 1011 1010 B
D D D D
DIGITAL 189
Simplificação de Expressões Booleanas Utilizando
Mapas de Karnaugh
4 Variáveis
C C C C
Ā B
Ā B
A B
A B
D D D D
DIGITAL 190
DIGITAL 191
EXEMPLO 6
DIGITAL 192
EXEMPLO 6
DIGITAL 193
EXEMPLO 6
DIGITAL 194
EXEMPLO 6
DIGITAL 195
EXEMPLO 7
DIGITAL 196
EXEMPLO 8
DIGITAL 197
A B C D F
0 0 0 0 1
F=
0 0 0 1 0
0 0 1 0 1 1 0 0 1
EXEMPLO 9
0 0 1 1 0 1 1 1 1
0 1 0 0 1 1 0 0 0
0 1 0 1 1 1 0 0 1
0 1 1 0 1
0 1 1 1 1
1 0 0 0 1 F=
1 0 0 1 0
1 0 1 0 1
1 0 1 1 0
1 1 0 0 1
1 1 0 1 0
1 1 1 0 0
1 1 1 1 0 DIGITAL 198
A B C D F
C C
0 0 0 0 0
1
0 0 0 1 0
Ā 0 0 0 1
0 0 1 0 1
0 0 1 1 0 Ā 1 1 0 0 B
0 1 0 0 1
EXEMPLO 10 A 1 1 0 0 B
0 1 0 1 1
0 1 1 0 0 A 0 0 0 0
0 1 1 1 0 D D
1 0 0 0 0
1 0 0 1 0
1 0 1 0 0
1 0 1 1 0
1 1 0 0 1
1 1 0 1 1
1 1 1 0 0
1 1 1 1 0 DIGITAL 199
C C
EXEMPLO 11
Ā 1 1 1 0
Ā 0 1 1 1 B
A 0 1 1 0 B
A 1 1 1 0
D D
DIGITAL 200
A
Y= B C D F
0 0 0 0 1 EXEMPLO DE QUATRO VARIÁVEIS
C C
0 0 0 1 0
0 0 1 0 1 Ā 1 0 0 1
0 0 1 1 0 Ā 0 1 0 0 B
0 1 0 0 0 EXEMPLO 12 A 1 1 1 1 B
0 1 0 1 1 A 1 1 1 1
0 1 1 0 0 D D
0 1 1 1 0
1 0 0 0 1
1 0 0 1 1
1 0 1 0 1
1 0 1 1 1
1 1 0 0 1
1 1 0 1 1
1 1 1 0 1
1 1 1 1 1 DIGITAL 201
A B C D F
0 0 0 0 1 AGRUPANDO POR ZEROS
C C
0 0 0 1 0
0 0 1 0 1 Ā 1 0 0 1
0 0 1 1 1 Ā 0 1 0 0 B
EXEMPLO 13
0 1 0 0 0 A 1 1 1 1 B
0 1 0 1 1 A 1 1 1 1
0 1 1 0 0 D D
0 1 1 1 0
1 0 0 0 1
1 0 0 1 1
1 0 1 0 1
1 0 1 1 1
1 1 0 0 1
1 1 0 1 1
1 1 1 0 1
1 1 1 1 1 DIGITAL 202
A B C D S4 S3 S2 S1 S0
EXERCICIOS
0 0 0 0 1 0 0 0 0
0 0 0 1 0 1 0 0 1
0 0 1 0 1 1 1 0 0
0 0 1 1 0 1 1 0 0
0 1 0 0 0 0 1 0 1
0 1 0 1 1 1 0 1 1
0 1 1 0 0 0 1 1 0
0 1 1 1 0 1 0 1 0
1 0 0 0 1 1 1 1 1
1 0 0 1 0 1 1 0 1
1 0 1 0 1 0 0 1 1
1 0 1 1 0 1 0 0 0
1 1 0 0 1 1 1 1 0
1 1 0 1 1 1 1 1 1
1 1 1 0 1 0 0 1 1
1 1 1 1 1 1 0 0 1
DIGITAL 203
CONVERSOR BCD PARA SETE SEGMENTOS
Nº A B C D a b c d e f g
0 0 0 0 0
1 0 0 0 1
2 0 0 1 0
3 0 0 1 1
4 0 1 0 0
5 0 1 0 1
6 0 1 1 0
7 0 1 1 1
8 1 0 0 0
9 1 0 0 1
A 1 0 1 0
B 1 0 1 1
C 1 1 0 0
D 1 1 0 1
E 1 1 1 0
F 1 1 1 1
DIGITAL 204
CONVERSOR BCD PARA SETE SEGMENTOS
Nº A B C D a b c d e f g
0 0 0 0 0 1 1 1 1 1 1 0
1 0 0 0 1 0 1 1 0 0 0 0
2 0 0 1 0 1 1 0 1 1 0 1
3 0 0 1 1 1 1 1 1 0 0 1
4 0 1 0 0 0 1 1 0 0 1 1
5 0 1 0 1 1 0 1 1 0 1 1
6 0 1 1 0 1 0 1 1 1 1 1
7 0 1 1 1 1 1 1 0 0 0 0
8 1 0 0 0 1 1 1 1 1 1 1
9 1 0 0 1 1 1 1 1 0 1 1
A 1 0 1 0 1 1 1 0 1 1 1
B 1 0 1 1 0 0 1 1 1 1 1
C 1 1 0 0 0 0 0 1 1 0 1
D 1 1 0 1 0 1 1 1 1 0 1
E 1 1 1 0 1 0 0 1 1 1 1
F 1 1 1 1 1 0 0 0
DIGITAL
1 1 1
205
EXEMPLO 14
DIGITAL 206
EXEMPLO 14
DIGITAL 207
DIGITAL 208
DIGITAL 209
DIGITAL 210
DIGITAL 211
DIGITAL 212
DIGITAL 213
DIGITAL 214
DIGITAL 215
DIGITAL 216
DIGITAL 217
DIGITAL 218
EXEMPLO 15
DIGITAL 219
DIGITAL 220
MULTIPLEXADORES
E
DEMULTIPLEXADORES
MUX DEMUX
DIGITAL 221
DIGITAL 222
PROJETOS COM MULTIPLEXADORES
4 3 2 1 15 14 13 12
7
11
LED 1 CH1
10
LED 2 CH2
9 PINO 16 +VCC
LED 3 CH3
PINO 08 TERRA
5
LED 4
DIGITAL 223
MUX / DEMUX - 8 CANAIS ANALÓGICO
SAÍDA
DIGITAL 224
DIGITAL 225
DIGITAL 226
DIGITAL 227
DIGITAL 228
DIGITAL 229
DEMULTIPLEXADOR 1:8
DIGITAL 230
Transmissão de Informações
Byte a ser transmitido
b0 b0
b1 b1
b2 b6 b2
b3 b3
b4 Mux Demux b4
b5 b5
b6 b6
b7
1 1 0 1 1 0
DIGITAL 231
b0
b1
b2
b3
b4 Mux Demux
b5
b6
b7
A B C A B C
DIGITAL 232
b0
b1
b2
b3
b4 Mux Demux
b5
b6
b7
Contador Contador
DIGITAL 233
b0 b0
b1
b2 b0
b3
b4 Mux Demux
b5
b6
b7
0 0 0 0 0 0
DIGITAL 234
b0 b0
b1 b1
b2 b1
b3
b4 Mux Demux
b5
b6
b7
0 0 1 0 0 1
DIGITAL 235
b0 b0
b1 b1
b2 b2 b2
b3
b4 Mux Demux
b5
b6
b7
0 1 0 0 1 0
DIGITAL 236
b0 b0
b1 b1
b2 b3 b2
b3 b3
b4 Mux Demux
b5
b6
b7
0 1 1 0 1 1
DIGITAL 237
b0 b0
b1 b1
b2 b4 b2
b3 b3
b4 Mux Demux b4
b5
b6
b7
1 0 0 1 0 0
DIGITAL 238
b0 b0
b1 b1
b2 b5 b2
b3 b3
b4 Mux Demux b4
b5 b5
b6
b7
1 0 1 1 0 1
DIGITAL 239
b0 b0
b1 b1
b2 b6 b2
b3 b3
b4 Mux Demux b4
b5 b5
b6 b6
b7
1 1 0 1 1 0
DIGITAL 240
Byte a ser transmitido Byte recebido
b0 b0
b1 b1
b2 b7 b2
b3 b3
b4 Mux Demux b4
b5 b5
b6 b6
b7 b7
1 1 1 1 1 1
DIGITAL 241
DIGITAL 242
DIGITAL 243
DIGITAL 244
DIVISOR POR DÉCADA
DIGITAL 245
PINO 8 TERRA
PINO 16 +5V
CH1
CH2
DIGITAL 246
O Flip-flop é positivamente o dispositivo mais importante da Eletrônica Digital, usado
como componente de memórias, microprocessadores, contadores, registradores e
outros. Apresenta dois níveis de saída e permanece estável em qualquer um deles, até
que um sinal externo altere seu estado.
DIGITAL 247
FLIP - FLOP TIPO T ( TRIGGER):
Este é Flip-flop JK com a paticularidade de possuir as entradas JK curtocircuitadas,
logo quando J assumir valor 1, K também assumira o mesmo valor e quando J
assumir 0, K também o assumirá.
DIGITAL 248
DIGITAL 249
DIGITAL 250
(Lógica Sequencial)
(Flip-Flops)
Flip = atirar ao alto ou movimento rápido
Circuito assume estado lógico alto
Flop = queda brusca ou repentina
Circuito assume estado lógico baixo
DIGITAL 251
Flip-Flop
MULTIVIBRADORES BIESTÁVEIS (FLIP-FLOP)
1. INTRODUÇÃO
FLIP-FLOP é também chamado de multivibrador BIESTÁVEL, e como possui 2
estados de estabilidade, pode memorizar informações de 1 BIT.
O FLIP-FLOP (abreviado temos FF), são interligados para formar circuitos lógicos
para armazenamento, temporização, contagem e sequenciação.
O FLIP-FLOP pode ser classificado, do ponto de vista da função lógica, conforme
segue:
- FLIP-FLOP RS (FF - RS)
- FLIP-FLOP RST (FF - RST)
- FLIP-FLOP JK (FF - JK)
- FLIP-FLOP D (D - FF) (FF – D)
- FLIP-FLOP T (T - FF) (FF – T)
Estudaremos o funcionamento de cada um dos tipos mostrados acima.
DIGITAL 252
(a) A trepidação de um contato mecânico gera múltiplas transições
na tensão;
(b) latch NAND usado para eliminar as múltiplas transições na
tensão.
DIGITAL 253
R S Qn+1 /Qn+1
0 0 1 1
FLIP FLOP RS 0 1 0 1
1 0 1 0
PINO 14=+VCC 1 1 Qn /Qn
PINO 7 = 0V R = S =0 PROIBIDO
10K 0
S LED A
0 1
1
0
R LED B
1
10K
DIGITAL Se R e S = 1 o FF não se altera254
R S Qn+1 /Qn+1
0 0 1 1
0 1 0 1
FLIP FLOP RS 1 0 1 0
1 1 Qn /Qn
PINO 14=+VCC
PINO 7 = 0V
1
1
1
1 0
0
1
1 0
0
1

R S Qn+1 /Qn+1
0 0 1 1
FLIP FLOP RS 0
1
1
0
0
1
1
0
PINO 14=+VCC 1 1 Qn /Qn
PINO 7 = 0V
10K
1 0 LED A
0
1
0 1
0 0
1
1
0 LED B
10K

Flip-Flop RS básico (Assíncrono)
São construídos a partir de portas que tem a
seguinte configuração:
S Q
Q‟
R
A realimentação mostra que o novo estado

na saída depende do estado anterior que
está injetado na entrada.
DIGITAL 257
Tabela da verdade Resumindo:
S R QA Q
0 0 0 0 S R Q
Q = QA
0 0 1 1 0 0 QA
Q = QA
0 1 0 0 0 1 0
Q=0
0 1 1 0 1 0 1
Q=0
1 0 0 1 1 1 X
Q=1
1 0 1 1
Q=1
1 1 0 X
não permitido
1 1 1 X
não permitido
DIGITAL 258
S Q S R Q
0 0 QA
Q‟
0 1 0
R
1 0 1
Desvantagens 1 1 X
As saídas mudam imediatamente após as entradas mudarem. Isto é
um problema lógico, pois as mudanças de dados nas células
serão casuais, não sendo possível controlar a operação.
A solução é FF RS Síncrono.
Quando as entradas estão em nível alto as saídas serão indefinidas
Este problema será resolvido com um FF JK
DIGITAL 259
DIGITAL 260
Flip-Flops RS Síncrono
Tem como característica um terceira entrada denominada pulso de controle
(clock ou CK) agregada a um estágio de entrada adicional.
O clock faz o flip-flop RS atualizar seus estados.
DIGITAL 261
DIGITAL 262
DIGITAL 263
Com o clock em nível zero (CK=0), as saídas
anteriores são mantidas.
Com o clock em nível um (CK=1), o flip-flop RS
síncrono opera como um flip-flop RS básico.
„ „
FlipFlop RS Sinc
R Q
CK
S Q’
DIGITAL 264
FLIP- FLOP JK
Devido ao fato do FLIP-FLOP JK possuir todas as
funções dos outros FLIP-FLOPS é chamado, também
de Rei dos FLIP-FLOPS, e diz-se que sua
denominação provém do J de Jack (forma popular de
JOHN ou JACOB - homem) e K de KING (Rei).
O FLIP-FLOP, normalmente comercializado é o tipo
TRIGGER EDGE NEGATIVO que funciona na descida
do pulso de Clock. Os que funcionam na subida do
pulso de Clock é chamado de TRIGGER EDGE
POSITIVO.
A figura abaixo apresenta o diagrama de tempo do
FLIP-FLOP JK do tipo TRIGGER EDGE NEGATIVO.
DIGITAL 265
Flip-Flop JK
Tipo de flip-flop RS aprimorado, onde o erro lógico
foi eliminado.
J
Q
clk
K Q‟
DIGITAL 266
Flip-Flop JK
Tabela da Verdade
J K QA Q‟A S R Qf
0 0 0 1 0 0 QA
0 0 1 0 0 0 QA QA
0 1 0 1 0 0 QA
0 1 1 0 0 1 0 =0
0
1 0 0 1 1 0 1
1 0 1 0 0 0 QA
1
1 1 0 1 1 0 1 =1
1 1 1 0 0 1 0 = Q‟A
Q‟A
= Q‟A
DIGITAL 267
Flip-Flop JK
Obs: Para J=K=1 Tabela JK Simplificada
Para obter a última opção da

tabela da verdade é necessário
que os atrasos das portas
sejam convenientes, caso
Q‟A
contrário pode haver
oscilação das saídas.
O problema é totalmente QA
resolvido com FF JK mestre

escravo.
DIGITAL 268
Flip-Flop Mestre-Escravo
Possui este nome devido aos dois blocos internos com os quais
ele é formado
Estes dois blocos representam dois circuitos separados de latch.
O latch mestre é utilizado para aceitar a entrada do bit de dado A
no flip-flop
O valor de A é armazenado no mestre e, então, transferido para
o escravo em um tempo posterior.
Ambas as entradas são sincronizadas pelo sinal de clock
Mestre ativo
Escravo ativo
A Mestre A Q B A Escravo Q=A

(Ativo) Escravo Mestre (Ativo)
269
Flip-Flop JK Mestre-Escravo
Para eliminar a oscilação do flip-flop JK, foram combinados dois flip-flops RS como no
circuito a seguir, denominado flip-flop JK Master-Slave (Mestre-Escravo).
DIGITAL 270
CONTADOR SIMPLES
DIGITAL 271
DIGITAL 272
Quando o clock for „0‟ o circuito de entrada está inativo, logo as
entradas do escravo não serão alteradas e a saída do flip-flop
JK – MS não será alterada.
Quando o clock for „1‟ o mestre operará como um flip-flop JK
normal, mas o escravo estará inativo e as saídas não serão
alteradas.
Quando o clock voltar para o nível „0‟ o circuito mestre para de
funcionar. O circuito escravo volta a funcionar (habilitado) e
as saídas do mestre no instante que o clock volta a zero são
transferidas para o escravo.
Isto é muito interessante porque não vai haver mais que uma
mudança na saída do flip-flop JK mestre-escravo por ciclo de
clock.
DIGITAL 273
Tabela da verdade:
Note que este é um circuito
sensível à descida do
J K Q clock. Para continuarmos
0 0 QA um que seja sensível à
0 1 0 subida do clock, basta
1 0 1 colocarmos um inversor na
entrada do clock.
1 1 Q‟A
DIGITAL 274
Com entrada Preset e Clear
C P Q
L R
0 0 Não permitido
0 1 0
1 0 1
1 1 Funcionamento
normal
DIGITAL 275
Tabela da verdade:
CL PR Q
0 0 Não permitido
0 1 0
1 0 1
1 1 Funcionamento
normal
DIGITAL 276
FLIP–FLOP D ou LATCH
Este FF tem em relação aos anteriores a vantagem de eliminar o estado indeterminado. Isso
consegue-se ligando as entradas RS a uma única entrada D (DATA). A qual é aplicada
directamente numa das gates e inversamente na outra.
Este FF, além da vantagem acima descrita em relação às anteriores, dá-nos oportunidade de
avançar para outros processos, utilizando mais algumas alterações em relação ao esquema
básico, com o objectivo de eliminar alguns inconvenientes que ainda subsistem neste tipo.
ENTRADAS SAÍDAS
D
Data Clock Q Q
0 0 Não Muda
Ck
0 1 0
Q
1 0 Não Muda
1 1 1
DIGITAL 277
DIGITAL 278
Flip-Flop D (JK tipo D)
A partir de um flip-flop JK, podemos construir

um tipo particular de flip-flop através da
conexão ilustrada abaixo, obtendo um flip-flop
tipo D.
DIGITAL 279
FLIP–FLOP T ou TOGGLE
Funcionamento:
Inicialmente o FF está no estado Reset (Q=0 e ~Ǭ=1).
Ao aplicamos um impulso 1 à entrada T, a porta NAND A abre, dando uma saída 0.
Após um certo atraso o FF é ativado e passa ao estado Set.
A gate B fica preparada a atuar após a recepção do próximo impulso que conduzirá à situação
inicial, ou seja, Reset.
Aplicação:
A saída deste FF pode servir para contar impulsos ou servir como divisor (scaler), na medida em
que são necessários 2 impulsos de entrada para 1 impulso de saída (T2=2T1). Pode servir também
como contador binário pois a sua saída é alternadamente 0, 1, 0, 1, 0, 1,...
T1
S
Q
B B B B
T
R Q
T2
DIGITAL 280
Flip-Flop T (JK tipo T)
A partir de um flip-flop JK, podemos
construir um outro tipo particular de flip-
flop através da união de suas entradas J e
K (ilustrada abaixo), obtendo um flip-flop
tipo T.
DIGITAL 281
Aplicações dos Flip-Flops
Com a utilização dos flip-flops, podemo
construir circuitos:
divisores de freqüência;
registradores de deslocamento unidirecionais e
bidirecionais e
contadores assíncronos e síncronos.
Comercialmente temos os CIs:
TTL 7476 (dual JK FF /sensível a borda 1->0)
CMOS 4027 (dual JK FF/sensível a borda 0->1)
DIGITAL 282
DIGITAL 283
FLIP-FLOP JK COM PRESET E CLEAR
DIGITAL 284
DIGITAL 285
FLIP-FLOP JK ( terminais )
DIGITAL 286
DIGITAL
Prof.: Sérgio
287
DIGITAL 288
DIGITAL 289
DIGITAL 290
DIGITAL 291
CONTADOR CRESCENTE E
DECRESCENTE
PINO 05 = +5V
PINO 13=0V
DIGITAL 292
CONTADOR CRESCENTE
PINO 05 = +5V
PINO 13=0V
DIGITAL 293
CRESCENTE
CONTADOR DECRESCENTE
PINO 05 = +5V
PINO 13=0V
DIGITAL 294
DIGITAL 295
DIGITAL 296
Contador Assíncrono Crescente
1
Funcionamento do Pulso
0
Cinco pulsos
Conclusão: a cada pulso o clock baixa uma

DIGITAL 297
Contador Assíncrono e Síncrono
Assíncrono: todos os flip-flops tem clocks
diferentes.
Síncrono: todos os flip-flops tem o mesmo

clock.
DIGITAL 298
0 0 0 0
0
DIGITAL 299
1 0 0 0
Pulso 1
DIGITAL 300
0 1 0 0
Pulso 2
DIGITAL 301
1 1 0 0
Pulso 3
DIGITAL 302
0 0 1 0
Pulso 4
DIGITAL 303
1 0 1 0
Pulso 5
DIGITAL 304
0 1 1 0
Pulso 6
DIGITAL 305
1 1 1 0
Pulso 7
DIGITAL 306
0 0 0 1
Pulso 8
DIGITAL 307
1 0 0 1
Pulso 9
DIGITAL 308
0 1 0 1
Pulso 10
DIGITAL 309
1 1 0 1
Pulso 11
DIGITAL 310
0 0 1 1
Pulso 12
DIGITAL 311
1 0 1 1
Pulso 13
DIGITAL 312
0 1 1 1
Pulso 14
DIGITAL 313
1 1 1 1
Pulso 15
DIGITAL 314
0 0 0 0
Pulso 16
DIGITAL 315
Pulso Q3 Q2 Q1 Q0
0 0 0 .0
1o 0 0 0 1
2o 0 0 1 0
3o 0 0 1 1
4o 0 1 0 0
5o 0 1 0 1
6o 0 1 1 0
7o 0 1 1 1
8o 1 0 0 0
9o 1 0 0 1
10o 1 0 1 0
11o 1 0 1 1
12o 1 1 0 0
13o 1 1 0 1
14o 1 1 1 0
15o 1 1 1 1
16o 0 0 0 .0
DIGITAL 316
Contador Assíncrono Decrescente
DIGITAL 317
Contador Assíncrono Crescente de 0 a n
13
1 0 1 1
DIGITAL 318
Exercício
1 0 0
DIGITAL 319
DIGITAL 320
CONTADORES ASSÍNCRONOS
Contadores Assíncronos de modulo 2n
Um contador de ‘n’ bits é composto pelo arranjo de ‘n’ flip-flops

(FFs) que avançam de um estado* para outro em resposta a um
evento (borda de subida ou de descida do sinal de cadenciamento.:
clock).
O número de estados pelos quais o contador passa antes de
retornar à condição inicial é chamado módulo (ou modo) do
contador. Um contador implementado com ‘n’ flip-flops pode ter, no
máximo módulo 2n mas, se desejarmos, podemos fazer com que o
contador não passe por todos os estado possíveis. Neste caso, o
módulo seria menor que 2n.
Os contadores assíncronos são de implementação muito simples e,
as versões que têm ciclo de contagem de 2n estados, não
necessitam de nenhum outro circuito lógico além dos próprios flip-
flops.
DIGITAL 321
Os CIs 7490 e 7493.
O CI 7490 é, na verdade um arranjo de dois estágios. O primeiro
implementa a divisão por 2 e tem como entrada de clock o pino CP0 e a
saída é o pino Q0 . O segundo estágio implementa a divisão por 5 e tem
como entrada de clock o pino CP1 e as saídas são os pinos Q1Q2 Q3 .
DIGITAL 322
DIGITAL 323
CH1
RESET
DIGITAL 324
7492
Pode-se trabalhar com os estágios separadamente ou interligados que nos
leva a ter um divisor por 10. Já o chip 7493 tem um divisor por 6 como
segundo estágio.
DIGITAL 325
7493
Pode-se trabalhar com os estágios separadamente ou interligados que nos
leva a ter um divisor por 10. Já o chip 7493 tem um divisor por 8 como
segundo estágio.
DIGITAL 326
DIGITAL 327
DIGITAL 328
DIGITAL 329
DIGITAL 330
DIGITAL 331
DIGITAL 332
D
E
C
O
F
I
C
A
D
O
R
DIGITAL
E
333
74LS47
BCD to 7-Segment Decoder/Driver with
Open-Collector Outputs
DIGITAL 334
7446 e 7447 7448 e 4511
DECODIFICADORES BCD para SETE SEGMENTOS
DIGITAL 335
DECODIFICADOR DE SETE SEGMENTOS EM ANODO COMUM
DIGITAL 336
DIGITAL 337
DIGITAL 338
DIGITAL 339
CD4511BM/CD4511BC BCD-to-7 Segment
Latch/Decoder/Driver
DIGITAL 340
DIGITAL 341
DIGITAL 342
DIGITAL 343
+
+
DIGITAL 344
+ + + +
CH1 ou
1HZ ou
CLOCK
RESET DIGITAL 345
DIGITAL 346
DIGITAL 347
DIGITAL 348
DIGITAL 349
DIGITAL 350
SUPRESSÃO DE ZEROS
VÍRGULA
DIGITAL 351
DIGITAL 352
D
I
S
P
A
Y
DIGITAL 353
TESTE DE DISPLAY
ANÔDO COMUM CATÔDO COMUM
DIGITAL 354
DIGITAL 355
DIGITAL 356
DIGITAL 357
DIGITAL 358
DIGITAL 359
DIGITAL 360
TERRA
UNIDADE
TERRA
DEZENA
DIGITAL 361
16 8
16 8
16 8
DIGITAL 362
DIGITAL 363
CD4543
DIGITAL 364
DIGITAL 365
CATODO COMUM ANODO COMUM CRISTAL LÍQUIDO
DIGITAL 366
DIGITAL 367
DIGITAL 368
DIGITAL 369
DIGITAL 370
CONTADOR PROGRAMÁVEL
UP/ DW
DIGITAL 371
CONTADOR UP/DW PRESETAVEL
DIGITAL 372
DIGITAL 373
+5V CONTA UP
0V CONTA DOWN
E DISPLAY
DECODIFICADOR
PRESETAVEL COM
CONTADOR UP/DW
RESISTORES DE 1K
DIGITAL
RESET=0 CONTA
TERRA
RESET =1 ZERA
LO=0 LEITURA
TERRA
LO=1 CONTA
TERRA
374
DIGITAL 375
TERRA TERRA TERRA TERRA
DIGITAL 376
CONTADOR UP/DW PRESETAVEL
DIGITAL 377
DIGITAL 378
DIGITAL 379
DIGITAL 380
DIGITAL 381
DIGITAL 382
DIGITAL 383
DIGITAL 384
DIGITAL 385
DIGITAL 386
DIGITAL 387
DIGITAL 388
Trabalho sobre Memórias.
Contendo:
1- Terminologia
2- Memória apenas de Leitura (ROM)
3- Memória Flash
4- Memória de Acesso Aleatório (RAM)
Prazo de entrega: 01-07-2016.
DIGITAL 389
DIGITAL 390
UNIPOLAR
DIGITAL 417
Registradores
 São dispositivos que armazenam vetores de diferentes
dimensões. Estas informações são armazenadas no
registrador mediante um sinal de carga externo de carga ( ), e
podem ser usadas por outras partes do circuito. 
 Os elementos ou células básicas que compõem os
registradores são Latches ou Flip-Flops.
 Os registradores podem armazenar dados e também deslocá-
los para a direita ou para a esquerda. Registradores que permitem
deslocamento de seus dados são denominados Registradores de
Deslocamento (Shift-Register).
• Desloca para a direita
• Desloca para a esquerda
DIGITAL 418
Registradores - (transferência paralela)
- Quando o pulso  é aplicado a entrada Clk(clock)
a entrada é carregada no registrador.
- O sinal de entrada D0-D3 deve permanecer

inalterado durante a transação.
- Quando desejamos implementar operações com

registradores devemos levar em conta o funciona-
mento dos Flip-flops que compõem os registradores.
Exemplo:
E
N
an a2 a1
T
R
A Sn Rn S2 R2 S1 R1
D  Qn Qn Qn Qn
Qn Qn
A
xn xn x2 x 2 x1 x1
Pulso 
DIGITAL 419
Registradores - Exemplo
+ Registrador de 4-bits construídos a partir de
Flip-Flops tipo D com Relógio(clock) e reset
comuns.
Componente comercial
171
Q3 9
12 CLK
Q3 10
13 CLR
Q2 7
Q2 6
11 D3 Q1 2
5 D2 Q1 3
4 D1 Q0 1
14 D0 Q0 15
TTL 74171
DIGITAL 420
Registrador de deslocamento - Shift Register
Entrada Serial vs. Paralela

Saída Serial vs. Paralela
Direção de deslocamento:Esquerda vs. Direita
Entradas Seriais LSI (Left Serail Input)

RSI(Right Serial Input)
Entradas Paralelas: D, C, B, A
Saídas Paralelas: QD, QC, QB, QA
Sinal de Clear
Dispositivo trigado na subida do relógio
74194 S1,S0 determina a função de deslocamento

S1 = 1, S0 = 1: Carrega na subida do relógio
- Carga síncrona
S1 = 1, S0 = 0: Desloca para Esquerda na
subida do relógio
- LSI substitui o elemento D
S1 = 0, S0 = 1: Desloca para Direita na
74194 4-bit Universal subida do relógio
Shift Register - RSI substitui o elemento A
S1 = 0, S0 = 0: Preserva os valores
DIGITAL 421
Aplicação de Registrador de Deslocamento
Conversão Paralelo <=> Serial
Sender Receiver
S1 S1
S0 194 S0 194
LSI LSI
D7 D QD D QD D7
D6 C QC C QC D6
D5 B QB B QB D5
D4 A QA A QA D4
RSI RSI
Clock CLK
CLK
Entradas CLR CLR Saídas
Paralelas Paralelas
S1 S1
S0 194 S0 194
LSI LSI
D3 D QD D QD D3
D2 C QC C QC D2
D1 B QB B QB D1
D0 A QA A QA D0
RSI RSI
CLK CLK
CLR CLR
Transmissão
Serial
DIGITAL 422
Registrador de deslocamento - Shift Register
Entradas Seriais LSI (Left Serail Input)
RSI(Right Serial Input)
Entradas Paralelas: D, C, B, A
Entrada Serial vs. Paralela Saídas Paralelas: QD, QC, QB, QA
Saída Serial vs. Paralela Sinal de Clear
Direção de deslocamento:Esquerda vs. Dispositivo trigado na subida do relógio
Direita
S1,S0 determina a função de
deslocamento
S1 = 1, S0 = 1: Carrega na subida do
relógio
- Carga síncrona
S1 = 1, S0 = 0: Desloca para Esquerda
74194 na
subida do relógio
- LSI substitui o
elemento D
S1 = 0, S0 = 1: Desloca para Direita na
subida do relógio
74194 4-bit Universal - RSI substitui o
Shift Register elemento A
S1 = 0, S0 = 0: Preserva os valores
DIGITAL 423
Aplicação de Registrador de Deslocamento
Conversão Paralelo <=> Serial
Sender Receiver
S1 S1
S0 194 S0 194
LSI LSI
D7 D QD D QD D7
D6 C QC C QC D6
D5 B QB B QB D5
D4 A QA A QA D4
RSI RSI
Clock CLK
CLK
Entradas CLR CLR Saídas
Paralelas Paralelas
S1 S1
S0 194 S0 194
LSI LSI
D3 D QD D QD D3
D2 C QC C QC D2
D1 B QB B QB D1
D0 A QA A QA D0
RSI RSI
CLK CLK
CLR CLR
Transmissão
Serial
DIGITAL 424
74194
DIGITAL 425
DIGITAL 426
74194
DIGITAL 427
DIGITAL 428
DIGITAL 429
D
G
DIGITAL 430
S
DIGITAL 431
DIGITAL 432
DIGITAL 433
DIGITAL 434
DIGITAL 435
DIGITAL 436
DIGITAL 437
PINO 8 TERRA
PINO 16 +5V
CH1
CH2
DIGITAL 438
DIGITAL 439
CONVERSORES A/D
DIGITAL 440
CONVERSOR ANALÓGICO DIGITAL
DIGITAL 441
DIGITAL 442
DIGITAL 443
DIGITAL 444
Characteristic of 4-Bit DAC
8
Analog Output (V)
7
6
5
4
3
2
1
0
0 2 4 6 8 10 12 14 16
0000
0001 1000 1111
0100
Digital Input
DIGITAL 445
DIGITAL 446
DIGITAL 447
Resolução de um conversor AD ou DA
• A resolução do conversor determina o menor passo que pode

ser discriminado, ou seja, é igual ao valor de amplitude do LSB.
• Exemplo:
Dado um conversor AD de 8 bits, fundo de escala 5V, qual a sua resolução ?
VFS
VLSB  N
2
 5 / 28  5 / 256  0,0195  19,5mV
DIGITAL 448
Resolução de um conversor AD ou DA
• Exercício:
Dado os conversores AD de N bits a seguir, fundo de
escala 5V, determinar a sua resolução.
VFS
VLSB  N
2 N Resolução
8 19,5 mV
10 4,88 mV
12 1,22 mV
16 76,3 V
20 4,77 V
24 0,30 V
DIGITAL 449
Conversão Digital Analógica (D/A)
Conversor digital-analógico de 4 bits

VREF é utilizada para determinar a “saída de fundo
de escala” ou o máximo valor que o conversor D/A
pode produzir. Equacionando temos:
Saída Analógica = K * Entrada Digital
onde K = fator de proporcionalidade, normalmente é

constante para um conversor D/A em particular
conectado a uma tensão de referência fixa. Para o
exemplo acima:
DIGITAL 450
Resolução (Tamanho do Degrau)
É a menor alteração que pode ocorrer na saída analógica como resultado de uma
mudança na entrada digital. Para o exemplo anterior, a
resolução é igual a 1V.
onde:
AFS = Saída de fundo de escala
N = número de bits
Resolução do conversor digital-analógico

DIGITAL
de 4 bits 451
DIGITAL 452
Conversor D/A com Amplificador Operacional
Conversor digital-analógico de 4 bits usando amplificador operacional
DIGITAL 453
Conversão Analógico-Digital
Um conversor A/D recebe uma tensão analógica de entrada e depois de um certo tempo
produz um código digital de saída que representa a entrada analógica. Muitos tipos
importantes de conversores A/D possuem um conversor D/A como parte de seus circuitos.
A fig. mostra o esquema básico de um tipo de conversor A/D.
Funcionamento:
1) Um pulso START inicia a operação;
2) Numa taxa determinada pelo CLOCK, a unidade de controle modifica o valor armazenado no
registrador;
3) O valor binário armazenado no registrador é convertido para uma tensão analógica, Vax, pelo
conversor D/A;
4) O amplificador operacional compara Vax com a entrada analógica Va. Se Vax < Va, a saída do
comparador fica em ALTO. Quando Vax > Va (por, no mínimo, uma tensão limiar Vt), a saída do
comparador vai para BAIXO e pára o processo de modificar o número no registrador. Neste ponto Vax ≅
Va, dentro da resolução e precisão do sistema;
DIGITAL 454
5) A lógica de controle sinaliza o fim da conversão (EOC).
Conversor A/D de Rampa Digital
O conversor A/D de rampa digital utiliza um contador como registrador e um sinal
de clock incrementa esse contador até que Vax ≥ Va. A figura seguinte mostra o
funcionamento desse tipo de conversor A/D:
DIGITAL 455
Conversor A/D de Aproximações Sucessivas
Este conversor é um dos tipos mais usados, principalmente porque o tempo de conversão é
muito menor que o tempo do conversor A/D de rampa.
Além disso, esse tempo é fixo e não depende da entrada analógica.
A principal diferença desse conversor para o conversor A/D de rampa é que o

conversor de aproximação sucessiva não usa contador e sim um registrador
onde cada bit é modificado até que o dado contido no registrador seja o
DIGITAL 456
equivalente digital da entrada analógica.
Seqüência
A lógica de controle limpa todos os bits no registrador (0000). Com isso, Vax = 0 e então a saída do
comparador está em ALTO. O bit mais significativo é colocado em 1 pela lógica de controle (1000). Esse
código produz Vax = 8V. Como Vax < Va, então a saída do comparador continua em ALTO. Este nível alto
informa para a lógica de controle que o ajuste desse bit (MSB) não fez Vax exceder Va e portanto esse bit
deve ser mantido em 1. Agora o próximo bit é colocado em 1 (1100). Isso gera Vax = 12V e torna Vax > Va.
A saída do comparador vai para BAIXO e esso sinaliza para a lógica de controle que o valor Vax é muito
grande e então a lógica de controle coloca esse bit em 0. Assim o conteúdo do registrador volta a 1000 e
Vax = 8V. O próximo bit é colocado em 1 (1010) e Vax vai para 10V. Então Vax < Va, resultando nível ALTO
na saída do comparador, sinalizando para a lógica de controle para manter esse bit em 1.O último bit é
colocado em 1 (1011) gerando Vax = 11V. Como Vax >Va, a lógica de controle coloca esse bit em 0. Nesse
instante, todos
os bits foram testados e o resultado está no registrador. Esse conversor gera um equivalente digital igual
a 10V, menor que a tensão analógica de entrada.
DIGITAL 457
Conversor A/D Flash
É o conversor A/D de maior velocidade mas requer um número muito maior de
circuitos. Por exemplo, um conversor A/D flash de 6 bits necessita de 63
comparadores analógicos enquanto uma unidade com 8 bits necessita de 255.
DIGITAL 458
Os resistores formam um divisor de tensão que serão utilizadas como
referência para os comparadores analógicos. Se a tensão analógica Va for maior
que a tensão de referência dos comparadores, estes irão para nível BAIXO e a
lógica de prioridade gerará o código correspondente.
Para aumentar a resolução teríamos que aumentar o número de resistores e
consequentemente dos comparadores e o tamanho do codificador de prioridade.
De um modo geral, o conversor flash é o mais rápido porque a conversão é direta
mas necessita de 2N-1 comparadores e 2N resistores, além da lógica do
codificador de prioridade aumentar.
DIGITAL 459
DIGITAL 460
CA 3162
DIGITAL 461
DIGITAL 462
DIGITAL 463
DIGITAL 464
DIGITAL 465
DIGITAL 466
DIGITAL 467
ADC de Aproximações Sucessivas
DIGITAL 468
ADC de Rampa Digital
DIGITAL 469
ADC0803, ADC0804
DIGITAL 470
DIGITAL 471
DIGITAL 472
DIGITAL 473
DIGITAL 474
DIGITAL 475
DIGITAL 476
DIGITAL 477
DIGITAL 478
DIGITAL 479
DIGITAL 480
DIGITAL 481
DIGITAL 482
DIGITAL 483
DIGITAL 484
DIGITAL 485
DIGITAL 486
DIGITAL 487
DIGITAL 488
DIGITAL 489
DIGITAL 490
DIGITAL 491
DIGITAL 492
DIGITAL 493
DIGITAL 494
DIGITAL 495
DIGITAL 496
DIGITAL 497
DIGITAL 498
DIGITAL 499
DIGITAL 500
DIGITAL 501
DIGITAL 502
DIGITAL 503
DIGITAL 504
DIGITAL 505
DIGITAL 506
DIGITAL 507
DIGITAL 508
DIGITAL 509
DIGITAL 510
DIGITAL
511
DIGITAL 512
DIGITAL 513
DIGITAL 514
DIGITAL 515
DIGITAL 516
EXEMPLO= R1 = 470 kW, RT = 10 kW, and CT = 10 nF = 0.01 µF.
FAÇA COM C=0,1uF DIGITAL 517

DIGITAL 518
DIGITAL 519
DIGITAL 520
DIGITAL 521
DIGITAL 522
DIGITAL 523
DIGITAL 524
DIGITAL 525
OSCILADOR 555
OSCILADOR MONOESTÁV
8
4
R
5
6
3
2
C 7
TEMPORIZADORT = 1,1 R C
OSCILADOR ASTÁVEL
R1
R2
T2 = 0,693 R2 C T1 = 0,693 ( R2 + R1 ) C
T2 = TEMPO BAIXO T1 = TEMPO ALTO

http://jorgefloresvergaray.blogspot.com.br/2008/06/las-formas-de-onda-de-un-astable-
con-el.html
A forma de onda de saída do temporizador pode ser
alterado através da modulação da tensão de comando
aplicada ao pino 5 do temporizador. A figura 9. ilustra o
circuito de modulação por largura de pulso . Quando o
trem de pulsos contínuo de disparo é aplicada no modo
monoestável , a largura da saída do temporizador é
modulada de acordo com a o sinal aplicado ao terminal
de controle. Uma onda senoidal , bem como outras
formas de onda pode ser aplicado ao pino 5 para
funcionar como controle. A Figura 10 mostra um exemplo
de forma de onda de modulação por largura de pulso.
DIGITAL 555
DIGITAL 556
GERADOR DE CLOCK
DIGITAL 557
DIGITAL 558
DIGITAL 559
DIGITAL 560
DIGITAL 561
DIGITAL 562
DIGITAL 563
DIGITAL 564
DIGITAL 565
DIGITAL 566
DIGITAL 567
DIGITAL 568
DIGITAL 569
DIGITAL 570
DIGITAL 571
DIGITAL 572
DIGITAL 573
DIGITAL 574
DIGITAL 575
DIGITAL 576
DIGITAL 577
32 nm
DIGITAL 578
32nm INTEL
DIGITAL 579
DIGITAL 580
32 nm
DIGITAL 581
DIGITAL 582
DIGITAL 583
DIGITAL 584
DIGITAL 585
DIGITAL 586
DIGITAL 587
DIGITAL 588
DIGITAL 589
DIGITAL 590
DIGITAL 591
DIGITAL 592
DIGITAL 593
DIGITAL 594
DIGITAL 595
DIGITAL 596
DIGITAL 597
DIGITAL 598
DIGITAL 599
DIGITAL 600
DIGITAL 601
DIGITAL 602
DIGITAL 603
DIGITAL 604
DIGITAL 605
DIGITAL 606
DIGITAL 607
DIGITAL 608
DIGITAL 609
DIGITAL 610
DIGITAL 611
DIGITAL 612
DIGITAL 613
DIGITAL 614
DIGITAL 615
Tranca Digital de Oito Dígitos
Este aparelho pode ser usado em diversos fins, como: tranca para cofres,
portas, alarme, ou qualquer outra finalidade. O projeto é simples e pose
ser montado nas costas de um teclado telefônico que não esteja em uso.
Sua alimentação deve ser de 5V, os botões podem ser qualquer um NA.
Caso o leitor não queira os oito dígitos, basta ligar o pino correspondente
do CI 7430, dos últimos dígitos, (os retirados ), em +vcc, e ligar os
botões em paralelo ao B9. Pôr exemplo: para 6 dígitos, ligar B7 e B8 em
paralelo ao B9, ligar os pinos 5 e 11 do CI 7430 ao +vcc. Não esqueça de
retirar a etapa intermediária entre o botão e o CI 7430.
Os demais botões devem ser ligados em paralelo ao B9, pois esse é um
botão reset.
ESTE CIRCUITO É PARA PESSOAS Q JÁ TEM EXPERIÊNCIA EM
ELETRONICA E DEVE SER SEGUIDO CONFORME O DESENHO,
E A LISTA DE MATERIAL FICA POR CONTA DO LEITOR, QUE
COMO EU JÁ DISSE DEVE SER EXPERIENTE.
DIGITAL 616
DIGITAL 617
DIGITAL 618
DIGITAL 619
DIGITAL 620
DIGITAL 621
DIGITAL 622
DIGITAL 623
DIGITAL 624
TERMÔMETRO
DIGITAL 625
DIGITAL 626
DIGITAL 627
DIGITAL 628
DIGITAL 629
DIGITAL 630
DIGITAL 631

Apost Elet Digital-19

Caricato da

Informazioni sul documento

Copyright

Formati disponibili

Condividi questo documento

Condividi o incorpora il documento

Opzioni di condivisione

Hai trovato utile questo documento?

Questo contenuto è inappropriato?

Copyright:

Formati disponibili

Apost Elet Digital-19

Caricato da

Copyright:

Formati disponibili

Eletrônica Digital

VERSÃO 12 Prof. Sérgio Carlos da Silva

Prof. Sérgio Carlos da Silva

1- Transformar para o sistema decimal.

2- Transformar para o sistema decimal com 5 casas decimais.

4- Transformar para o sistema binário.

6- Transformar para o sistema Hexadecimal.

Adição no sistema binário:

Obedece a seguinte tabela :

b) 11001 b + 1011 b = 100100 b

10010 b – 10001 b = 00001 b

Resolva as seguintes subtrações binárias:

1111111 b - 111111 b = _________________

Respostas: 1000000 b ; 100110 b ; 10000 b

Lei de Moore para chips de CPU (Intel).

Lei de Moore para chips de CPU (Intel).

Família Lógica CMOS

MSI (Medium Scale Integration) – Integração em média escala: Corresponde aos CI

 Para sermos capazes de simplificar circuitos digitais, temos que

 A Álgebra de Boole apresenta postulados, propriedades, teoremas

 A Álgebra de Boole também apresenta todos os fundamentos da

 A Álgebra de Boole, portanto, trabalha com variáveis e expressões

George Simon Boole

Símbolo Expressão da função Tabela da verdade

O nível lógico da saída (S) é a negação do nível lógico da entrada (A).

Quando as duas entradas (A e B) são zero (interruptores

A porta lógica NOR é uma porta lógica OR com a saída negada.

A saída é 1 se uma entrada é 1 ou a outra entrada é 1, mas não ambas.

 Apresenta-se ainda suas respectivas identidades resultantes.

Daí, pode-se estabelecer as identidades:

A.(B+C) = A.B+A.C SÃO IGUAIS

Extensão para N variáveis 1 1 0 0

Primeiro teorema  A.B   A  B

Extensão para N variáveis

 A  A.C  A.B  B.C Identidade A.A=A

 A1  B  C   B.C Propriedade distributiva

 A.1  B.C Identidades: 1+X=1 e A.1=A

Sabemos que 𝑿 + 𝒀 = 𝑿. 𝒀 , logo, temos que:

Utilizando a segunda barra, teremos:

𝑨 . ( 𝑨 + 𝑩) pela propriedade distributiva....

𝑨. 𝑩 também, 𝑿. 𝒀 = 𝑿 + 𝒀 , como barrado inverte, então...

S  ABC  C  B  Propriedade associativa

S  A BC  C  B  Aplicando XX

Mapa de karnaugh para duas variáveis

Ā 0000 0001 0011 0010 B

DIGITAL Se R e S = 1 o FF não se altera255

DIGITAL Se R e S = 1 o FF não se altera256

A realimentação mostra que o novo estado

Para obter a última opção da

resolvido com FF JK mestre

A Mestre A Q B A Escravo Q=A

A partir de um flip-flop JK, podemos construir

Conclusão: a cada pulso o clock baixa uma

Síncrono: todos os flip-flops tem o mesmo

Um contador de ‘n’ bits é composto pelo arranjo de ‘n’ flip-flops

Prazo de entrega: 01-07-2016.

- O sinal de entrada D0-D3 deve permanecer

- Quando desejamos implementar operações com

Entrada Serial vs. Paralela

Entradas Seriais LSI (Left Serail Input)

74194 S1,S0 determina a função de deslocamento

• A resolução do conversor determina o menor passo que pode

Conversor digital-analógico de 4 bits

onde K = fator de proporcionalidade, normalmente é