O que TTL?

Família lógica TTL significa (Transistor-Transistor Logic) que quer dizer Lógica Transistor-
Transistor.

Definição: é uma classe de circuitos digitais construídos a partir de transístor bipolares BJT (
transístor de junção bipolares) e Resistores. Ele é chamado lógica transístor-transístor porque
tanto a função lógica de propagação como de amplificação são realizadas por transístor.
[whatsapp cyzar]

Estrutura característica?

Essa família TTL foi originalmente desenvolvida pela TEXAS INSTRUMENTS mais hoje
muitos fabricantes de semi-condutores produzem seus principais circuitos. Esta família é
principalmente reconhecida pelo facto de ter duas séries que começam pelos no 54 para os
componentes de uso militar e 74 para componentes de uso comercial. A característica mais
importante dessa família esta no facto de que ela é alimentada pela tensão de 5 V. assim, para
os componentes dessa família o nível lógico zero é sempre a ausência de tensão enquanto que
o nível lógico 1 é sempre uma tensão de 5 V. Os níveis lógicos para serem reconhecidos
devem estar dentro de faixas bem definidas. [www. Newton cbraga].

Outras características

Para usar correctamente os CI’s (Circuitos Integrados) TTL e mesmo saber testá-los sabendo
quando apresenta algum defeito de funcionamento é importante conhecer algumas
características adicionais lembrando os níveis lógicos de entrada e saída que são admitidos:
-Corrente de entrada: quando uma entrada de uma função lógica TTL esta no nível zero flui
uma corrente da base para o emissor do transístor multi-emissor de ordem de 1,6 mA. Esta
corrente deve ser levado em conta em qualquer projecto pois ela deve ser suprida pelo
circuito que vai excitar a porta. Quando a entrada de uma porta lógica TTL esta no nível alto
flui uma corrente no sentido oposto de ordem de 40 µA, esta corrente vai circular quando a
tensão de entrada estiver com um valor superior a 2 V.
-corrente de Saída: quando a saída de um circuito TTL vai o nível zero flui uma corrente de
ordem de 16 mA isso significa que uma saída TTL no nível zero ou baixo pode drenar de
uma carga uma corrente máxima de 16mA ou seja, pode absorver uma corrente máxima
dessa ordem. Por outro lado quando a saída de uma função TTL está no nível um ou alto , ela
poe fornecer uma corrente máxima de 400 µA.
-Fan in e Fan out: estes são termos técnicos que especificam duas características de extrema
importância para projectos que usam CI de família TTL. O que ocorre é que a saída de uma
função não precisa estar obrigatoriamente ligada a uma única entrada de outra função. A
mesma saída pode ser usada para excitar diversas funções. Como a entrada de cada função
precisa de certa corrente e a saída da função que vai excitar tem uma capacidade limitada de
fornecimento ou de drenar corrente é preciso estabelecer um limite para quantidade de
entrada que podem ser excitadas. Assim, levando é conta as correntes nos níveis 1 e 0 das
entradas e saídas define-se o Fan out como o número máximo de entradas que podemos ligar
a uma saída TTL.

Princípio de funcionamento de TTL

Inversor TTL
A figura abaixo mostra um circuito TTL padrão para um inversor. Nessa figura Q1 é o
transístor de acoplamento de entrada e D1 é díodo de granpeamento de entrada. Q2 é
denominado de divisor de fase, e a combinação de Q3 e Q4 formam o circuito de saída
frequentemente denominado de arranjo totem-pole.
Quando a entrada for nível ALTO, a junção base-emissor de Q1 é polarizada
reversamente e a junção base-colector é polarizada directamente. Essa condição permite uma
corrente através de R1 e da junção base-colector de Q1 para a base de Q2 colocando-o na
saturação. Como resultado, Q3 é ligado por Q2 e sua tensão de colector, que é a saída, está
próxima do potencial de GND. Portanto, temos uma saída em nível BAIXO em resposta a
uma entrada em nível ALTO. No mesmo instante, o colector de Q2 está com uma tensão
suficientemente baixa para manter Q4 em corte. Quando a entrada é nível BAIXO, a junção
base-emissor de Q1 é polarizada directamente e a junção base-colector é polarizada
reversamente. Existe uma corrente através de R1 e da junção base- emissor de Q1 para a
entrada em nível BAIXO. O nível BAIXO na entrada cria um percurso até GND para a
corrente. Não existe corrente na base de Q2, assim ele fica desligado. O colector de Q2 está
em nível ALTO, ligando assim Q4. Este transístor saturado fornece um percurso de baixa
resistência de VCC para a saída; temos assim um nível ALTO na saída em resposta a um
nível BAIXO na entrada. Ao mesmo tempo, o emissor de Q2 está no potencial GND, o que
mantém Q3 em corte. O díodo D1 no circuito TTL evita spikes negativos de tensão na
entrada que poderiam danificar Q1. O díodo D2 garante que Q4 estará desligado quando Q2
estiver ligado (entrada em nível ALTO). Nessa condição, a tensão de colector de Q2 é igual à
tensão base-emissor, VBE, de Q3 mais a tensão colector-emissor, VCE, de Q2. O díodo D2
fornece adicionalmente uma queda de tensão equivalente a VBE em série com a junção base
emissor de Q4 para garantir o corte deste quando Q2 estiver ligado.

No circuito mostrado na parte (a) da figura, a base de Q1 está 2,1 V acima de GND, assim Q2
e Q3 estão ligados. No circuito mostrado na parte (b) da figura, a base de Q1 está cerca de 0,7
V acima de GND que não é suficiente para ligar Q2 e Q3.

Porta NAND TTL

Uma porta NAND TTL de 2 entradas é mostrada na figura abaixo. Basicamente, é o mesmo
que o circuito de um inversor excepto por um emissor de entrada adicional de Q1. Os
transístores de múltiplos emissores na tecnologia TTL são usados para dispositivos de entrada
e esses transístores podem ser comparados a um arranjo de díodos.
 A B S
0 0 1
0 1 1
1 0 1
1 1 0

Um nível BAIXO na entrada A ou B polariza directamente o díodo correspondente e polariza

reversamente D3 (junção base-colector de Q1). Essa acção mantém Q2 desligado, resultando
em um nível ALTO na saída da mesma forma como descrito para o inversor TTL. É claro
que, um nível BAIXO nas duas entradas terá o mesmo resultado. Um nível ALTO nas duas
entradas polariza reversamente os dois díodos de entrada e polariza directamente D3 (junção
base-colector de Q1). Essa acção liga Q2, resultando em um nível BAIXO na saída da mesma
forma como descrito para o inversor TTL. O leitor deve ter reconhecido essa operação como
a da função AND: A saída é nível BAIXO apenas se todas as entradas forem nível ALTO.

Tipos de blocos da familia TTL

Portas TTL Tristate

Quando a entrada de habilitação estiver em nível BAIXO, Q2 estará desligado e o circuito de
saída opera como uma configuração totem-pole normal, na qual o estado da saída depende do
estado da entrada. Quando a entrada de habilitação for nível ALTO, Q2 liga. Assim haverá
um nível BAIXO no segundo emissor de Q1, fazendo desligar Q3 e Q5 e o díodo D1 é
polarizado directamente, fazendo com que Q4 também desligue. Quando os dois transístores
totem-pole estão desligados, eles estão efectivamente abertos e a saída está completamente
desconectada do circuito interno.

Portas Open-collector TTL

A família TTL possui blocos com construção em open-collector (colector aberto). Os

circuitos destes blocos são semelhantes aos blocos convencionais com uma única diferença
de não ter internamente o resistor de colector ligado ao +Vcc e este deve ser ligado
externamente por meio de um bloco e tem como vantagem o controle externo da corrente do
colector podendo assim aumentar o Fan-out, permite também ligação conjunta de várias
saídas através de um único resistor de colector, formando uma ligação denominada Wired-
And (E por fio).

Entrada1 Entrada2 Saída

0 0 0
0 1 0
1 0 0
1 1 1

Um nível BAIXO na entrada A ou B polariza directamente o díodo correspondente e polariza

reversamente D3 (junção base-colector de Q1). Essa acção mantém Q2 desligado, resultando
em um nível ALTO na saída da mesma forma como descrito para o inversor TTL. um nível
BAIXO nas duas entradas terá o mesmo resultado. Um nível ALTO nas duas entradas
polariza reversamente os dois díodos de entrada e polariza directamente D3 (junção base-
colector de Q1). Essa acção liga Q2, resultando em um nível BAIXO na saída da mesma
forma como descrito para o inversor TTL. O leitor deve ter reconhecido essa operação como
a da função AND: A saída é nível BAIXO apenas se todas as entradas forem nível ALTO.

*Saída TOTEM POLEM Características: alta velocidade de comutação, não permite ligar saídas
simultaneamente ao mesmo ponto.

 Vantagens: alta velocidade, custo reduzido, não necessita de resistor externo.

 Desvantagens: não permite conexão simultânea de saídas.

*Saída OPEN – COLLECTOR Características: permite ligação de mais de uma saída ao mesmo ponto,
necessita de um resistor externo, menor velocidade de comutação, WIRE – AND, reduz o número de
portas lógicas, estado lógico de saída igual ao estado na conexão.

 Vantagens: permite a conexão de várias saídas ao mesmo ponto, reduz o número de portas
lógicas e custo;
 Desvantagens: menor velocidade de comutação em relação a TOTEM – POLEM, necessita de
resistor externo, é necessário dimensionar o resistor externo.

*Saída THREE – STATE Características: apresenta três estados lógicos, possui um transístor para
habilitação (ENABLE), velocidade elevada, aplicado para barramento de dados, saídas podem ser
conectadas juntas, custo elevado e menor número de portas no CI, só é utilizada quando apresenta
nítida vantagem.

 Vantagens: oferece estado de alta impedância, velocidade de comutação elevada, saídas

podem ser conectadas juntas.
 Desvantagens: menor número de portas de saída, custo elevado, sincronismo: as saídas
podem ser conectadas juntas desde que só uma delas esteja habilitada a cada instante.

Portas AND e OR
Para produzir uma função tipo END, um outro estagio de emissor comum é inserido antes da
saída TOTEM-POLE do modelo básico da porta NAND. A outra inversão converte a porta
NAND para qualquer porta AND. Similarmente, um outro estagio de emissor colector pode
ser inserido antes da saída TOTEM-POLE. Este modelo converte a porta NOR para outra
porta OR.