Documenti di Didattica
Documenti di Professioni
Documenti di Cultura
ASIGNATURA:
LABORATORIO DE ELECTRONICA DIGITAL
(ST-ITE-323-T-001)
PRÁCTICA No.:
2
TÍTULO:
REGISTROS
PRESENTADO POR:
JOAN ELVIS PEÑA ACOSTA
MATRÍCULA:
2016-0335
PROFESOR:
ING. CESAR HERNÁNDEZ
FECHA DE REALIZACIÓN:
13-05-2018
FECHA DE ENTREGA:
19-05-2018
Registró 74194:
2
El registro es un dispositivo sincrónico que se usa para almacenar un dato binario, que
puede ser desplazado a la izquierda o a la derecha dándole el efecto de multiplicar o
dividir por la unidad seguida de cero, lo mismo que correr el punto operando en
decimal, asimismo puede hacer rotar el dato. Es importante decir, que los registros que
cumplan las condiciones mencionadas anteriormente son considerados como registros
universales, los cuales permiten trabajar en distintos modos tales como paralelo, serie y
todas las combinaciones posibles entre ellos.
A continuación, se muestra el diagrama de un registro universal:
Serie: los bits se transfieren uno a continuación del otro por una misma línea.
Paralelo: se intercambian todos los bits al mismo tiempo, utilizando un número de
líneas de transferencia igual al número de bits.
3
U2
SW1 3 15
D0 Q0 0
4 14
REGISTRO
JOAN PEÑA (2016-0335)
8
C 5
6
D1
D2
D3
Q1
Q2
Q3
13
12
0
0
0
SR THUMBSW ITCH-HEX
SL 2
CLK 0 7
SR
S0 0 11
SL
S1 0 9
CLK
MR1 0 10
S0
0 1
S1
0 MR
74194
U2
SW1 3 15
D0 Q0 0
4 14
REGISTRO
JOAN PEÑA (2016-0335)
9
C 5
6
D1
D2
D3
Q1
Q2
Q3
13
12
0
0
0
SR THUMBSWITCH-HEX
SL 2
CLK 0 7
SR
S0 0 11
SL
S1 0 9
CLK
MR1 0 10
S0
0 1
S1
1 MR
74194
En este caso, tenemos S0 en “0” y S1 en “0”, por lo que las salidas van a mantener su
estado anterior,
4
U2
SW1 3 15
D0 Q0 0
4 14
REGISTRO
JOAN PEÑA (2016-0335)
9
C 5
6
D1
D2
D3
Q1
Q2
Q3
13
12
0
0
0
SR THUMBSWITCH-HEX
SL 2
CLK 1 7
SR
S0 0 11
SL
S1 0 9
CLK
MR1 1 10
S0
0 1
S1
1 MR
74194
U2
SW1 3 15
D0 Q0 1
4 14
REGISTRO
JOAN PEÑA (2016-0335)
9
C 5
6
D1
D2
D3
Q1
Q2
Q3
13
12
1
1
1
SR THUMBSWITCH-HEX
SL 2
CLK 1 7
SR
S0 0 11
SL
S1 0 9
CLK
MR1 1 10
S0
0 1
S1
1 MR
74194
5
U2
SW1 3 15
D0 Q0 0
4 14
REGISTRO
JOAN PEÑA (2016-0335)
9
C 5
6
D1
D2
D3
Q1
Q2
Q3
13
12
0
0
1
SR THUMBSWITCH-HEX
SL 2
CLK 0 7
SR
S0 0 11
SL
S1 0 9
CLK
MR1 1 10
S0
0 1
S1
1 MR
74194
U2
SW1 3 15
D0 Q0 1
4 14
REGISTRO
JOAN PEÑA (2016-0335)
9
C 5
6
D1
D2
D3
Q1
Q2
Q3
13
12
1
1
1
SR THUMBSW ITCH-HEX
SL 2
CLK 0 7
SR
S0 1 11
SL
S1 0 9
CLK
MR1 0 10
S0
1 1
S1
1 MR
74194
U2
SW1 3 15
D0 Q0 1
4 14
REGISTRO
JOAN PEÑA (2016-0335)
9
C 5
6
D1
D2
D3
Q1
Q2
Q3
13
12
1
0
0
SR THUMBSWITCH-HEX
SL 2
CLK 0 7
SR
S0 0 11
SL
S1 0 9
CLK
MR1 0 10
S0
1 1
S1
1 MR
74194
U2
SW1 3 15
D0 Q0 1
4 14
REGISTRO
JOAN PEÑA (2016-0335)
9
C 5
6
D1
D2
D3
Q1
Q2
Q3
13
12
0
0
1
SR THUMBSWITCH-HEX
SL 2
CLK 0 7
SR
S0 0 11
SL
S1 0 9
CLK
MR1 1 10
S0
1 1
S1
1 MR
74194
U1
7 10 U5
A1 S1
5 11 3 15
A2 S2 D0 Q0
3 12 4 14
A3 S3 D1 Q1
1 13 5 13
SW2 A4 S4 D2 Q2
6 6 12
B1 D3 Q3
4
1
C 2
15
B2
B3
B4
2
7
SR
SL
THUMBSW ITCH-HEX 11
CLK
9 14 9
CI CO S0
10
S1
4008 1
MR
MR
1
7
Como se puede observar en la imagen de arriba, este circuito consta con un circuito integrado
que en este caso es un registro 74194, un contador de 8 entradas conectado a las entradas B
un THUMBSWITCH-HEX que me va indicar el incremento, una pantalla BCD (Led).
Ejemplo:
U1
7 10 U5
A1 S1
5 11 3 15
A2 S2 D0 Q0
3 12 4 14
A3 S3 D1 Q1
1 13 5 13
SW2 A4 S4 D2 Q2
6 6 12
B1 D3 Q3
4
2
C 2
15
B2
B3
B4
2
7
SR
SL
THUMBSWITCH-HEX 11
CLK
9 14 9
CI CO S0
10
S1
4008 1
MR
MR
0
8
CONTADOR Y SUMADOR (REGISTRO 74194)
U1
7 10 U5
A1 S1
5 11 3 15
A2 S2 D0 Q0
3 12 4 14
A3 S3 D1 Q1
1 13 5 13
SW2 A4 S4 D2 Q2
6 6 12
B1 D3 Q3
4
2
C 2
15
B2
B3
B4
2
7
SR
SL
THUMBSW ITCH-HEX 11
CLK
9 14 9
CI CO S0
10
S1
4008 1
MR
MR
1
Se puede notar, que al volver a repetir un pulso de reloj se envía el valor del THUMBSWITCH-
HEX que está indicado en 2 a las salidas del 74194, el cual tiene su valor en “2”, por lo que, en
la pantalla se muestra el numero 4 (2+2) y pues este es su funcionamiento.
U1
7 10 U5
A1 S1
5 11 3 15
A2 S2 D0 Q0
3 12 4 14
A3 S3 D1 Q1
1 13 5 13
SW2 A4 S4 D2 Q2
6 6 12
B1 D3 Q3
4
2
C 2
15
B2
B3
B4
2
7
SR
SL
THUMBSW ITCH-HEX 11
CLK
9 14 9
CI CO S0
10
S1
4008 1
MR
MR
1
9
Codigo Verilog (Registro 74194)
///////////////////////////////////////////////////////////////////
///////////////
module registro(
input wire ck, // Selector de funcionamiento, entrada del reloj
input wire [1:0]s,
input wire R, // reset
input wire [3:0]D,// entrada de datos en paralelo
input wire dsr,
input wire dsl,
output reg [3:0]q //salida de datos, reg var. secuencial
);
reg [3:0]data; // variable registro y bus interno
always @(*) // * hace que se ejecute lo proximo
case (s)// en caso de que fuera 1,2,3
0: data = q;
1: begin
data[0]=dsr;// si es una condicion, se puede escribir directa
data={q[2:0],dsr};
data[3:1]=q[2:0];// hay más begin
end // fin
2: begin // una sola instruccion
data[3]=dsl;
data[2:0]=q[3:1];
end
3: data = D;
default: data=D; // q o D
endcase // cierre de una llave
always @(posedge ck or posedge R)//espera un cambio 1 o 0
if (R==1)//se genera un reset asincrono
q <=0;
else
q<=data;
endmodule
10