CALCULADORA

MÓNICA GISSELLE HERNÁNDEZ VARGAS

1090503100

UNIVERSIDAD DE PAMPLONA
FACULTA DE INGENIERÍAS Y ARQUITECTURA
VILLA DEL ROSARIO
2017

PARQUEADERO

Una universidad incluyente y comprometida con el desarrollo integral 1

Universidad de Pamplona - Pamplona - Norte de Santander - Colombia

Tels: (7) 5685303 - 5685304 - 5685305 - Fax: 5682750 - www.unipamplona.edu.co
 MÓNICA GISSELLE HERNÁNDEZ VARGAS
1090503100

CIRCUITOS DE TRANSMISION
Grupo AR

SERGIO STIVENSON PINTO SERRANO

UNIVERSIDAD DE PAMPLONA
FACULTA DE INGENIERÍAS Y ARQUITECTURA
VILLA DEL ROSARIO
2017

Una universidad incluyente y comprometida con el desarrollo integral 2

Universidad de Pamplona - Pamplona - Norte de Santander - Colombia

Tels: (7) 5685303 - 5685304 - 5685305 - Fax: 5682750 - www.unipamplona.edu.co
 TABLA DE CONTENIDO

1. Introducción
2. Objetivos
2.1. Objetivo general
2.2. Objetivos específicos
3. Marco teórico
4. Materiales
5. Etapas del circuito
5.1 Diagrama de bloques
5.2 Circuito esquemático
6. Conclusiones

Una universidad incluyente y comprometida con el desarrollo integral 3

Universidad de Pamplona - Pamplona - Norte de Santander - Colombia

Tels: (7) 5685303 - 5685304 - 5685305 - Fax: 5682750 - www.unipamplona.edu.co
 1. INTRODUCCIÓN

En el presente informe se realizará el diseño y la presentación de una calculadora

de señales la cual mediante configuraciones de dispositivos electrónicos como son
los amplificadores operacionales permitirá realizar operaciones entre ellas, las
fundamentales como son la suma, resta, división y multiplicación de las mismas.

Teniendo en las ventajas que dan las configuraciones de sumador de un

amplificador operacionales gracias a las entradas inversoras y no inversoras del
mismo, se podrán realizar estas operaciones, apartes de la configuración para
multiplicar y dividir la cual se logran mediante el uso de la configuración de los
amplificadores operaciones como logarítmicas y anti logarítmicas, se basa en las
propiedades que posean los logaritmos naturales para conseguir en las salidas, la
división o multiplicación de las señales correspondientes.

Una universidad incluyente y comprometida con el desarrollo integral 4

Universidad de Pamplona - Pamplona - Norte de Santander - Colombia

Tels: (7) 5685303 - 5685304 - 5685305 - Fax: 5682750 - www.unipamplona.edu.co
2. OBJETIVOS

2.1 Objetivo general

 Diseñar y ejecutar un circuito el cual me permita realizar la suma, resta, división, y

multiplicación de dos señales de entrada para obtener a la salida una sola la cual
dependerá de la opción escogida.
2.2 Objetivos específicos

 Configurar los elementos y amplificadores operacionales para lograr a la

salida la suma y resta de las señales teniendo como principio la configuración
de amplificador operacional sumador no inversor.
 Configurar los elementos y amplificadores operacionales para lograr a la
salida la multiplicación y división de las señales teniendo como principio la
configuración de amplificador operacional logarítmico y anti logarítmico.
 Visualizar el comportamiento o señal resultado luego de haber escogido la
correspondiente operación a realizar con las señales.

Una universidad incluyente y comprometida con el desarrollo integral 5

Universidad de Pamplona - Pamplona - Norte de Santander - Colombia

Tels: (7) 5685303 - 5685304 - 5685305 - Fax: 5682750 - www.unipamplona.edu.co
 3. MARCO TEÓRICO

Un circuito integrado (CI) es un cristal semiconductor de silicio, llamado pastilla, que

contiene componentes eléctricos tales como transistores, diodos, resistencias y
capacitores, los diversos componentes están interconectados dentro de la pastilla
para forma un circuito electrónico. La pastilla está montada en un empaque plástico
(cerámico) con sus conexiones soldadas a las patillas externas para conformar el
circuito integrado.

Una puerta lógica, o compuerta lógica, es un dispositivo electrónico el cual es la

expresión física de un operador booleano en la lógica de conmutación. Cada puerta
lógica consiste en una red de dispositivos interruptores que cumple las condiciones
booleanas para el operador particular. Son esencialmente circuitos de conmutación
integrados en un chip.

Puerta AND

Puerta AND con transistores

Símbolo de la función lógica Y:

Una universidad incluyente y comprometida con el desarrollo integral 6

Universidad de Pamplona - Pamplona - Norte de Santander - Colombia

Tels: (7) 5685303 - 5685304 - 5685305 - Fax: 5682750 - www.unipamplona.edu.co
 a) Contactos, b) Normalizado y c) No normalizado
La puerta lógica Y, más conocida por su nombre en inglés AND (
), realiza la función booleana de producto lógico. Su símbolo es un punto (·), aunque
se suele omitir. Así, el producto lógico de las variables A y B se indica como AB, y
se lee A y B o simplemente A por B.
La ecuación característica que describe el comportamiento de la puerta AND es:

Su tabla de verdad es la siguiente:

Tabla de verdad puerta AND
Entrada Entrada Salida
0 0 0
0 1 0
1 0 0
1 1 1

CONTADORES: Son circuitos integrados donde vienen incluidos los flip-flops

conectados según el tipo de contador y las puertas. Estos contadores se pueden
llamar de propósito general.

Una universidad incluyente y comprometida con el desarrollo integral 7

Universidad de Pamplona - Pamplona - Norte de Santander - Colombia

Tels: (7) 5685303 - 5685304 - 5685305 - Fax: 5682750 - www.unipamplona.edu.co
 4. MATERIALES
En el proyecto de parqueadero controlado por compuertas circuitos integrados se
usaron los siguientes componentes.
 PROTOBOARD: es un tablero con orificios que se encuentran conectados
eléctricamente entre sí de manera interna, habitualmente siguiendo patrones
de líneas, en el cual se pueden insertar componentes electrónicos y cables
para el armado circuitos electrónicos.

 RESISTENCIAS: Oposición al flujo de electrones al moverse a través de un

conductor. La unidad de resistencia en el Sistema Internacional es el ohmio,
que se representa con la letra griega omega (Ω).

Una universidad incluyente y comprometida con el desarrollo integral 8

Universidad de Pamplona - Pamplona - Norte de Santander - Colombia

Tels: (7) 5685303 - 5685304 - 5685305 - Fax: 5682750 - www.unipamplona.edu.co
  COMPUERTA AND (74LS08) Y (74LS11): es una puerta lógica digital que
implementa la conjunción lógica. Ésta entregará una salida ALTA (1),
dependiendo de los valores de las entradas.

Una universidad incluyente y comprometida con el desarrollo integral 9

Universidad de Pamplona - Pamplona - Norte de Santander - Colombia

Tels: (7) 5685303 - 5685304 - 5685305 - Fax: 5682750 - www.unipamplona.edu.co
  FUENTE DE VOLTAJE REGULABLE es un dispositivo que convierte el
voltaje Vrms de alterna en una señal de voltaje directo, mediante un proceso
de transformación, rectificación, filtración y regulación.

 EL DISPLAY 7 SEGMENTOS es un componente electrónico muy utilizado

para representar visualmente números y letras, es de gran utilidad dado su
simpleza para implementar en cualquier proyecto electrónico.
Está compuesto por 7 dispositivos lumínicos (Diodo Led) que forman un “8”,
de esta forma controlando el encendido y apagado de cada led, podremos
representar el numero o letra que necesitamos.

Una universidad incluyente y comprometida con el desarrollo integral 10

Universidad de Pamplona - Pamplona - Norte de Santander - Colombia

Tels: (7) 5685303 - 5685304 - 5685305 - Fax: 5682750 - www.unipamplona.edu.co
  CONTADOR 74LS191: Este contador binario puede hacer el conteo de manera
ascendente o descendente. Además podemos precargar un valor para que empiece
a contar. El conteo es síncrono y la carga asíncrona. Puede llegar a funcionar hasta
un máximo de 35 MHZ.
 CLK Entrada de reloj.
 DOWN/UP Entrada de contaje descendente o ascendente.
 LOAD Entrada de carga paralela asíncrona.
 P0 – P3 Entrada de datos paralela.
 Q0 – Q3 Salida de los flip-flops.
 CE Selección de chip.
 MAX Salida máximo / mínimo.
 RCO Salida ripple clock.

 COMPUERTA OR (74LS32): La puerta OR o compuerta OR es una puerta lógica

digital que implementa la disyunción lógica -se comporta de acuerdo a la tabla de
verdad mostrada a la derecha. Cuando todas sus entradas están en 0 (cero) o en
BAJA, su salida está en 0 o en BAJA.

Una universidad incluyente y comprometida con el desarrollo integral 11

Universidad de Pamplona - Pamplona - Norte de Santander - Colombia

Tels: (7) 5685303 - 5685304 - 5685305 - Fax: 5682750 - www.unipamplona.edu.co
  SUMADOR (74LS83): Circuito Integrado. TTL 74LS83. Sumador binario de 4-Bit
donde las sumas (Σ) se proporcionan para cada bit y el acarreo resultante (C4) se
obtiene a partir del cuarto bit. Estos agregadores cuentan con una mirada interna
completa a través de los cuatro Bits Cuenta con una implementación de ripple-carry.
La lógica del sumador, incluido el carry, se implementa en su forma verdadera, lo
que significa que el logrado sin necesidad de inversión lógica o de nivel.

Una universidad incluyente y comprometida con el desarrollo integral 12

Universidad de Pamplona - Pamplona - Norte de Santander - Colombia

Tels: (7) 5685303 - 5685304 - 5685305 - Fax: 5682750 - www.unipamplona.edu.co
  DECODIFICADOR (74LS47): es un circuito integrado que convierte el código
binario de entrada en formato BCD a niveles lógicos que permiten activar un display
de 7 segmentos de ánodo común en donde la posición de cada barra forma el
número decodificado.

Una universidad incluyente y comprometida con el desarrollo integral 13

Universidad de Pamplona - Pamplona - Norte de Santander - Colombia

Tels: (7) 5685303 - 5685304 - 5685305 - Fax: 5682750 - www.unipamplona.edu.co
 5. ETAPAS DEL CIRCUITO

5.1 Diagrama por bloques

ENTRADA DE LÓGICA
CONTADOR
DATOS

SUMADOR DECODIFICACIÓN

Una universidad incluyente y comprometida con el desarrollo integral 14

Universidad de Pamplona - Pamplona - Norte de Santander - Colombia

Tels: (7) 5685303 - 5685304 - 5685305 - Fax: 5682750 - www.unipamplona.edu.co
5.2 Circuito esquemático simulado

En el circuito se evidencian 5 etapas, las cuales son:

1) Etapa de entrada de datos: En esta etapa se puede ver como la fotocelda será la
que activará el pulso del reloj (que será la salida del 555) el cual al estar en
ausencia de luz en el pin 4(RESET) habrá un “1” y empezará la etapa de conteo,
caso contrario si hay luz mandar un “0”.
2) Etapa de contador: El recibir la señal del 555 dependiendo del estado de la
fotocelda contará ascendente o descendente, esto dependerá de si el pin D/U esta
en bajo (Ascendente) o en alto(Descendente).
3) Etapa lógica: En esta etapa se realiza una comparación que al mandar un 1 se
complete el número 1 en el primer siete segmentos y un 6 en el sumador.
4) Etapa de sumador: En esta etapa se suma el número del contador con el 6 que
forma la respuesta de la etapa anterior, esto para poder completar el número 6 en
los decodificadores.
5) Etapa de decodificación: los números se dirigen a los siete segmentos para
poder visualizarse del 1 al 15, cuando se encuentre en el número 15 este
encenderá un led para indicar que el parqueadero esta lleno.

Una universidad incluyente y comprometida con el desarrollo integral 15

Universidad de Pamplona - Pamplona - Norte de Santander - Colombia

Tels: (7) 5685303 - 5685304 - 5685305 - Fax: 5682750 - www.unipamplona.edu.co
6. CONCLUSIONES

 La entrada de reloj del contador, están dadas por las fotoceldas, a su vez están
determina que cuente de manera ascendente o descendente.
 Como solo se puede visualizar 9 dígitos en el siete segmentos, se debió separar los
números en 2 siete segmentos utilizando un sumador.
 La etapa lógica funciona para cuando llegue un 9 ya que el siguiente número es el
10 que tiene dos dígitos y debe empezar a separarse con los siete segmentos.
 El led verde indica que el parqueadero está a su máxima capacidad.
 Si se usara la compuerta 74LS193 que es un contador el cual posee las mismas
características que el usado (74LS191), su diferencia radica en que la 74LS193
posee dos CLK independientes para un conteo ascendente y otro descendente,
mientras que la 74LS191 solo posee un reloj y depende del estado del pin D/U para
contar de forma creciente o decreciente. Esto influye en que no se tendría que usar
un switch para cambiar de estado sino simplemente mandar una señal de reloj para
cada tipo de conteo las cuales serán diferentes pues dependerá si se ingresa o sale
un auto del parqueadero.

7. BIBLIOGRAFIA

 Fundamentos de Sistemas Digitales. 7ma Edición. Thomas L. Floyd.

 Sistemas Digitales. 8va Edición. Ronald. J. Tocci.

Una universidad incluyente y comprometida con el desarrollo integral 16

Universidad de Pamplona - Pamplona - Norte de Santander - Colombia

Tels: (7) 5685303 - 5685304 - 5685305 - Fax: 5682750 - www.unipamplona.edu.co