UNIVERSIDAD NACIONAL DE INGENIERIA

FACULTAD DE ELECTROTECNIA Y COMPUTACIÓN

Departamento de Arquitectura y Sistemas

SISTEMATICO DE ARQUITECTURA DE MÁQUINAS COMPUTADORAS III (SIMD – MIMD)

Nombre: Carnet: Grupo: Nota:

Versión 1: No de lista 1, 5, 9, 13, 17, 21, 25, 29, 33, 37, 41, 45.

I.- Encierre en un círculo la letra correspondiente a la respuesta correcta en cada caso:

1. En una red en hipercubo de 6 dimensiones, el nodo 101101 tiene como vecino adyacente al nodo:
a) 101110 b) 111011 c) 100111 d) 111101

2. La operación de Seno vectorial VSIN es del tipo:

a) V V b) VxE V c) V E d) V x V  V

3. Sean los vectores A, B, C con valores [2, 3, 4, -5, 9, 3, 7 ], [2, 2, 2, 3, 3, 3, 5], [1, 2, 3, 4, 5, 6, 7] y el vector máscara M [1, 0, 1, 1, 0,
1, 0], la operación MSUM A, B, C, M (C = Suma de A con B con máscara M ) da como resultado:
a) [ 4, 5, 6, -2, 12, 6, 12] b) [ 4, 0, 6, -2, 0, 6, 7] c) [ 4, 5, 6, -2, 5, 6, 7] d) [ 4, 2, 6, -2, 5, 6, 7]

4. Un árbitro de bus implementado sobre una cadena circular de margaritas es del tipo:
a) serial estático b) paralelo estático c) serial dinámico d) paralelo dinámico

5. Estructura de interconexión de MIMD fuertemente acoplado que presenta la menor capacidad de concurrencia.
a) Conmutador Barra-Cruz b) Bus Común c) Memorias Multipuerto d) Hipercubo

II.- Extra: Diseñe un multiprocesador de 8 CPUs fuertemente acoplados empleando una estructura de interconexión
a su elección. Los procesadores comparten una memoria común formada por 8 módulos. Para tal diseño:
(Hasta 3 puntos extra en dependencia de respuesta y acumulado de sistemáticos)

A. Dibuje la estructura de interconexión.

B. Explique el funcionamiento de la estructura de interconexión definiendo si se requiere arbitraje.
C. Explique mecanismo de acceso a memoria y ejemplifique para un procesador y un módulo de memoria.
 UNIVERSIDAD NACIONAL DE INGENIERIA
FACULTAD DE ELECTROTECNIA Y COMPUTACIÓN
Departamento de Arquitectura y Sistemas

SISTEMATICO DE ARQUITECTURA DE MÁQUINAS COMPUTADORAS III (SIMD – MIMD)

Nombre: Carnet: Grupo: Nota:

Versión 2: No de lista 2, 6, 10, 14, 18, 22, 26, 30, 34, 38, 42, 46.

I.- Encierre en un círculo la letra correspondiente a la respuesta correcta en cada caso:

1. Sean los vectores A, B, C con valores [2, 3, 4, -5, 9, 3, 7 ], [2, 2, 2, 3, 3, 3, 5], [1, 2, 3, 4, 5, 6, 7] y el vector máscara M [1, 0, 1, 1, 0,
1, 0], la operación MSUM A, B, C, M (C = Suma de A con B con máscara M ) da como resultado:

a) [ 4, 5, 6, -2, 12, 6, 12] b) [ 4, 2, 6, -2, 5, 6, 7] c) [ 4, 5, 6, -2, 5, 6, 7] d) [ 4, 0, 6, -2, 0, 6, 7]

2. En una red en hipercubo de 6 dimensiones, el nodo 101101 tiene como vecino adyacente al nodo:
a) 111101 b) 100111 c) 111011 d) 101110

3. La operación de multiplicación matricial es del tipo:

a) V V b) VxE V c) V E d) V x V  V

4. Una arquitectura MIMD que arregla múltiples CPUs compartiendo una memoria común es del tipo:
a) Multicomputador b) Sistema distribuido c) Multiprocesador d) NOW

5. Estructura de interconexión de MIMD débilmente acoplados que trabaja mediante paso de mensajes.
a) Conmutador Barra-Cruz b) Bus Común c) Memorias Multipuerto d) Hipercubo

II.- Extra: Diseñe un multiprocesador de 8 CPUs fuertemente acoplados empleando una estructura de interconexión
a su elección. Los procesadores comparten una memoria común formada por 8 módulos. Para tal diseño:
(Hasta 3 puntos extra en dependencia de respuesta y acumulado de sistemáticos)

A. Dibuje la estructura de interconexión.

B. Explique el funcionamiento de la estructura de interconexión definiendo si se requiere arbitraje.
C. Explique mecanismo de acceso a memoria y ejemplifique para un procesador y un módulo de memoria.
 UNIVERSIDAD NACIONAL DE INGENIERIA
FACULTAD DE ELECTROTECNIA Y COMPUTACIÓN
Departamento de Arquitectura y Sistemas

SISTEMATICO DE ARQUITECTURA DE MÁQUINAS COMPUTADORAS III (SIMD – MIMD)

Nombre: Carnet: Grupo: Nota:

Versión 3: No de lista 3, 7, 11, 15, 19, 23, 27, 31, 35, 39, 43, 47.

I.- Encierre en un círculo la letra correspondiente a la respuesta correcta en cada caso:

1. Un árbitro de bus común implementado sobre una cadena lineal de margaritas es del tipo:
a) Serial estático b) Paralelo estático c) Serial dinámico d) Paralelo dinámico

2. La operación vectorial de producto punto es del tipo:

a) V V b) VxE V c) V E d) V x V  E

3. Sean los vectores A, B, C con valores [2, 3, 4, -5, 9, 3, 7 ], [2, 2, 2, 3, 3, 3, 5], [1, 2, 3, 4, 5, 6, 7] y el vector máscara M [1, 0, 1, 1, 0,
1, 0], la operación MSUM A, B, C, M (C = Suma de A con B con máscara M ) da como resultado:
a) [ 4, 5, 6, -2, 12, 6, 12] b) [ 4, 0, 6, -2, 0, 6, 7] c) [ 4, 5, 6, -2, 5, 6, 7] d) [ 4, 2, 6, -2, 5, 6, 7]

4. En una red en hipercubo de 6 dimensiones, el nodo 101101 tiene como vecino adyacente al nodo:
a) 101110 b) 111011 c) 111101 d) 100111

5. Estructura de interconexión de MIMD fuertemente acoplados que presenta la mayor capacidad de concurrencia.
a) Conmutador Barra-Cruz b) Memorias Multipuerto c) Bus Común d) Hipercubo

II.- Extra: Diseñe un multiprocesador de 8 CPUs fuertemente acoplados empleando una estructura de interconexión
a su elección. Los procesadores comparten una memoria común formada por 8 módulos. Para tal diseño:
(Hasta 3 puntos extra en dependencia de respuesta y acumulado de sistemáticos)

A. Dibuje la estructura de interconexión.

B. Explique el funcionamiento de la estructura de interconexión definiendo si se requiere arbitraje.
C. Explique mecanismo de acceso a memoria y ejemplifique para un procesador y un módulo de memoria.
 UNIVERSIDAD NACIONAL DE INGENIERIA
FACULTAD DE ELECTROTECNIA Y COMPUTACIÓN
Departamento de Arquitectura y Sistemas

SISTEMATICO DE ARQUITECTURA DE MÁQUINAS COMPUTADORAS III (SIMD – MIMD)

Nombre: Carnet: Grupo: Nota:

Versión 4: No de lista 4, 8, 12, 16, 20, 21, 28, 32, 36, 40, 44, 48.

I.- Encierre en un círculo la letra correspondiente a la respuesta correcta en cada caso:

1. Estructura de interconexión de MIMD débilmente acoplados que trabaja mediante paso de mensajes.
a) Conmutador Barra-Cruz b) Hipercubo c) Memorias Multipuerto d) Bus Común

2. La operación de suma matricial es del tipo:

a) V V b) VxE V c) V E d) V x V  V

3. Sean los vectores A, B, C con valores [2, 3, 4, -5, 9, 3, 7 ], [2, 2, 2, 3, 3, 3, 5], [1, 2, 3, 4, 5, 6, 7] y el vector máscara M [1, 0, 1, 1, 0,
1, 0], la operación MSUM A, B, C, M (C = Suma de A con B con máscara M ) da como resultado:
a) [ 4, 5, 6, -2, 12, 6, 12] b) [ 4, 2, 6, -2, 5, 6, 7] c) [ 4, 0, 6, -2, 0, 6, 7] d) [ 4, 5, 6, -2, 5, 6, 7]

4. Una arquitectura MIMD que arregla múltiples CPUs compartiendo una memoria común es del tipo:
a) Multiprocesador b) Sistema distribuido c) Multicomputador d) NOW

5. En una red en hipercubo de 6 dimensiones, el nodo 101101 tiene como vecino adyacente al nodo:

a) 111011 b) 100111 c) 111101 d) 101110

II.- Extra: Diseñe un multiprocesador de 8 CPUs fuertemente acoplados empleando una estructura de interconexión
a su elección. Los procesadores comparten una memoria común formada por 8 módulos. Para tal diseño:
(Hasta 3 puntos extra en dependencia de respuesta y acumulado de sistemáticos)

A. Dibuje la estructura de interconexión.

B. Explique el funcionamiento de la estructura de interconexión definiendo si se requiere arbitraje.
C. Explique mecanismo de acceso a memoria y ejemplifique para un procesador y un módulo de memoria.