Diseño del circuito sumador restador de 4 bits en BCD

Para el diseño de un circuito sumador restador en BCD se procedió a realizar ejemplos de sumas y
restas para poder obtener los diferentes parámetros de diseño.

Sumar en BCD

Cuando las suma de dos números supera el número 9

𝟖 𝟏𝟎𝟎𝟎
+𝟕 𝟎𝟏𝟏𝟏 Cuando la suma supera el número 9, se añade el F. C. de 6
𝟏𝟓 𝟎𝟏𝟏𝟏𝟏
𝟎𝟏𝟏𝟎
𝟏𝟎𝟏𝟎𝟏
Cuando las suma de dos números no supera el número 9
𝟑 𝟎𝟎𝟏𝟏
+𝟒 𝟎𝟏𝟎𝟎 Cuando la suma no supera el número 9, no existe el F. C
𝟕 𝟎𝟏𝟏𝟏

Cuando sumamos el número 9 más el número 9

𝟗 𝟏𝟎𝟎𝟏
+𝟗 𝟏𝟎𝟎𝟏 Cuando la suma supera el número 9, se añde el F. C de 6 y el carrie es una salida.
𝟏𝟖 𝟏𝟎𝟎𝟏𝟎
𝟎𝟏𝟏𝟎
𝟏𝟏𝟎𝟎𝟎

Restar en BCD

Cuando A es mayor que B

𝟗 𝟏𝟎𝟎𝟏
−𝟑 𝟏𝟏𝟎𝟎 Cuando en la resta existe carrie, se añade el F. C. de 1 para obtener el resultado.
𝟔 𝟏𝟎𝟏𝟎𝟏
𝟏
𝟏𝟎𝟏𝟏𝟎
Cuando A es menor que B
𝟑 𝟎𝟎𝟏𝟏
−𝟕 𝟏𝟎𝟎𝟎 Cuando en la resta no existe carrie, el resultado es el complemento.
−𝟒 𝟎𝟏𝟎𝟏𝟏
Cuando A=B
𝟗 𝟏𝟎𝟎𝟏
−𝟗 𝟎𝟏𝟏𝟎 Cuando la resta da como resultados 1 en todos los bits el resultado es 0.
𝟎 𝟏𝟏𝟏𝟏
Tabla de verdad XOR

Suma o Resta Entrada B Salida(Entrada al sumador)

0 0 0
0 1 1
1 0 1
1 1 0

Esta tabla nos muestra que se complementa el número B cuando se necesita Restar. Se necesita
una compuerta XOR

Tabla de verdad Carrie del primer sumador y comparador (A<B)

Carrie A<B Salida

0 0 0
0 1 1
1 0 1
1 1 1

Esta tabla nos muestra que se suma el número 6 cuando A+B. Se necesita una compuerta OR

Tabla de verdad Carrie del primer sumador y signo (suma o resta)

Carrie Signo Salida

0 0 0
0 1 1
1 0 0
1 1 1

Esta tabla nos muestra que se suma el número 1 cuando A*B. Se necesita una compuerta AND
Circuito a implementar
Pruebas con el simulador

DSW1= NÚMERO A

DSW2=NÚMERO B

DSW3=SUMA O RESTA

D6= SIGNO (POSITIVO=0; NEGATIVO=1)

D5= Carrie

D1, D2, D3, D4= Resultado de la suma o resta en 4 bits. (D1 más significativo)

Ejemplo 1
𝟖 𝟏𝟎𝟎𝟎
+𝟕 𝟎𝟏𝟏𝟏
𝟏𝟓 𝟎𝟏𝟏𝟏𝟏
𝟎𝟏𝟏𝟎
𝟏𝟎𝟏𝟎𝟏
Ejemplo 2 (Suma)
𝟗 𝟏𝟎𝟎𝟏
+𝟗 𝟏𝟎𝟎𝟏
𝟏𝟖 𝟏𝟎𝟎𝟏𝟎
𝟎𝟏𝟏𝟎
𝟏𝟏𝟎𝟎𝟎
Ejemplo 1 (Resta)
𝟗 𝟏𝟎𝟎𝟏
−𝟑 𝟏𝟏𝟎𝟎
𝟔 𝟏𝟎𝟏𝟎𝟏
𝟏
𝟏𝟎𝟏𝟏𝟎
Ejemplo 2 (Restar)

𝟑 𝟎𝟎𝟏𝟏
−𝟕 𝟏𝟎𝟎𝟎
−𝟒 𝟎𝟏𝟎𝟏𝟏

Se puede observar claramente que

la salida es el complemento de la

resta realizada en la parte inicial del ejercicio.

Ejemplo 3 (Restar)
𝟗 𝟏𝟎𝟎𝟏
−𝟗 𝟎𝟏𝟏𝟎 Cuando la resta da como resultados 1 en todos los bits el resultado es 0.
𝟎 𝟏𝟏𝟏𝟏