Capítulo 4

Transistor de Efeito de Campo

MOS Field-Effect Transistors
(MOSFETs)
Introdução

Componentes BJT – Bipolar Junction Transistor

de 03 terminais
MOSFET – Metal Oxide Semiconductor Field Effect Transistor

É o transistor mais utilizado, principalmente em circuitos integrados

• Requer menor área no circuito integrado

• Processo de fabricação mais simples
• Consumo de pouca potência
• Implementa circuitos analógicos ou digitais sem o uso de resistores

Circuitos Integrados VLSI – Very Large Scale Integration

>200.000.000 transistores em um único circuito integrado

• JFET – Junction FET

Tipos de MOSFETS: • Depletion - Depleção
• Enhancement - Crescimento
2
Introdução

• O transistor de efeito de campo tipo metal-óxido

semicondutor (MOSFET), são extremamente popular.

• Funções lógicas digitais e memórias podem ser

implementadas com circuitos que utilizam exclusivamente
MOSFETS.

• A maioria dos CIs VLSI (Very Large Scale Integration) são

feitos utilizando-se a tecnologia MOS.

3
Introdução

A lei de Moore afirma que o número de transistores que podem ser colocados em
um circuito integrado dobra a cada 18 meses. Batizada em 1965 em homenagem a
seu criador, Gordon E. Moore, um dos fundadores da Intel, a lei é válida até hoje
graças à produção de dispositivos cada vez menores.

4
Introdução

5
Estrutura e Operação Física do Dispositivo

0,1 μm ≤ L ≤ 3 μm Espessura
2 nm ≤ do oxido ≤ 50 nm
0,2 μm ≤ W ≤ 100 μm

Figure 4.1 Estrutura físsica do transistor NMOS tipo crescimento. : (a) perspective view; (b) cross-section. Typically L = 0.1 to 3 mm, W
= 0.2 to 100 mm, and the thickness of the oxide layer (tox) is in the range of 2 to 50 nm. 6
Estrutura e Operação Física do Dispositivo
Operação sem tensão de porta ou de gate

Resistência do canal = 1012 Ω

Figure 4.2 The enhancement-type NMOS transistor with a positive voltage applied to the gate. An n channel is induced at
the top of the substrate beneath the gate. 7
Estrutura e Operação Física do Dispositivo
Criando um canal para a circulação da corrente

Vt – tensão de limiar ou threshold voltage

Vt = 0,5 a 1 V

Figure 4.2 The enhancement-type NMOS transistor with a positive voltage applied to the gate. An n channel is induced at
the top of the substrate beneath the gate. 8
Estrutura e Operação Física do Dispositivo
Aplicando um pequeno valor de VDS

Canal n induzido

VGS > Vt e
Condutância controlada por VGS
VDS pequeno

Figure 4.3 An NMOS transistor with vGS > Vt and with a small vDS applied. The device acts as a resistance whose value is determined by
vGS. Specifically, the channel conductance is proportional to vGS – Vt’ and thus iD is proportional to (vGS – Vt) vDS. Note that the depletion
region is not shown (for simplicity). 9
Estrutura e Operação Física do Dispositivo

vGS – Vt = tensão efetiva de gate

Figure 4.4 The iD–vDS characteristics of the MOSFET in Fig. 4.3 when the voltage applied between drain and source, vDS,
is kept small. The device operates as a linear resistor whose value is controlled by vGS. 10
Estrutura e Operação Física do Dispositivo
A operação com um aumento de VDS

VGS > Vt e VDS ⇑

Estreitamento do canal

Figure 4.5 Operation of the enhancement NMOS transistor as vDS is increased. The induced channel acquires a tapered
shape, and its resistance increases as vDS is increased. Here, vGS is kept constant at a value > Vt. 11
Estrutura e Operação Física do Dispositivo
Corrente de dreno iD vs a tensão dreno-fonte vDS , para vGS > Vt

Figure 4.6 The drain current iD versus the drain-to-source voltage vDS for an enhancement-type NMOS transistor operated with vGS >
Vt. 12
Estrutura e Operação Física do Dispositivo
Corrente de dreno iD vs a tensão dreno-fonte vDS , para vGS > Vt

vGD  Vt
vGS  vDS  Vt

Figure 4.7 Increasing vDS causes the channel to acquire a tapered shape. Eventually, as vDS reaches vGS – Vt’ the channel is pinched off
at the drain end. Increasing vDS above vGS – Vt has little effect (theoretically, no effect) on the channel’s shape.
13
Estrutura e Operação Física do Dispositivo
Determinação da relação iD vs vDS

Figure 4.8 Derivation of the iD–vDS characteristic of the NMOS transistor.

14
Estrutura e Operação Física do Dispositivo
Determinação da relação iD vs vDS


Cox  ox Capacitância por unidade de área na região do canal
tox

 ox  3,45 1011 F / m Permissividade do óxido de silício

tox Espessura da camada de óxido de silício

A capacitância da faixa de largura dx é igual a CoxWdx

A quantidade de carga no canal, nesta região é igual a capacitância desta faixa

[vGS  v( x)  Vt ]
multiplicada pela tensão efetiva no canal neste ponto (Q=CV)

dq  Cox (Wdx)[vGS  v( x)  Vt ]

O campo elétrico produzido pela tensão vDS no ponto x é igual a:

dv( x )
E( x)  
dx
15
Estrutura e Operação Física do Dispositivo
Determinação da relação iD vs vDS
O campo elétrico E(x) faz com que a carga dq se mova em direção ao dreno com uma
velocidade:
dx dv( x )
  mn E ( x )  mn
dt dx

A corrente de deriva ou drift resultante pode ser calculada como:

dq dq dx dv( x )
i    mnCoxW [vGS  v( x )  Vt ]
dt dx dt dx

A corrente de dreno é então:

dv( x )
iD  i  mnCoxW [vGS  v( x )  Vt ]
dx

Rearranjando esta equação:

iDdx  mnCoxW [vGS  v( x)  Vt ]dv( x)

16
Estrutura e Operação Física do Dispositivo

Integrando de x = 0 até x = L correspondendo a v(0) = 0 até v(L) = vDS

L vDS

i
0
D dx  m C
0
n W [vGS  v( x)  Vt ]dv( x)
ox

Temos a equação do FET na região de triodo:

W 1 2
iD  ( mnCox )( )[(vGS  Vt )vDS  vDS ]
L 2

Para a região de saturação tem-se vDS  vGS  Vt

1 W
iD  ( mnCox )( )(vGS  Vt )2
2 L

K n'  mnCox éo Parâmetro de transcondutância do processo

17
Estrutura e Operação Física do Dispositivo

18
O MOSFET canal p

Figure 4.9 Cross-section of a CMOS integrated circuit. Note that the PMOS transistor is formed in a separate n-type region, known
as an n well. Another arrangement is also possible in which an n-type body is used and the n device is formed in a p well. Not shown
are the connections made to the p-type body and to the n well; the latter functions as the body terminal for the p-channel device.
19
As características de corrente-tensão

Figure 4.10 (a) Circuit symbol for the n-channel enhancement-type MOSFET. (b) Modified circuit symbol with an arrowhead on the
source terminal to distinguish it from the drain and to indicate device polarity (i.e., n channel). (c) Simplified circuit symbol to be used
when the source is connected to the body or when the effect of the body on device operation is unimportant. 20
As características de iD x vDS

1 W
iD  K n' ( )(vGS  Vt )2
2 L

W  1 2 
iD  K n' ( ) (vGS  Vt )vDS  vDS 
L  2 

W
iD  K n' ( )(vGS  Vt )vDS
L

Figure 4.11 (a) An n-channel enhancement-type MOSFET with vGS and vDS applied and with the normal directions of current flow
indicated. (b) The iD–vDS characteristics for a device with k’n (W/L) = 1.0 mA/V2. 21
As características de iD x vDS

1 W
iD  K n' ( )(vGS  Vt )2
2 L

W  1 2 
iD  K n' ( ) (vGS  Vt )vDS  vDS 
L  2 

W
iD  K n' ( )(vGS  Vt )vDS
L

1 1
rDS  
W W
K n' (VGS  Vt ) K n' VOV
L L

VOV  VGS  Vt Sobre tensão de condução gate-fonte

22
As características de iD x vDS

Região de saturação ou ativa

1 W
iD  K n' ( )(vGS  Vt )2
2 L

Figure 4.12 The iD–vGS characteristic for an enhancement-type NMOS transistor in saturation (Vt = 1 V, k’n W/L = 1.0 mA/V2).
23
As características de iD x vDS
Modelo equivalente de Circuito para grandes sinais do MOSFET

1 1
1 W
iD  K n' ( )(vGS  Vt )2 rDS  
W ' W
2 L K (VGS  Vt )
'
n K n VOV
L L

Figure 4.13 Large-signal equivalent-circuit model of an n-channel MOSFET operating in the saturation region.
24
As características de iD x vDS

Figure 4.14 The relative levels of the terminal voltages of the enhancement NMOS transistor for operation in the triode region and in
the saturation region. 25
A resistência de saída finita na saturação
Resistência de saída finita na saturação

1 ' W
iD  K n ( )(vGS  Vt )2
2 L

Figure 4.15 Increasing vDS beyond vDSsat causes the channel pinch-off point to move slightly away from the drain, thus reducing the
effective channel length (by DL). 26
A resistência de saída finita na saturação
Resistência de saída finita na saturação

L  L  L 1 ' W  ' 
iD  K n ( )1  vDS (vGS  Vt ) 2
2 L  L 
1 ' W
iD  K n ( )(vGS  Vt ) 2
2 L  L
  '
  
1 ' W  1  L
iD  K n ( ) (vGS  Vt ) 2
2 L   L  
1    iD  K n' ( )(vGS  Vt ) 2 1  vDS 
1 W
  L  2 L

1 ' W  L  VA 
1
iD  K n ( )1  (vGS  Vt ) 2
2 L  L  

L  1 1 ' W 1
L iD  K n ( )(vGS  Vt ) (1  vDS )
2

2 L VA
L  'vDS
27
A resistência de saída finita na saturação
Tensão de Early (J. M. Early) = VA

VA VA
ro  
I D 1 K ' (W )(v  V )2
n GS t
2 L

1 W
I D  K n' ( )(vGS  Vt )2
2 L

ID 1 1 W 1
iD  I D  vDS  I D (1  vDS )  K n' ( )(vGS  Vt )2 (1  vDS )
VA VA 2 L VA
Figure 4.16 Effect of vDS on iD in the saturation region. The MOSFET parameter VA depends on the process technology and, for a
given process, is proportional to the channel length L. 28
A resistência de saída finita na saturação
Tensão de Early (J. M. Early) = VA

VA VA
ro  
I D 1 K ' (W )(v  V )2
n GS t
2 L

Figure 4.17 Large-signal equivalent circuit model of the n-channel MOSFET in saturation, incorporating the output resistance ro. The
output resistance models the linear dependence of iD on vDS and is given by Eq. (4.22). 29
As características do MOSFET canal p

Figure 4.18 (a) Circuit symbol for the p-channel enhancement-type MOSFET. (b) Modified symbol with an arrowhead on the source
lead. (c) Simplified circuit symbol for the case where the source is connected to the body. (d) The MOSFET with voltages applied and
the directions of current flow indicated. Note that vGS and vDS are negative and iD flows out of the drain terminal. 30
As características do MOSFET canal p

Região de Triodo  canal p: vDS  vGS  Vt vGS  Vt

' W 1 2
iD  K p ( )[(vGS  Vt )vDS  vDS ]
L 2

Região de Saturação  canal p: vDS  vGS  Vt vGS  Vt

1 ' W
iD  K p ( )(vGS  Vt ) 2 (1  vDS )
2 L

31
As características do MOSFET canal p

Figure 4.19 The relative levels of the terminal voltages of the enhancement-type PMOS transistor for operation in the triode region
and in the saturation region.

32
As características do MOSFET canal p

Figure E4.8

33
A função do substrato – O efeito de corpo

Em um circuito integrado do tipo NMOS o substrato é conectado à

tensão mais negativa do circuito, impedindo assim a condução do diodo
de substrato para fonte.

Esta polarização reversa (VSB) tem como efeito, a redução da

profundidade do canal, afetando portanto a corrente de dreno.

O efeito de VSB é geralmente representado como uma variação na

tensão de limiar. Pode ser mostrado que o aumento da tensão de
polarização reversa no substrato VSB provoca o aumento de Vt

34
O efeito da temperatura
Vt – diminui ~ 2 mV para cada 1oC de aumento da temperatura.

K’ – diminui com o aumento da temperatura.

Com o aumento da temperatura iD diminui.

35
Breakdown (Avalanche)

1 – A junção pn entre dreno e substrato entra em avalanche para tensões

entre 20 V e 150 V.

2 – Quando a tensão entre gate e fonte atinge 30 V, rompe-se a rigidez

dielétrica do óxido de silício na região do canal, danificando
definitivamente o dispositivo.
Isto também, pode ocorrer, pela eletricidade estática.

36
Sumário das características corrente-tensão do MOSFET

Table 4.1

37
Exemplo 4.2
Projete o circuito de forma a que:
ID = 0,4 mA e VD = 0,5V
Dados do Tr. NMOS: Vt = 0,7 V; μnCox = 100 μA/V2; L = 1 µm; W = 32 µm

1 W 2  0,4
I D  K n' ( )(vGS  Vt )2  vGS  vt
2 L 100  32
1
(vGS  Vt )  0,5V

vGS  0,5V  0,7  1,2V

VS  VSS
RS   3,25k
ID

VDD  VD
RD   5k
ID

Figure 4.20 Circuit for Example 4.2. 38

Exemplo 4.3
Projete o circuito de forma a que: ID = 80 µA. Calcule R e VD.
Dados: Vt = 0,6 V; μnCox = 200 μA/V2; L = 0,8 µm; W = 4 µm

1 W
iD  ( mnCox )( )(vGS  Vt )2
2 L

2iD
 (vGS  Vt )  VOV  0,4V
W
( m nCox )( )
L

VGS  Vt  VOV  1V

VDD  VD
RD   1k
ID

Figure 4.21 Circuit for Example 4.3. 39

Exemplo 4.12
A partir do ex. anterior, com R = 25 KΩ, ID = 80 µA em Q1: Calcular a ID em Q2.
Considere: Vt = 0,6 V; μnCox = 200 μA/V2; L = 0,8 µm; W = 4 µm

ID=80uA

Figure E4.12
40
Exemplo 4.4
Considerando VD = 0,1V, projete o circuito abaixo. Qual a resistência entre dreno e
source neste ponto de operação?. Dados: Vt = 1 V; K’n(W/L) = 1 mA/V2

Figure 4.22 Circuit for Example 4.4.

41
Exemplo 4.5
Exemplo 4.5: Faça a analise o circuito: Dados: Vt = 1 V; K’n(W/L) = 1 mA/V2

Figure 4.23 (a) Circuit for Example 4.5. (b) The circuit with some of the analysis details shown. 42
Exemplo 4.6
Projetar o circuito com o transistor operando na região de saturação com VD = 3 V e
ID = 0,5 mA.
Qual a máxima resistência RD que ainda mantém o transistor na região de saturação?
Dados: Vt = -1 V, K’p(W/L) = 1 mA/V2

Figure 4.24 Circuit for Example 4.6. 43

Exemplo 4.7
Exemplo 4.7: Calcule iDN, iDP e vo para: vI = 0 V, 2,5 V e -2,5 V.
Dados: Vtn = - Vtp = 1 V; K’n(W/L) = K’p(W/L) =1 mA/V2

Figure 4.25 Circuits for Example 4.7. 44

Ex. 4.16
Calcule iDN, iDP e vo para: vI = 0 V, 2,5 V e -2,5 V
Dados: Vtn = - Vtp = 1 V; K’n(W/L) = K’p(W/L) =1 mA/V2

Figure E4.16

45
O MOSFET: como amplificador e como chave
Característica de Transferência  Operação em grandes sinais  POLARIZAÇÃO

VDD 1
iD   vDS
RD RD

Figure 4.26 (a) Basic structure of the common-source amplifier. (b) Graphical construction to determine the transfer characteristic of
the amplifier in (a). 46
Derivação gráfica da característica de transferência

VDD 1
iD   vDS
RD RD

dvo
Av 
dt vi VIQ
Ganho do Amplificador

47
Expressões analíticas para a característica de transferência

Segmento na região de corte  XA , W

Av   RD mnCox (vI  Vt ) 2
vi ≤ Vt e vO=VDD L

Segmento na região de saturação –AQB, 2(VDD  VOQ ) 2VRD

Av   
VIQ  Vt VOV
vi≥Vt e vO ≥ vi-Vt

1 W
iD  ( mnCox )( )(vI  Vt ) 2
2 L

vO  VDD  RDiD

1 W
vO  VDD  RD ( mnCox )( )(vI  Vt ) 2
2 L

dvo
Av 
dt vi VIQ
48
Expressões analíticas para a característica de transferência

Segmento na região de triodo  BC,

rDS
vI ≥ Vt e vO ≤ vI-Vt vO  VDD
rDS  RD
W  1 2
iD  mnCox (
 Iv  Vt ) vo  vO 
L  2 

W  1 2
vO  VDD  RD mnCox (
 Iv  Vt ) vo  vO 
L  2 
W
vO  VDD  RD mnCox (vI  Vt )vo
L
VDD
vO 
W
1  RD m nCox (vI  Vt )
L
1
rDS 
W
m nCox (vI  Vt )
L 49
Derivação gráfica da característica de transferência

Figure 4.27 Two load lines and corresponding bias points. Bias point Q1 does not leave
sufficient room for positive signal swing at the drain (too close to VDD). Bias point Q2 is too close
to the boundary of the triode region and might not allow for sufficient negative signal swing.
50
Exemplo 4.8
Considerando VDD = 10V, RD=18 k, Vt = 1 V; K’n(W/L) = 1 mA/V2, analise o circuito.

Figure 4.28 Example 4.8.

51
Polarização de circuitos amplificadores MOS
Fixando a tensão VGS

1 W
I D  mnCox (VGS  Vt )2
2 L
Vt, Cox, W e L variam de transistor
para transistor da mesma família

Vt, e μn variam com a temperatura.

Figure 4.29 The use of fixed bias (constant VGS) can result in a large variability in the value of ID. Devices 1 and 2
represent extremes among units of the same type. 52
Polarização de circuitos amplificadores MOS
Fixando a tensão VG e resistor de fonte RS

VG  VGS
ID 
RS

VG  VGS  I D RS

53
Polarização de circuitos amplificadores MOS
Fixando a tensão VG e resistor de fonte RS

VSS  VGS
ID 
RS

Figure 4.30 Biasing using a fixed voltage at the gate, VG, and a resistance in the source lead, RS: (a) basic
arrangement; (b) reduced variability in ID; (c) practical implementation using a single supply; (d) coupling of a
signal source to the gate using a capacitor CC1; (e) practical implementation using two supplies. 54
Polarização de circuitos amplificadores MOS: Exemplo 4.9
Projete o circuito para ter: ID = 0,5 mA. O circuito tem os seguintes valores: VDD = 15 V;
Vt = 1 V; K’n(W/L) = 1 mA/V2
Qual a variação de ID quando o MOSFET é trocado por outro com Vt = 1,5 V?

Figure 4.31 Circuit for Example 4.9. 55

Polarização de circuitos amplificadores MOS
Polarização com resistor de realimentação entre dreno e gate

VDD  VGS
ID 
RD

Figure 4.32 Biasing the MOSFET using a large drain-to-gate feedback resistance, RG.

56
Polarização de circuitos amplificadores MOS
Polarização com fonte de corrente constante

VDD  VSS  VGS

I REF 
R

1 W 
I D 2  K n'   (VGS  Vt )2
2  L 2
1 W 
I D1  K n'   (VGS  Vt )2
2  L 1

(W / L )2
I D 2  I REF
(W / L )1

Figure 4.33 (a) Biasing the MOSFET using a constant-current source I. (b) Implementation of the constant-current source I
using a current mirror. 57
Operação em pequenos sinais e Modelos: Sinal de corrente no dreno

Análise C.C.
1 W
I D  K n' (VGS  Vt )2 VD  VGS  Vt
2 L

Introduzindo agora o sinal: vGS  VGS  vgs

vGS =VGS + vgs
1 W
iD  K n' (VGS  vgs  Vt )2
2 L

1 W W 1 W
iD  K n' (VGS  Vt )2  K n' (VGS  Vt )vgs  K n' vgs 2
2 L L 2 L

corrente c.c. de polarização: ID

distorção
amplificação

Figure 4.34 Conceptual circuit utilized to study the operation of the MOSFET as a small-signal amplifier. 58
Operação em pequenos sinais e Modelos

Condição de pequenos sinais:

K n'
W 1 W
(VGS  Vt )vgs  K n' vgs 2  vgs  2(VGS  Vt ) vgs  2VOV
L 2 L

Desprezando o termo de distorção:

iD  I D  id
W
id  K n' (VGS  Vt )vgs  g mvgs
L

W W
Ganho de transcondutância g m  K n' (VGS  Vt )  K n' VOV
L L

59
Operação em pequenos sinais e Modelos

id
gm 
vGS vGS VGS

1 W W
iD  K n' (VGS  vgs  Vt )2 id  K n' (VGS  Vt )vgs  g mvgs
2 L L

1 'W 'W 1 ' W 2 g  id  K ' W (V  V )  K ' W V

iD  K n (VGS  Vt )  K n (VGS  Vt )vgs  K n vgs
2
m n GS t n OV
2 L L 2 L vgs L L

60
Operação em pequenos sinais e Modelos: Ganho de tensão

vD  VDD  RD ( I D  id )

vd  id RD   g m RD vgs

id  g mvgs

vd
Av    g m RD
vgs

Figure 4.36 Total instantaneous voltages vGS and vD for the circuit in Fig. 4.34. 61
Modelos equivalentes de circuitos para pequenos sinais

id  g mvgs

i W 2I D VA VA
g m  d  K n' (VGS  Vt )  ro  
vgs L VGS  Vt I D 1 K ' (W )(v  V ) 2
n GS t
2 L

Figure 4.37 Small-signal models for the MOSFET: (a) neglecting the dependence of iD on vDS in saturation (the channel-length modulation
effect); and (b) including the effect of channel-length modulation, modeled by output resistance ro = |VA| /ID. 62
Exemplo 4.10
Analisar o circuito e determinar o ganho, resistência de entrada e máxima excursão do
sinal de saída. Vt = 1,5 V; K’n(W/L) = 0,25 mA/V2 ; VA = 50V

63
Figure 4.38 Example 4.10: (a) amplifier circuit; (b) equivalent-circuit model.
Exemplo 4.10

I D  12 0,25  VGS  1,5

2 Do circuito com modelo:

VGS  VD i vO   g mvgs RD ro RL 

RD  0

I D  0,125  VD  1,5   g m RD ro RL 

vO vO
2
Av  
vi vgs
VD  15  RD I D  15  10k  I D Av  3,3 V V

I D  1,06mA e VD  4,4V
Rin = ?

ii  vi  vO  RG  1 3,3

W vi
g m  K n' (VGS  Vt )  0,725 mA
L V RG
vi RG
VA 50 Rin    2,33M
ro    47k ii 4,3
I D 1,06

64
O Modelo equivalente T

Figure 4.39 Development of the T equivalent-circuit model for the MOSFET. For simplicity, ro 65
O Modelo equivalente T

66
Figure 4.40 (a) The T model of the MOSFET augmented with the drain-to-source resistance ro. (b) An alternative representation of the T model.
O Modelo considerando o efeito de corpo

iD
g mb 
vBS vGS  const . Transcondutância do corpo
v DS  const .

Figure 4.41 Small-signal equivalent-circuit model of a MOSFET in which the source is not connected to the body. 67
O Modelo considerando o efeito de corpo

68
Modelos equivalentes

vbs  0

Table 4.2 69
Amplificadores MOS de um único estágio
A topologia básica Amplificadores MOS de um único estágio

Figure 4.42 Basic structure of the circuit used to realize single-stage discrete-circuit MOS amplifier configurations. 70
Amplificadores MOS de um único estágio
Determine VOV, VGS, VS, VD. Calcule gm e ro.
Considerando: Vt = 1,5 V; K’n(W/L) = 1 mA/V2; VA = 50V

Figure E4.30 71
Características dos Amplificadores

Table 4.3 72
Características dos Amplificadores – circuitos equivalentes

73
Amplificador Fonte comum – FC: ANÁLISE
1 – Análise do amplificador para
grandes sinais: polarização do
ampli. Vsig=0, capacitores são
abertos;
2 – Obter os valores de: ID, gm, ro
3 – Análise do amplificador em pq.
Sinais: Fontes VCC são aterradas e
as fontes ICC são abertas, cap. SC;
4 – Substituir o transistor por seu
modelo em pq. sinal;
5 – Obter: ganhos, Rin, Rout, etc.

Figure 4.43 (a) Common-source amplifier based on the circuit of Fig. 4.42. (b) Equivalent circuit of the amplifier for small-signal analysis. 74
Amplificador Fonte comum - FC

Figure 4.43 (c) Small-signal analysis performed directly on the amplifier circuit with the MOSFET model implicitly utilized. 75
Amplificador Fonte comum com resistência de fonte

ro=∞

Figure 4.44 76
Amplificador Porta (Gate) comum - PC

Figure 4.45 (a) A common-gate amplifier based on the circuit of Fig. 4.42. (b) A small-signal equivalent circuit of the amplifier in (a). 77
Amplificador Gate comum - PC

Amplificador gate comum com sinal de entrada em corrente 78

Amplificador dreno comum ou seguidor de fonte

Figure 4.46 (a) A common-drain or source-follower amplifier. (b) Small-signal equivalent-circuit model.. 79
Amplificador dreno comum ou seguidor de fonte

80
(c) Small-signal analysis performed directly on the circuit. (d) Circuit for determining the output resistance Rout of the source follower
Características dos amplificador MOSFET

Fonte comum

Fonte comum com resistência da fonte

Table 4.4 81
Características dos amplificador MOSFET

Porta comum

Dreno comum

82
Cap. Internas do MOSFET – Modelo para altas frequências
Efeito capacitivo da porta

1. Operação na região de TRIODO, vDS pequenos  canal uniforme

Cgs  Cgd  12 WLCox

2. Operação na região de SATURAÇÃO, vDS  canal triangular - estrangulamento

C gs  23 WLCox
Região de saturação
C gd  0

3. Operação na região de CORTE,

C gs  C gd  0
C gb  WLCox Região de corte

4. Capacitância de sobreposição, componente capacitiva adicional a Cgs e Cgd

Cov  WLovCox Tipicamente, Lov=0,05 a 0,1 L

83
Cap. Internas do MOSFET – Modelo para altas frequências
Capacitâncias de junção

Csb0
Csb 
V
1  SB
V0

Cdb0
Cdb 
V
1  DB
V0

84
Modelo para altas frequências do MOSFET

Figure 4.47 (a) High-frequency equivalent circuit model for the MOSFET. (b) The equivalent circuit for the case in which the source is
connected to the substrate (body). (c) The equivalent circuit model of (b) with Cdb neglected (to simplify analysis). 85
A frequência de ganho unitário do MOSFET (fT)

Ii gm
I O  g m  sCgdVgs Vgs  T 
s(C gs  C gd ) (C gs  C gd )

I O  g mVgs Io

gm
fT 
gm
I i s(C gs  C gd ) 2 (C gs  C gd )

Figure 4.48 Determining the short-circuit current gain Io /Ii.

86
Modelo para altas frequências do MOSFET

Table 4.5 87
Resposta em frequência do amp. FC MOSFET

Elementos que atuam

em baixas freqüências

VO RG
AM   g m (ro RD RL )
Vsig RG  Rsig

BW  f H  f L
Elementos que atuam
em altas freqüências

f L  f H
BW  f H

Amplificador genérico

88
Resposta em frequência do amp. FC MOSFET

AM

FH(s)  1 FL(s)  1 ; FH(s)  1 FL(s)  1

A(s)  AM.FL(s) A(s)  AM A(s)  AM.FH(s)

L H
Faixa de passagem:
BW  H  L Função Ganho A(s)
A(s) =AM.FL(s).FH(s)
Produto de ganho-faixa de passagem

PFB Ξ AM.ωH
89
Resposta em frequência do amp. FC MOSFET

VO RG
AM   g m (ro RD RL )
Vsig RG  Rsig

BW  f H  f L

f L  f H
BW  f H

Figure 4.49 (a) Capacitively coupled common-source amplifier. (b) A sketch of the frequency response of the amplifier in (a)
delineating the three frequency bands of interest. 90
A resposta em alta frequência

Figure 4.50 Determining the high-frequency response: (a) equivalent circuit; (b) the circuit of (a) simplified at the input and the output; 91
A resposta em alta frequência
Teorema de Miller
I1 I2
1 I1 Y I2 2
+ +
+ + Y1 Y2
V1 V2=K V1  V1 V2=K V1

- - - -

Nó 1
Y1V1  I1
I1  Y V1  V2   YV1 1  K 
Y1  Y 1  K 

Nó 2
Y2V2  I 2

I 2  Y V2  V1   YV2 1  1
K
 
Y2  Y 1  1 
K
92
A resposta em alta frequência
Aplicação do Teorema de Miller sobre Cgd
Vo   g m  vgs  RL'
Vo
Av    g m  RL'
vgs

Filtro passa baixa

CT
Ceq  C gd (1  K )
Ceq  C gd (1  g m  RL' )  C gd
'

CT  C gs  Ceq (1  g m RL' )
CT  C gs  C gd (1  g m  RL' )

1 1
H  ; AH  AM 
CT  RS 1 s
H
93
A resposta em ALTA frequência

Figure 4.50 (Continued) (c) the equivalent circuit with Cgd replaced at the input side with the equivalent capacitance Ceq;
(d) the frequency response plot, which is that of a low-pass single-time-constant circuit. 94
A resposta em BAIXA frequência

Figure 4.51 Analysis of the CS amplifier to determine its low-frequency transfer function. For simplicity, ro is neglected.

95
A resposta em BAIXA frequência

RG RD
Vg ( s)  Vsig I O ( s)   I d
1
1 RD   RL
RG   Rsig sCC 2
sCC1

Vg ( s)  Vsig
RG s VO  I O RL
RG  Rsig s  1
CC1 ( RG  Rsig ) RD s
VO ( s)   I d
RD  RL s  1
1
P1  0  CC 2 RD  RL 
CC1 ( RG  Rsig )

1
P3 
Vg CC 2 RD  RL 
I d (s) 
1 1

g m sCs

VO  s  s  s 
I d ( s)  g mVg
s  AO    
g
s m
Vsig  s  P1  s  P 2  s  P 3 
Cs
 RG 
P 2
g
 m AO   g ( R R ) 
R R  m D L
Cs  G sig 

96
A resposta em BAIXA frequência

Figure 4.52 Sketch of the low-frequency magnitude response of a CS amplifier for which the three break frequencies are
sufficiently separated for their effects to appear distinct. 97
Inversor Lógico Digital CMOS

Figure 4.53 The CMOS inverter. 98

Inversor Lógico Digital CMOS – Operação do circuito - QN

1
rDSN 
 ' W  
k 
 n L  (VDD  Vtn 
)
   n 

Figure 4.54 Operation of the CMOS inverter when vI is high: (a) circuit with vI = VDD (logic-1 level, or VOH); (b)
graphical construction to determine the operating point; (c) equivalent circuit. 99
Inversor Lógico Digital CMOS – Operação do circuito - QP

1
rDSP 
 ' W  
(V 
 p   DD tp 
k V )
  L  p 

Figure 4.55 Operation of the CMOS inverter when vI is low: (a) circuit with vI = 0 V (logic-0 level, or VOL); (b) graphical
construction to determine the operating point; (c) equivalent circuit. 100
Características de transferência de tensão
Para QN

Para QP

Figure 4.56 The voltage transfer characteristic of the CMOS inverter. 101
Características de transferência de tensão

Figure 4.56 The voltage transfer characteristic of the CMOS inverter. 102
Operação Dinâmica

Figure 4.57 Dynamic operation of a capacitively loaded CMOS inverter: (a) circuit; (b) input and output waveforms;
(c) trajectory of the operating point as the input goes high and C discharges through QN; (d) equivalent circuit during the
capacitor discharge. 103
Operação Dinâmica

Figure 4.58 The current in the CMOS inverter versus the input voltage.

104
Sumário das características do Inversor Lógico Digital CMOS

105
O MOSFET tipo Depleção

Figure 4.59 (a) Circuit symbol for the n-channel depletion-type MOSFET. (b) Simplified circuit symbol applicable for the
case the substrate (B) is connected to the source (S). 106
O MOSFET tipo Depleção

Figure 4.60 The current-voltage characteristics of a depletion-type n-channel MOSFET for which Vt = –4 V and kn(W/L) = 2 mA/V2:
(a) transistor with current and voltage polarities indicated; (b) the iD–vDS characteristics; (c) the iD–vGS characteristic in saturation. 107
O MOSFET tipo Depleção

Figure 4.61 The relative levels of terminal voltages of a depletion-type NMOS transistor for operation in the triode and the
saturation regions. The case shown is for operation in the enhancement mode (vGS is positive).

108
O MOSFET tipo Depleção

Figure 4.62 Sketches of the iD–vGS characteristics for MOSFETs of enhancement and depletion types, of both polarities
(operating in saturation). Note that the characteristic curves intersect the vGS axis at Vt. Also note that for generality
somewhat different values of |Vt| are shown for n-channel and p-channel devices.

109
O MOSFET tipo Depleção

Figure E4.51

110
O MOSFET tipo Depleção

Figure E4.52

111
 Simulação para o
PSPICE

Figure 4.63 Capture schematic of the CS amplifier in Example 4.14. 112

Parâmetros do MOSFET para o SPICE

113
Figure 4.64 Frequency response of the CS amplifier in Example 4.14 with CS = 10 mF and CS = 0 (i.e., CS removed). 114
Problemas sobre o MOSFET

Problema 4.16
Para um transistor NMOS com Vt = 0,8 V, operando com VGS na faixa de 1,5 a
4V, qual é o maior valor de vDS para o qual o canal permanece contínuo?

Para que o canal permaneça continuo e necessário

que: VDS≤VGS-Vt, portanto:
VDSmax=1,5-0,8=0,7V

115
Problemas sobre o MOSFET

VGD≤Vt para a região

de saturação

Figure P4.18

116
Problemas sobre o MOSFET

Prob. 4.19
Para um determinado MOSFET operando na região de saturação com vGS
constante, iD = 2 mA com vDS = 4V e 2,2 mA para vDS = 8V. Quais os valores
correspondentes de ro, VA e λ?

VDS 84
ro    20k
iD vGSconst
2.2  2

VA+4=2mA x ro=40VVA=36V

117
4.16 Diversos transistores NMOS e PMOS foram medidos como mostrado na tabela a seguir. Para cada transistor, encontre o
valor de mCoxW/L e Vt que se aplicam e completam a tabela com V em volts, I em mA e mCoxW/L em mA/V2.

Caso Tran VS VG VD ID Tipo Mod mCox Vt

sisto o W/L
r
a 1 0 2 5 100 N sat 200 1
1 0 3 5 400 N sat 200 1
b 2 5 3 –4,5 50 P sat 400 -1.5
2 5 2 –0,5 450 P sat 400 -1.5
c 3 5 3 4 200 P sat 400 -1
3 5 2 0 800 P sat 400 -1
d 4 –2 0 0 72 N sat 100 0.8
4 –4 0 –3 270 N tri 100 0.8

118
Problemas sobre o MOSFET

Figure P4.33

119
Problemas sobre o MOSFET
Prob. D4.36
O transistor PMOS da figura tem Vt = -0,7V, µpCox = 60 µA/V2, L = 0,8 µm e λ= 0.
Determine os valores de W e R para estabelecer uma corrente de dreno de 115 µA e
uma tensão VD = 3,5 V.

3,5
R  3,04k
0,115

0,115mA  12 60 x10 3 x 0W,8 (1.5  (0,7)) 2

W  4,8mm

Figure P4.36

120
Problemas sobre o MOSFET
Prob. D4.37
Os transistores NMOS da figura tem Vt = 1V, µnCox = 120 µA/V2, L1 = L2 = 1,0
µm e λ= 0. Determine os valores de W 1, W2 e R para estabelecer a corrente e
tensões indicadas.

VGS1  1,5V ,
W1
120mA  0,5 x120 x (1,5  1) 2  W1  8mm
1

VGS 2  1,5  1,5  2V ,

W2
120mA  0,5 x120 x (2  1) 2  W2  2mm
1

5  3,5
R  12,5k
0,120
Figure P4.37 121
Problemas sobre o MOSFET
Prob. D4.38
Os transistores NMOS da figura tem Vt = 1V, µnCox = 120 µA/V2, L1 = L2 = L3 = 1,0 µm e
λ= 0. Determine W 1, W 2 e W 3 para estabelecer a corrente e tensões indicadas.

VGS1  1,5V ,
W1
120mA  0,5 x120 x (1,5  1) 2  W1  8mm
1

VGS 2  2V ,
W1
120mA  0,5 x120 x (2  1) 2  W1  2mm
1

VGS 3  1,5V ,
 W1  8mm

Figure P4.38

122
Problemas sobre o MOSFET
Prob. D4.41
O transistor NMOS da figura tem Vt = 1V, µnCox = 100 µA/V2 e λ= 0. Determine os
valores de W/L e R para obter rDS = 50 Ω e vo = 50 mV quando vI = VDD = 5V.

VDS 0,05
rDS  50   ID   1mA
VI  VGS  5V ID 50
VO  VDS  50mV 5  50mV
R  4,95k
I

VDS  VGS  Vt  Reg. triodo

W 1 2
iD  K 'p ( )[(vGS  Vt )vDS  vDS ]
L 2

W  50mV 2 
3
1  100 x10  (5  1) x50mV  
L  2 
W
 50
L

Figure P4.41 123

Problemas sobre o MOSFET
Prob. 4.42 + 4.43
Nos circuitos mostrados abaixo |Vt| = 2V, K’W/L = 1 mA/V2 e λ= 0.
(a) Encontre as tensões indicadas de V1 a V7.
(b) Em cada um dos circuitos, substitua a fonte de corrente por um resistor. Selecione o
valor do resistor de forma que a corrente resultante seja tão próxima quanto possível da
corrente a fonte de corrente original.

Figure P4.42 124

Problemas sobre o MOSFET
Prob. 4.42 - Nos circuitos deste exercício, Vt = 1V, K’W/L = 0,4 mA/V2 e λ= 0.
Determine as tensões indicadas.

Figure P4.43 125

Problemas sobre o MOSFET

Prob. 4.44 - Nos circuitos mostrados abaixo |Vt| = 1V, K’W/L = 2 mA/V2 e λ= 0.
Encontre as tensões indicadas de V1 a V5.

V2  (5)
VGS 2  V2 , I   0,5 x 2 x(V2  1) 2
1k
 V2  5  V22  2V2  1
V22  V2  4  V2  1,55V ou V2   2,56V
X ok!

V2  (5)
iD1  iD 2   0,5 x 2 x(5  V1  1) 2
1k
2,44  (4  V1 ) 2 V1  2,44V ou 5,56V
ok! X

Figure P4.44 126

Problemas sobre o MOSFET
Prob. *4.21 - Para o transistor PMOS no circuito mostrado na Figura P4.45,
k’P = 8 mA/V2, W/L = 25 e Vtp = 1 V. Para I = 100 mA, encontre as tensões VSD e a
tensão VSG para R = 0, 10 k, 30 k e 100 k. Para qual valor de R  VSD = VSG? ,
VSD = VSG/2? VSD = VSG/10?

Figure P4.45 127

Problemas sobre o MOSFET
Prob. 4.46 – Para os circuitos indicados abaixo, |Vt| = 1V, µnCox = 2,5 µA/V2,
µpCox = 20 µA/V2, λ=0 L=10 µm e W = 30 μm. Determine as correntes e
tensões indicadas.

Figure P4.46 128

Problemas sobre o MOSFET

Prob. 4.47 – Para o circuito deste exercício, |Vt| = 1V, µnCox = 50 µA/V2, λ= 0,
L = 1 µm e W = 10 μm. Determine V2 e I2. Como estes valores mudam se os
transistores Q3 e Q4 tem W = 100 µm?

VG1=VD1 saturado. ID1=ID2, VGS1=VGS2=5/2=2,5V

10
I1  12 50 (2,5  1) 2  562,5mA
1

VGS3=VGS1=2,5V

VGS3=VGS4=2,5V

I2=562,5uA

V2=5-2,5=2,5V

Figure P4.47 129

Problemas sobre o MOSFET
Prob. 4.48 - No circuito deste exercício os transistores Q1 e Q2 tem, |Vt| = 1V, µnCox =
100 µA/V2, e λ= 0. Determine V1, V2 e V3 para:
a) (W/L)1 = (W/L)2 = 20
b) (W/L)1 = 1,5(W/L)2 = 20

Figure P4.48 130

Problemas sobre o MOSFET

Figure P4.54

131
Problemas sobre o MOSFET
Prob. D4.61 - Projete o circuito da figura para que o transistor opere na saturação com
VD superior a 1V do limite da região de triodo, com ID = 1 mA e VD = 3V, para cada um
dos seguintes dispositivos. Use uma corrente de 10 µA no divisor de tensão.

| Vt | 1V e k 'pW / L  0,5mA / V 2

| Vt | 2V e k 'pW / L  1,25mA / V 2

Figure P4.61

132
Problemas sobre o MOSFET

Figure P4.66

133
Problemas sobre o MOSFET

Figure P4.74

134
Problemas sobre o MOSFET

Figure P4.75

135
Problemas sobre o MOSFET

Figure P4.77

136
Problemas sobre o MOSFET

Figure P4.86

137
Problemas sobre o MOSFET

Figure P4.87

138
Problemas sobre o MOSFET

Figure P4.88

139
Problemas sobre o MOSFET

Figure P4.97

140
Problemas sobre o MOSFET

Figure P4.99

141
Problemas sobre o MOSFET

Figure P4.101

142
Problemas sobre o MOSFET

Figure P4.104

143
Problemas sobre o MOSFET

Figure P4.117

144
Problemas sobre o MOSFET

Figure P4.120

145
Problemas sobre o MOSFET

Figure P4.121

146
Problemas sobre o MOSFET

Figure P4.123
147