Manual en Español Sds2.en - Es

De servidor Intel® SDS2
Especificación técnica del producto
Número de pedido: A85874-002
revisión 1.2
2 de diciembre de, de 2002
Empresa Plataformas y Servicios de Marketing
Más manuales de usuario en ManualsBase.com

Revisión histórica De servidor Intel® SDS2
Revisión histórica
Fecha Número de modificaciones

revisión
09/20/2001 1.0 Versión inicial.
05/15/2002 1.1 Añadido Sección 13: Errata. Se han corregido errores de documentos diversos. Añadido Tabla 6.2.5.4:
Controlador de administración de placa base (BMC) Código de sonido Generación.
02.12.02 1.2 Agregado erratas 19-37 que se corrige con FAB5. Actualizado Tabla 6.2.5.4. Tabla 25 adicional.
ii revisión 1.2

De servidor Intel® SDS2 renuncias
renuncias
La información contenida en este documento se proporciona en relación con Intel ® productos. Sin licencia, expresa o implícita, por impedimento legal o
de otro tipo, a los derechos de propiedad intelectual se concede por el presente documento. Con excepción de lo estipulado en los términos y
condiciones de venta de estos productos de Intel, Intel no asume responsabilidad alguna, e Intel se exime de cualquier garantía expresa o implícita, en
relación con la venta y / o uso de productos Intel, incluida la responsabilidad o las garantías relativas a la aptitud para un propósito particular ,
comerciabilidad o infracción de cualquier patente, derecho de autor u otro derecho de propiedad intelectual. Los productos de Intel no están
destinados para su uso en aplicaciones médicas, de emergencia o de mantenimiento. Intel puede realizar cambios en las especificaciones y
descripciones de productos en cualquier momento y sin previo aviso.
Los diseñadores no deben basarse en la ausencia o las características de ninguna función o instrucción marcada como
"reservada" o "indefinido". Intel se reserva para una definición futura y no tendrá ninguna responsabilidad en cualquier conflicto o
incompatibilidad que surja de futuros cambios en ellas.
Este documento contiene información sobre los productos en la fase de diseño del desarrollo. No termines un diseño con esta
información. información revisada se publicará cuando el producto está disponible. Verifique con su oficina de ventas local que
tiene la última ficha técnica antes de finalizar un diseño.
La Junta SDS2 Intel® Server puede contener defectos de diseño o errores conocidos como erratas, que pueden causar que el
producto se desvíe de las especificaciones publicadas. Las erratas actuales están disponibles bajo petición.
Este documento y el software descrito en ella se suministra bajo licencia y sólo pueden utilizarse o copiarse de acuerdo con los
términos de la licencia. La información contenida en este manual se proporciona únicamente con fines informativos, está sujeta a
cambios sin previo aviso y no debe interpretarse como un compromiso por parte de Intel Corporation. Intel Corporation no asume
ninguna responsabilidad por los errores o imprecisiones que puedan aparecer en este documento o cualquier software que pueda
establecer la asociación con este documento.
A excepción de lo permitido por la licencia, ninguna parte de este documento puede ser reproducida, almacenada en un sistema de recuperación o
transmitida en cualquier forma o por cualquier medio sin el consentimiento expreso y por escrito de Intel Corporation.
Intel, Pentium, Itanium y Xeon son marcas comerciales o marcas comerciales registradas de Intel Corporation.
* Otras marcas y nombres pueden ser reclamados como propiedad de otros.
Copyright © 2002 Intel Corporation.
revisión 1.2 iii


Tabla de contenido De servidor Intel® SDS2
Tabla de contenido
1. Introducción ................................................. .................................................. .......................... 1
2. Arquitectura ................................................. .................................................. .......................... 2
3. Procesador y chipset ............................................... .................................................. ......... 4
3.1 Procesadores ................................................. .................................................. ...................... 4
3.1.1 Procesador de tensión del módulo regulador (VRM) ........................................... ..................... 6
3.2 Subsistema de memoria ................................................ .................................................. .......... 6
3.2.1 Configuración de la memoria ................................................ .................................................. 0.6
3.2.2 I 2 C Bus ................................................ .................................................. ........................ 8
3.3 Chipset ................................................. .................................................. ............................. 8
3.3.1 CNB20HE-SL Campeón North Bridge ............................................ ............................. 9
3.3.2 CIOB20 Campeón de E / S Puente ............................................ ........................................ 10
3.3.3 CSB5 Puente Sur ............................................... .................................................. .... 10
4. I / O Subsistema .............................................. .................................................. ........................ 11
4.1 PCI Subsistema ................................................ .................................................. ............... 11
4.1.1 32 bits, 33 MHz PCI Subsistema ......................................... ......................................... 11
4.1.2 64 bits, 66 MHz PCI Subsistema ......................................... ......................................... 12
4.2 Ultra 160 SCSI ................................................ .................................................. ................. 14
4.3 Controlador de vídeo ................................................ .................................................. .............. 14
4.3.1 Modos de vídeo ................................................ .................................................. .............. 14
4.4 Controlador de Interfaz de Red (NIC) ............................................ ........................................15
4.4.1 Conector del NIC y el LED de estado ............................................. ...................................dieciséis
4.5 CSB5 Puente Sur (PCI-a-LPC Puente, IDE, USB) ................................... ....................dieciséis
4.5.1 Interfaz de bus PCI ............................................... .................................................. .......dieciséis
4.5.2 PCI Bus Master IDE interfaz ............................................. ........................................dieciséis
4.5.3 Interfaz USB................................................ .................................................. ............ 17
4.5.4 Compatibilidad control de interrupción ............................................... ...................................... 17
4.5.5 APIC ................................................. .................................................. ......................... 17
4.5.6 Administración de energía ................................................ .................................................. ..17
4.5.7 General de Entrada y Salida Propósito pernos ............................................ ......................... 17
4.6 Componentes de soporte chipset ............................................... ........................................... 18
4.6.1 Super I / O .............................................. .................................................. ..................... 18
iv revisión 1.2

De servidor Intel® SDS2 Tabla de contenido
4.6.2 Flash BIOS ................................................ .................................................. ................ 20
4.7 Direccionamiento de las interrupciones ................................................ .................................................. ............. 20
4.7.1 Legado direccionamiento de las interrupciones ............................................... .............................................. 20
4.7.2 APIC direccionamiento de las interrupciones ............................................... ................................................. 21
4.7.3 IRQ serie ............................................... ................................................ 21
4.7.4 Analizar en busca de IRQ PCIIRQ .............................................. .................................................. ..21
5. Servidor de gestión ................................................ .................................................. ........... 25
5.1 Sahalee Controlador de administración de la placa .............................................. ..................... 27
5.1.1 Fallo arranque Resilient ............................................... ................................................. 29
5.2 System Reset control ............................................... .................................................. ..... 30
5.2.1 De reinicio de .............................................. .................................................. .......... 30
5.2.2 Hard Reset ................................................ .................................................. ................ 30
5.2.3 Reinicio suave ................................................ .................................................. ................. 30
5.3 Los autobuses inteligentes de administración de plataforma .............................................. ............................. 30
5.4 Error al reportar................................................ .................................................. ............... 32
5.4.1 Fuentes de error y tipos .............................................. ............................................. 32
5.4.2 Los errores de bus PCI ............................................... .................................................. ........... 32
5.4.3 Intel® Pentium® III Errores procesador de barra de .......................................... ........................ 32
5.4.4 Los errores de memoria de bus ............................................... .................................................. .... 33
5.4.5 ID LED ................................................ .................................................. ....................... 33
5.5 ACPI ................................................. .................................................. ............................... 33
5.6 Modo de enlace de CA ............................................... .................................................. ................... 33
6. BIOS ................................................. .................................................. ..................................... 35
6.1 BIOS del sistema ................................................ .................................................. .................. 35
6.2 BIOS Manejo de errores ............................................... .................................................. ........ 36
6.2.1 Fuentes de error y tipos .............................................. ............................................. 36
6.2.2 Sistema de Registro de errores de manipulación y ............................................. ............................ 36
6.2.3 SMI Handler ................................................ .................................................. ............... 38
6.2.4 Firmware (BMC) .............................................. .................................................. ......... 39
6.2.5 Mensajes de error y códigos de error ............................................. ................................. 45
6.3 Utilidad de configuración................................................ .................................................. ..................... 52
6.3.1 Utilidades de configuración general ............................................... ................................... 52
6.3.2 Operación utilidad de configuración ............................................... ................................................. 52
6.3.3 Definición de memoria CMOS ............................................... ............................................ 67
revisión 1.2 v

6.3.4 CMOS ................................................ .................................................. ......... 67
6.4 Utilidad de actualización de Flash ............................................... .................................................. .......... 67
6.4.1 Cargando el BIOS del sistema .............................................. ............................................ 67
6.4.2 Área de usuario binario ............................................... .................................................. ........ 68
6.4.3 Área lenguaje ................................................ .................................................. .......... 68
6.4.4 OEM Logo Pantalla ............................................... .................................................. ..... 68
6.4.5 Modo de recuperación................................................ .................................................. ......... 68
7. Generación de reloj / voltaje y Distribución ............................................ .......................... 70
7.1 Reloj................................................. .................................................. .............................. 70
7.2 Voltaje................................................. .................................................. ........................... 72
8. Conexiones ................................................. .................................................. ....................... 74
8.1 Distribución de Energía Junta Conector .............................................. .................................. 74
8.2 Módulo de memoria Conector ............................................... ................................................ 75
8.3 Cabeceras de administración del sistema ............................................... .......................................... 76
8.3.1 ICMB Conector ................................................ .................................................. ........ 76
8.3.2 OEM IPMB Conector ............................................... .................................................. 76
8.3.3 SCSI HSBP (IPMB) Conector ............................................ ....................................... 76
8.4 Cabezal de panel frontal ............................................... .................................................. .......... 77
8.5 Conector de ranura PCI ............................................... .................................................. .......... 78
8.6 Conectores I / O .............................................. .................................................. ................. 80
8.6.1 Conector VGA ................................................ .................................................. ......... 80
8.6.2 Conector SCSI ................................................ .................................................. ........ 80
8.6.3 Conectores de NIC ................................................ .................................................. ........ 81
8.6.4 IDE Conector ................................................ .................................................. .......... 82
8.6.5 Conectores Bus (USB) serie universal ........................................... .......................... 82
8.6.6 Conector Floppy ................................................ .................................................. ...... 83
8.6.7 Conector de puerto serie ............................................... .................................................. 84
8.6.8 Puerto paralelo................................................ .................................................. ............... 85
8.6.9 Teclado y ratón Conector .............................................. .................................. 85
8.7 Varios encabezados ................................................ .................................................. ..86
8.7.1 Conectores de los ventiladores ................................................ .................................................. ............. 86
8.7.2 Intrusión en el chasis ................................................ .................................................. ...... 86
8.7.3 Actividad SCSI externa LED de señal de entrada del conector ........................................... ........ 86
8.8 Rear I / O Panel ............................................. .................................................. ................... 87
vi revisión 1.2

8.9 Los fabricantes de conectores y números de piezas ............................................. ..................... 87
9. Los puentes ................................................. .................................................. ............................... 88
9.1 Puentes de configuración del sistema ............................................... ......................................... 88
9.2 Realización de borrar CMOS, recuperación de BIOS, BMC y Fuerza de actualización ............................... 92
9.2.1 Realización de borrar CMOS ............................................... .............................................. 92
9.2.2 Realización de recuperación de BIOS Boot .............................................. .................................. 92
9.2.3 Realización de BMC Fuerza actualización .............................................. .................................... 93
10. Especificaciones eléctricas y térmicas .............................................. ................................. 94
10.1 Índices absolutos máximos............................................... ............................................ 94
10.2 El consumo de energía................................................ .................................................. .... 94
10.3 Especificación Fuente de alimentación ............................................... ............................................ 95
10.3.1 Momento de potencia ................................................ .................................................. .......... 95
10.3.2 Tensión de restablecimiento especificaciones de tiempo .............................................. ..................... 98
10.4 Estimateded placa de servidor MTBF .............................................. ................................. 100
11. Especificaciones mecánicas................................................ ................................................. 101
12. Información acerca de las normativas y .............................................. ............................. 102
12.1 Cumplimiento normativo................................................ ............................................... 102
12.2 Instrucciones de instalación ................................................ ................................................ 103
12.2.1 Garantizar la CEM ................................................ .................................................. .......... 103
12.2.2 Garantizar ordenador anfitrión y accesorios estén certificados Módulo ............................... 104
12.2.3 Evitar que la fuente de alimentación de sobrecarga .............................................. ............................... 104
12.2.4 Colocación de la pila en el equipo ............................................. .......................... 104
12.2.5 Utilice únicamente a las aplicaciones previstas ............................................. ............................ 105
12.2.6 Precauciones de instalación ................................................ ........................................... 105
12.2.7 ICMB externa cable Información de .............................................. .............................. 105
13. Listado erratas ................................................ .................................................. ..................... 106
13.1 Resumen Errata Tabla ............................................... ................................................. 106
13.2 Erratas ................................................. .................................................. ........................ 108
1. Intel® controlador RAID SRCMR aún no se admite con placa de servidor Intel® SDS2 ....... 108
2. Placa de servidor Intel® SDS2 BIOS utilidad de actualización no permite actualizaciones desde un servidor PXE o de
unidades de red .............................. .................................................. .................. 108
3. actualización de servidor Intel® SDS2 FRU / SDR falla con la redirección de consola activada en la configuración BIOS
................................. .................................................. ............................................ 108
4. personajes y las flechas primero no se hizo eco de la redirección de consola .......................... 109
revisión 1.2 vii


5. Intel® y ICP Vortex * controladores RAID hará que la placa de servidor Intel® SDS2 para detener durante la POST cuando se
activa la pantalla de logotipo de BIOS ....................... ...................................... 109
6. Placa de servidor Intel® SDS2 cuestiones de CD-ROM ......................................... ......................... 110
7. NIC controlador establece 5.12 v.2.3.15 para UnixWare * 7.1.1 pierde la conexión LAN DPC .............. 111
8. NIC controlador establece 5.12 v.5.41.27 para Microsoft * Windows * 2000 impide una conexión LAN DPC cuando se
carga el sistema operativo ........................ ............................................ 111
9. RAM ampliada Paso opción de desactivar en la configuración BIOS no tiene ningún efecto .................................. 112
10. los modos de vídeo de alta resolución no funcionan correctamente .......................................... .............. 112
11. rendimiento inferior con latencia CAS memoria 2 ........................................... .............. 113
12. SDS2 se reinicia durante la POST con 4 GB o más de memoria total del sistema instalado ........ 113
13. Novell NetWare v. * 6.0 no se instala en SDS2 ....................................... .................... 114
14. * Adaptec 2100S controlador RAID provoca el bloqueo y el vídeo del sistema de supresión ................ 114
15. SDS2 construir tu propio (BYO) Prueba de confianza de la plataforma (PCT) v. 1.00 falla en la primera ejecución 115
dieciséis. SDS2 0B71: Temperatura Sistema fuera del mensaje POST gama ........................... 115
17. SDS2 0B75: Tensión del Sistema del mensaje POST gama .................................... 116
18. Varios teclas numéricas entraron durante la POST habilitar el arranque PXE ........................... 116
19. SDS2 temperatura de funcionamiento a nivel de placa y la fuente de alimentación modificación tolerancia de tensión
....................................... .................................................. ...................................... 117
20. Recomendación para la instalación tope de goma SDS2 ............................................ .... 117
21. Teclado y el ratón no funcionan en Microsoft * Windows * 2000, cuando el legado USB está activado en la configuración del
BIOS .............................. .................................................. .................. 119
22. miscompares de datos cuando se utilizan discos duros Seagate modelo ST310215A * ATA III ........ 120
23. De arranque para dar servicio a la partición por módem falla ........................................... ............................. 120
24. Secundarios Referencias IDE Añadido a la documentación para FAB 5 ................................. 120
25. Potencial Mylex AcceleRAID 352 tarjeta de adaptador de interferencia mecánica en la ranura PCI 6. 120
26. CD de arranque no arranca si está insertada durante la exploración ROM OPCIÓN .................................. 121
27. Intercambio de arranque para CD-ROM no sea de arranque durante la POST causas cuelgan en el arranque ....... 121
28. OB P100 NIC no se muestran en la POST pero el disparo de arranque PXE y aparecen en Boot Menu122
29. Dodson: Adaptec 39160 en las ranuras 5 y 6 causas de error de expansión ROM .......................... 122
30. No se puede cambiar la BIOS Opciones del IDE configuración Uso <Enter> .................................. 123
31. Mínimo tiempo de espera entre el apagado y encendido a través del botón del panel frontal de alimentación es de un segundo
................................. .................................................. ........................................... 123
32. No puede arrancar Netware 6.0 (NW6) desde el CD ROM con Adaptec 2100S adaptador en la ranura
6. 123
33. 3COM * 3C980C-TX NIC hace que Microsoft * Windows * 2000 pantalla azul cuando es mayor que 4 GB de memoria del
sistema está instalado ........................... .................................................. ..... 124
viii revisión 1.2


34. transacciones PCI-peer-to-peer no son compatibles entre el bus PCI de 64 bits CIOB controlado y el legado de bus PCI
de 32 bits controlado por el puente norte HE-SL .............. ........... 125
35. los niveles actuales de ranura SDS2 PCI soportadas por el carril de 5V ........................................ ........... 125
36. OB P100 NIC no se muestran en la POST pero el disparo de arranque PXE y aparecen en Boot Menu125
Glosario................................................. .................................................. ........................................ I Referencia Documentos
....... .................................................. .................................................. ...... Índice III ..........................................
.................................................. .................................................. IV
revisión 1.2 ix

Lista de Figuras De servidor Intel® SDS2
Lista de Figuras
Figura 1. Placa de servidor SDS2 Diagrama de bloques .......................................... ....................................... 1
Figura 2. Disposición SDS2 Banco de Memoria ........................................... .................................................. 0.7
Figura 3. SDS2 direccionamiento de las interrupciones Diagrama (CSB5 interna) ....................................... ................... 22
Figura 4. SDS2 de interrupción de enrutamiento diagrama ........................................... ......................................... 23
Figura 5. SDS2 PCI Interrupt Diagrama Mapping .......................................... .................................. 24
Figura 6. SDS2 Sahalee BMC Diagrama de Bloques (Ver como referencia solamente) .................................... 26
Figura 7. SDS2 Ubicaciones de ADM1026 y Sahalee ......................................... ........................... 29
Figura 8. / Distribución Diagrama ....................................... SDS2 Server Board Reloj Generación ..71
Figura 9. SDS2 Server Board Voltaje Generación / Distribución Diagrama ...................................... 73
Figura 10. Placa de servidor SDS2 posterior de I / O del panel ....................................... ...................................... 87
Figura 11. SDS2 configuración Puentes ............................................ ........................................... 89
Figura 12. Ubicaciones SDS2 puente de configuración ........................................... ............................. 90
Figura 13. Salida Timing Voltaje ............................................ .................................................. .... 97
Figura 14. Encender / Apagar Timing .......................................... .................................................. ........... 98
Figura 15. Placa de servidor SDS2 dibujo mecánico .......................................... ........................ 101
X revisión 1.2

De servidor Intel® SDS2 Lista de mesas
Lista de mesas
Tabla 1. Matriz de compatibilidad de procesador Intel® Pentium® III SDS2 ...................................... ................... 4
Tabla 2. Los pares de memoria DIMM ............................................ .................................................. ............. 7
Tabla 3. I 2 Direcciones C para ranuras DIMM ............................................. ............................................... 8
Tabla 4. Características PCI segmento de bus ........................................... ........................................ 11
Tabla 5. P32-A IDs de configuración .......................................... .................................................. ....... 12
Tabla 6. Conexiones P32-A de Arbitraje .......................................... ............................................... 12
Tabla 7. Conexiones de Arbitraje de P64-B .......................................... ............................................... 13
Tabla 8. Conexiones de Arbitraje de P64-B .......................................... ............................................... 13
Tabla 9. Modos de vídeo ............................................. .................................................. ......................15
Tabla 10. CSB5 GPIO Uso Tabla ........................................... .................................................. 0.17
Tabla 11. Super I / O GPIO Uso Tabla ........................................ ................................................. 18
Tabla 12. PCI direccionamiento de las interrupciones / Sharing .......................................... .............................................. 20
Tabla 13. Definiciones de interrupción ............................................. .................................................. ......... 20
Tabla 14. Definición de entrada de ADM1026 ............................................ .................................................. 0.27
Tabla 15. Sensores de temperatura ............................................. .................................................. ..... 28
Tabla 16. Definición de entrada de Sahalee ............................................ .................................................. .... 28
Tabla 17. ipmb Dispositivos de bus ............................................ .................................................. ........... 31
Tabla 18. privada 2 C Bus 1 Dispositivos .............................................. ................................................ 31
Tabla 19. privada 2 C Bus 2 dispositivos .............................................. ................................................ 31
Tabla 20. Me privada 2 C Bus 3 dispositivos .............................................. ................................................ 31
Tabla 21. privada 2 C Bus 4 dispositivos .............................................. ................................................ 32
Tabla 22. BIOS generado errores SEL ........................................... ............................................... 37
Tabla 23: Evento Solicitud Contenidos del mensaje de datos de eventos de campo ........................................ ............ 38
Tabla 24 de la plataforma SEL Iniciar Sensores para SDS2 .......................................... ................................... 39
Tabla 25. Evento Solicitud Contenidos del mensaje de datos de eventos de campo ........................................ ............ 45
Tabla 26. Código de Puerto-80h Definición .......................................... .................................................. .... 45
Tabla 27. Códigos POST del BIOS estándar ........................................... ............................................. 46
Tabla 28. Recuperación de Códigos POST del BIOS ........................................... ............................................ 49
Tabla 29. Mensajes de error de POST y códigos .......................................... ...................................... 50
Tabla 30. Códigos de sonido del BMC ............................................ .................................................. ............ 51
Tabla 31. Configuración de la pantalla Utilidad ............................................ .................................................. .......... 52
revisión 1.2 xi

Lista de mesas De servidor Intel® SDS2
Tabla 32. selecciones del menú principal ............................................ .................................................. ...... 55
Tabla 33. Primary Master y Slave IDE Submenú Selecciones ........................................ ............ 56
Tabla 34. Procesador configuración del submenú Selecciones ........................................... ........................... 57
Tabla 35. Selecciones del menú avanzado ............................................ ................................................ 58
Tabla 36. Selecciones del menú de configuración de memoria ........................................... ............................. 58
Tabla 37. Selecciones del menú de configuración PCI ........................................... .................................... 59
Tabla 38. Selecciones de SCSI de a bordo y LAN submenú ....................................... ...................... 59
Tabla 39. A bordo del VGA Submenú Selecciones ......................................... .................................... 59
Tabla 40. ranura PCI Submenú Selecciones de ........................................... ............................................. 59
Tabla 41. I / O del dispositivo / periférica de configuración Submenú Selecciones ...................................... ...... 61
Tabla 42. avanzadas del conjunto de chips del controlador del submenú Selección .......................................... ............. 62
Tabla 43. Dispositivos PCI Submenú Selecciones de ........................................... ........................................ 62
Tabla 44. Menú de Seguridad Selecciones ............................................ .................................................. 0.62
Tabla 45. Selecciones del menú Servidor ............................................ .................................................. ... 63
Tabla 46. Selecciones del submenú de administración del sistema ........................................... ....................... 64
Tabla 47. redirección de consola Submenú Selecciones de ........................................... .........................sesenta y cinco
Tabla 48. Selección de arranque prioridad del dispositivo ........................................... ...........................................sesenta y cinco
Tabla 49. Selección de disco duro ............................................ .................................................. ...... 66
Tabla 50. Unidad extraíble Selecciones ............................................ .............................................. 66
Tabla 51. Selecciones del menú Salir ............................................ .................................................. ........ 66
Tabla 52. 24-pin conector de alimentación principal Pin de salida ...................................... ..................................... 74
Tabla 53. 8-pin conector de alimentación 12 V Pin de salida .................................... ....................................... 74
Tabla 54. Aux señal de pines del conector de salida ......................................... ............................................... 74
Tabla 55. DIMM de pines del conector de salida .......................................... .................................................. .... 75
Tabla 56. ICMB pines del conector de salida .......................................... .................................................. .... 76
Tabla 57. IPMB pines del conector de salida .......................................... .................................................. ..... 76
Tabla 58. HSBP-A pines del conector de salida ........................................ .................................................. ..76
Tabla 59. HSBP B-pines del conector de salida ........................................ .................................................. 0.77
Tabla 60. Panel frontal 34-Pin Header Pin-cabo ...................................... .......................................... 77
Tabla 61. 32 bits 5 V ranura PCI-Pin a cabo ..................................... .................................................. ....... 78
Tabla 62: 64 bits ranura PCI 3.3V Pin de salida ..................................... .................................................. ..... 78
Tabla 63. VGA pines del conector de salida .......................................... .................................................. ...... 80
Tabla 64. 68-pin conector SCSI Pin de salida ....................................... ............................................... 80
Tabla 65. RJ-45 pines del conector de salida ........................................ .................................................. ..... 81
xii revisión 1.2


De servidor Intel® SDS2 Lista de mesas
Tabla 66. IDE de 40 pines del conector de salida Pin ....................................... ................................................. 82
Tabla 67. apilada de tres puertos USB pines del conector de salida ...................................... ........................... 82
Tabla 68. 10 pines cabecera de la conexión USB (2 x 5) Pin-cabo ................................. ............................ 83
Tabla 69. 34 pines Floppy pines del conector de salida ....................................... ............................................ 84
Tabla 70. DB9 Serial Port Pin de salida ......................................... .................................................. ....... 84
Tabla 71. 10 pines encabezado de la serie clavijas del puerto de salida ...................................... ............................................ 84
Tabla 72. Puerto Paralelo DB25 pin de salida ......................................... .................................................. ..85
Tabla 73. Teclado y ratón PS / 2 pines del conector de salida ..................................... ......................... 85
Tabla 74. Ventilador Patilla de salida .......................................... .................................................. ............ 86
Tabla 75. intrusión en el chasis Patilla de salida ......................................... ......................................... 86
Tabla 76. Actividad unidad externa Patilla de salida ........................................ ................................... 87
Tabla 77. Números Conector de placa de servidor de pieza del fabricante ......................................... ......... 87
Tabla 78. Opciones de configuración de puentes de la ........................................... ............................... 91
Tabla 79. Frecuencia de la CPU seleccionar las opciones de puente .......................................... ............................. 91
Tabla 80. Lista de los puentes se reunieron en la producción ......................................... ............................ 92
Tabla 81. Clasificación de máximos absolutos ............................................ ............................................... 94
Tabla 82. Consumo de energía SDS2 Servidor Junta .......................................... ........................... 95
Tabla 83: SDS2 Especificación Fuente de alimentación ........................................... ...................................... 95
Tabla 84: Parámetros de temporización Voltaje ............................................ ............................................... 95
Tabla 85: Encender / Apagar El tiempo .......................................... .................................................. ............ 97
Tabla 86. Requisitos de carga transitorias ............................................ ........................................... 99
Tabla 87. Estimación del SDS2 placa de servidor MTBF .......................................... ............................... 100
Tabla 88. Normas de seguridad ............................................. .................................................. ........ 102
Tabla 89. CEM ............................................. .................................................. .......... 102
Tabla 90. Conectores de cable ICMB externos ........................................... ..................................... 105
Tabla 91. Resumen Errata ............................................. .................................................. ............ 106
revisión 1.2 xiii


Lista de mesas De servidor Intel® SDS2
<Esta página está en blanco intencionalmente. >
xiv revisión 1.2


De servidor Intel® SDS2 Introducción
1. Introducción
En este capítulo se proporciona una visión general de arquitectura de la placa Intel® SDS2 servidor. Proporciona una vista de los
bloques funcionales y sus relaciones eléctricas. La siguiente figura muestra los bloques funcionales de la placa de servidor y los
módulos plug-in que soporta.
CPU 1 CPU 2
Bus frontal lateral (133 MHz)
APIC autobús
DESTELLO
De bus de datos (133 MHz)
Pri IDE
registros
ADD / CTRL autobús (133 MHz)
32-bit PCI Bus (33MHz, 5V) registros
CSB5
USB x 4
HE-SL De bus de datos (133 MHz)
LPC
Bus DIMM DIMM
Flexible BANCO 1
VÍDEO
Ratón
Teclado
COM2
SIO Ranura PCI 3
(2 x 133 MHz)
BANCO 2 DIMM DIMM
COM1
NIC 1 imbus
Puerto
paralelo BANCO 3 DIMM DIMM
Ranura PCI 4
NIC 2
BMC
DESTELLO SRAM
PCI 64-bit Bus (66MHz, 3,3 V) PCI 64-bit Bus (66MHz, 3,3 V) canal A
CIOB SCSI
canal B
1 Ranura Ranura
Ranura
ranura PCI 2 PCI 6
PCI 5
PCI
Figura 1. Placa de servidor SDS2 Diagrama de bloques
revisión 1.2 1

Arquitectura De servidor Intel® SDS2
2. Arquitectura
La placa de servidor SDS2 es una placa de circuito impreso monolítica que puede aceptar dos procesadores Intel ® Pentium ®
procesadores III usando el paquete FCPGA2 Socket 370. La placa de servidor SDS2 cumple con la versión de entrada SSI 1,0 y ATX
versión 2.03 (12 pulgadas x 13 pulgadas) de factor de forma. Está diseñado alrededor del servidor funciona * * ServerSet III HE-SL
chipset.
El chipset contiene tres componentes:
• El HE-SL Puente CNB20 Norte proporciona un controlador de memoria integrado

• El O Puente CIOB20 I / proporciona la interfaz para dos pares de 64 bits, buses PCI 66 MHz
• El puente CSB5 Sur ofrece el bus LPC para la compatibilidad con sistemas existentes.
La placa de servidor también contiene otros dispositivos embebidos, tales como:
• acelerador de gráficos 2D / 3D
• Dos tarjeta de red 10/100
• doble canal Ultra160 SCSI
• E / S estándar
• la administración de servidores
La placa de servidor SDS2 proporciona seis zócalos DIMM para una capacidad máxima de memoria de 6 GB. Sólo registrada
PC-133 módulos compatibles de memoria SDRAM registrada son compatibles. La lista de memorias probadas actual se publicó
en el sitio web de Intel soporte técnico: http://support.intel.com/support/motherboards/server/SDS2/
La placa de servidor SDS2 ofrece las siguientes características:
• Dual Intel ® Pentium ® procesadores FCPGA2 III (Socket370)

• Servidor funciona ServerSet III HE-SL chipset
- HE-SL North Bridge
- CIOB20 E / S Puente
- CSB5 Puente Sur

• El apoyo a seis PC-133 módulos de memoria SDRAM ECC compatibles registrados
• 32 bits, 33 MHz 5 V Full-longitud de segmento PCI A (P32-A) con tres dispositivos embebidos
- Controlador de gráficos 2D / 3D: ATI RAGE * * Controlador de vídeo XL con 4 MB de SDRAM
- Dos tarjeta de red: Intel • 82550 Fast Ethernet Controller

- Dos ranuras de 32 bits: Las ranuras PCI 3 y 4
• 64 bits, 66 MHz-3,3 V de longitud completa del segmento PCI B (P64-B)
- Dos ranuras de 64 bits: las ranuras PCI 1 y 2
2 revisión 1.2

De servidor Intel® SDS2 Arquitectura
• 64 bits, 66 MHz-3,3 V de longitud completa del segmento PCI C (P64-C) con un dispositivo integrado
- Controlador dual Ultra 160 SCSI ancho del canal: Adaptec AIC-7899W *
- Dos de 64 bits 3.3 V Ranuras: ranuras PCI 5 y 6
• LPC (Low Pin Count) segmento de bus con dos dispositivos embebidos
- Controlador de administración de la placa base (BMC) proporcionar monitoreo, alertas, y el registro de información del
sistema crítico obtenido a partir de sensores integrados en la placa de servidor
- / O chip controlador Super I proporcionando todas las E / O-compatible PC (disquete, serial, teclado, ratón)
• segmento X-Bus de CSB5 con un dispositivo integrado

- dispositivo de memoria flash ROM de BIOS del sistema: * Fairchild 29LV008B 8Mbit Flash ROM
• Dos conectores IDE, que admiten hasta dos ATA-100 dispositivos compatibles cada uno. Nota: Fab 4 tablero de PBA
A58285-402 y -403 Sólo se admite un conector IDE. Fab 5 PBA A58285-502 (y revisiones posteriores) admite dos
conectores IDE.
• Cuatro puertos de bus serie universal (USB): Tres en la parte posterior de E / S y uno en la placa de servidor como una cabecera de 10
pines
• Dos puertos serie: Uno a E / S posterior y uno a través de una cabecera de 10 pines en la placa de servidor
• Un conector de disquete
• Cuatro conectores de ventilador del sistema con varias velocidades y dos conectores de ventilador de la CPU de una sola velocidad.
• conector del panel frontal compatible 34-pin SSI
revisión 1.2 3

Procesador y chipset De servidor Intel® SDS2
3. procesador y el chipset
Los Works Server * ServerSet III HE-SL chipset proporciona la dirección de 36 bits, los datos de 72 bits (datos de 64 bits + ECC 8 bits)
de interfaz de bus de host procesador, que funciona a 133 MHz en el entorno de señalización AGTL. El HE-SL North Bridge proporciona
un controlador de memoria integrado, la interfaz de 32 bits, 33 MHz-Rev bus PCI compatible 2,2, y dos interfaces de Inter-módulo de
bus. El Inter- módulo de bus (IMB) proporciona la interfaz a dos de 64 bits, 66 MHz-Rev 2.2 buses PCI compatibles a través de la
CIOB20.
La Junta SDS2 DP Server soporta directamente hasta 6 GB de memoria ECC, utilizando seis PC-133- compatibles DIMM
SDRAM registrados. La implementación de ECC en el HE-SL puede detectar y corregir errores de un solo bit, y puede detectar
errores de múltiples bits.
3.1 Procesadores
La placa de servidor SDS2 soporta dos procesadores Intel ® Pentium ® procesadores III en el paquete FCPGA2 Socket 370. Si se instalan
dos procesadores, ambos procesadores deben ser de revisiones idénticos con la misma tensión de núcleo y de velocidad para el bus y el
núcleo. Si se instala un procesador, un módulo terminador AGTL debe estar instalado en la otra toma de corriente. La circuitería de
soporte de la placa de servidor consiste en lo siguiente:
• Socket Dual 370 zócalos de procesador FCPGA2 de apoyo 133-MHz FSB (si se utiliza un procesador, un
módulo de AGTL terminador va en el zócalo vacío)
• Procesador de circuitos de bus de apoyo AGTL anfitrión, incluyendo la fuente de alimentación de terminación
Tabla 1. Matriz de Soporte de procesador Intel® Pentium® III SDS2
Familia del Tipo de MM ## Velocidad del Tamaño del Stepping CPUID Soportado
procesador paquete núcleo / autobús
caché núcleo S-Spec
Intel FCPGA 800 MHz - 256 KB 1,0 GHz N/A N/A No

Pentium III
Intel FCPGA2 836606 1.BGHz / 133MHz 256KB cD0 068Ah Sí

Pentium III - SL5QJ
Bandeja
Intel FCPGA2 836716 1.13GHz / 133MHz 512KB tA1 06B1h Sí

Pentium III - SL5PU
Bandeja
Intel FCPGA2 836384 1.13GHz / 133MHz 512KB tA1 06B1h Sí

Pentium III - En SL5LV
caja
Intel FCPGA2 836721 1.26GHZ / 512 KB 133MHz tA1 06B1h Sí

Pentium III - SL5QL
Bandeja
Intel FCPGA2 836583 1.26GHZ / 512 KB 133MHz tA1 06B1h Sí

Pentium III - En SL5LW
caja
Intel FCPGA2 838253 1.4GHz / 133MHz 512 KB tA1 06B1h Sí
4 revisión 1.2

De servidor Intel® SDS2 Procesador y chipset
Pentium III - SL5XL

Bandeja
Intel FCPGA2 843849 1.4GHz / 133MHz 512 KB tA1 06B1h Sí

Pentium III - En SL5XL
caja
notas:
• Todos los zócalos de procesador deben ser ocupados con un procesador o un módulo terminador. El BMC no permitirá que la
corriente continua que se aplica al sistema a menos que ambos zócalos de procesador contienen un módulo de procesador o
terminador debidamente montados.
• Los procesadores deberían estar ocupados en el orden secuencial. En otras palabras, zócalo del procesador # 1 debe
rellenarse antes de zócalo del procesador # 2.
• BIO 50 (publicado el FAB 5) apoya el escalonamiento tB1, CPUID 06B4. Estos procesadores están siendo evaluados para la
adición a la lista de procesador compatible. El sitio web de soporte actual Intel tiene la lista más reciente de procesador
compatible SDS2:
http://support.intel.com/support/motherboards/server/SDS2/ .
revisión 1.2 5

3.1.1 Procesador módulo regulador de voltaje (VRM)

La placa de servidor SDS2 tiene doble a bordo, RM circuitos, para apoyar a los dos procesadores. El circuito es compatible
con la especificación VRM8.5 y proporciona un máximo de 60A, que apoyará los procesadores disponibles actualmente y
futuras versiones de la procesadores Pentium III.
El hardware de la placa y el BMC leen el VID procesador (Identificación de tensión) bits para cada procesador antes de encender el
poder de los procesadores (VRM). Si los vídeos de los dos procesadores no son idénticos, entonces el BMC no se encenderá los
VRM y se genera un código de sonido. Tabla 30. Códigos de sonido del BMC se enumeran todos los códigos de error.
Subsistema 3.2 Memoria

La placa de servidor SDS2 admite hasta seis zócalos DIMM para una capacidad máxima de la memoria de 6 GB utilizando 1 GB
DIMMs. La organización DIMM es x72, que incluye 8 bits de comprobación de ECC. ECC de los DIMM se pasa a través de la bus
frontal del procesador.
La interfaz SDRAM funciona a la misma frecuencia que el bus del procesador. El controlador de memoria soporta de 2 vías SDRAM
intercalados, limpieza de la memoria, de corrección de errores de un solo bit y la detección de errores de bits múltiples. La memoria puede
ser implementado, ya sea con una sola cara (una fila) o doble DIMMs (dos filas) unilateral.
• Sólo se admite PC-133 de memoria compatible registrada

• El apoyo es de 2 vías SDRAM entrelaza y requiere dos DIMM para ser instalados por banco.
• ECC de corrección de errores de un solo bit y la detección de errores de bits múltiples
• capacidad de memoria máximo de 6 GB
• capacidad de memoria mínima de 128 MB
Nota: intercalado de memoria es una forma de aumentar el rendimiento de memoria al permitir que el sistema para acceder a múltiples módulos
de memoria al mismo tiempo, en lugar de secuencial, de una manera similar a la creación de bandas de disco duro. Intercalado sólo puede tener
lugar entre los módulos de memoria idénticos.
3.2.1 Configuración de la memoria
requisitos de configuración de la memoria son los siguientes:
• módulos SDRAM DIMM Registrado PC-133

• organización DIMM: x72 ECC
• número de pines: 168
• SDRAM Supported: 64 Mb, 128 Mb, 256 Mb

• capacidad DIMM: 64 MB, 128 MB, 256 MB, 512 MB, 1 GB
• PD de serie: JEDEC Rev 2.0
• Opciones de voltaje: 3,3 V (VDD / VDDQ)
• Interfaz: LVTTL
• DIMMs deben estar ocupados en pares para una ruta de datos de memoria de ancho x144
• Cualquiera o todos los bancos de memoria pueden estar ocupados
6 revisión 1.2

Tabla 2. Los pares de memoria DIMM
DIMM de memoria DIMM par de hileras
DIMM1A, DIMM1B 1 1, 2
DIMM Par 1
Par DIMM 2
DIMM Par 3
Figura 2. Disposición SDS2 Banco de Memoria
revisión 1.2 7

3.2.2 yo 2 C autobús
Y yo 2 C * autobús está entre el BMC y las seis ranuras DIMM. Este bus es utilizado por el BIOS del sistema para recuperar información DIMM
necesaria para programar los registros de memoria HE-SL que son necesarios para arrancar el sistema.
La tabla siguiente proporciona el me 2 C direcciones para cada ranura DIMM.
Tabla 3. I 2 Direcciones C para ranuras DIMM
Dispositivo Dirección
DIMM 1A 0xA0
DIMM 1B 0xA2
DIMM 2A 0xA4
DIMM 2B 0xA6
DIMM 3A 0xA8
DIMM 3B 0xAA
3.3 chipset
El servidor funciona * ServerSet III HE-SL chipset proporciona un puente de E / S integradas y controlador de memoria y un flexible de I
/ O núcleo subsistema (PCI), apuntado para sistemas multiprocesador y servidores de alto volumen estándar. El servidor funciona *
ServerSet III chipset consta de los tres componentes se enumeran a continuación:
• CNB20HE-SL: Campeón del norte del puente. El HE-SL North Bridge es responsable de aceptar peticiones de
acceso desde el bus de host (procesador) y para dirigir los accesos a memoria o a uno de los buses PCI. El HE-SL
supervisa el bus de host, el examen de direcciones para cada solicitud. Accesos pueden ser dirigidas a una cola de
solicitudes de la memoria, para su posterior transmisión al subsistema de memoria, o a una cola de petición de salida,
para su posterior expedición a uno de los buses PCI. El HE-SL también acepta solicitudes entrantes de la CIOB20 y el
bus PCI legado. El HE-SL también es responsable de generar los controles adecuados para controlar la transferencia
de datos hacia y desde la memoria.
• CIOB20: Campeón de E / S del puente. El CIOB20 proporciona la interfaz para dos 64-bit, 66- MHz Rev. bus PCI
compatible 2.2. El CIOB es el maestro y el objetivo en ambos buses PCI.
• CSB5: Puente Sur. El controlador CSB5 tiene varios componentes. Se proporciona la interfaz para un 32-bit, bus PCI 2.2
compatible 33-MHz Rev.. El CSB5 puede ser a la vez un maestro y un objetivo en ese bus PCI. El CSB5 también incluye un
controlador USB y un controlador IDE. El CSB5 también es responsable de gran parte de las funciones de administración de
energía, con registros de control ACPI incorporadas. La CSB5 también proporciona un número de pines GPIO y tiene el bus
LPC para apoyar el legado de baja velocidad de E / S.
8 revisión 1.2

3.3.1 CNB20HE-SL Campeón North Bridge

El Campeón del norte del puente Rev 2.0 de gama alta de Super Lite (CNB20HE-SL) es el producto de tercera generación en el servidor
funciona Campeón del Norte Tecnología puente. El HE-SL es un dispositivo de 644 pines bola-grid array (BGA) y utiliza los componentes
probados de generaciones anteriores, como la unidad de interfaz de bus Pentium Pro, la unidad de interfaz PCI, y la unidad de interfaz de
memoria SDRAM. Además, el HE-SL incorpora una interfaz propietaria Intra módulo de bus (imbus). La interfaz imbus permite que el
HE-SL para interactuar directamente con la CIOB20 través de sus dos 16 bits buses de datos de ancho unidireccionales con apoyo de
paridad. El HE-SL también aumenta el ancho de banda de interfaz de memoria principal y la configuración de memoria máxima con una
interfaz de memoria de ancho 144 bits.
El HE-SL integra tres funciones principales:
• Un subsistema de memoria principal integrada de alto rendimiento
• Una interfaz imbus que proporciona una trayectoria de flujo de datos de alto rendimiento entre el Pentium Pro de autobuses y el
subsistema de E / S
• Una interfaz PCI que proporciona una interfaz para el segmento de bus PCI compatibilidad y la CSB5 (Puente del Sur).
Otras características proporcionadas por el HE-SL son los siguientes:
• Soporte completo de ECC en el bus del procesador
• Soporte completo de ECC en la interfaz de memoria
• Ocho de fondo de la cola en orden
• Soporte completo de domicilio PC-133 SDRAM ECC DIMM

• Soporte para 6 GB de 2 vías SDRAM intercalada
• limpieza de memoria
3.3.1.1 PCI P32-AI Bus O Subsistema /
El HE-SL proporciona un subsistema PCI de 32 bits legado y actúa como recurso central en esta interfaz PCI.
P32-A soporta los siguientes incrustado dispositivos y conectores:
• CSB5: Puente del Sur

• Dos controladores de interfaz de red PCI 10/100 Fast Ethernet Intel® 82550PM
• Un ATI RAGE XL Controlador de vídeo con acelerador de gráficos 3D / 2D
• Dos ranuras PCI de longitud completa de 32 bits, 33 MHz 5V
revisión 1.2 9

3.3.2 CIOB20 Campeón de E / S Puente
El Champion I / O Bridge (CIOB) es una bola de la red dispositivo de matriz de 352 pines y proporciona un puente de I / O integrado que
proporciona una trayectoria de flujo de datos de alto rendimiento entre el imbus y el 64-bit subsistema de I / O. Este subsistema soporta
pares segmentos PCI de 64 bits. Debido a que tiene múltiples interfaces PCI, el CIOB puede proporcionar configuraciones grandes y
eficientes de E / S. Las funciones CIOB como el puente entre la imbus y el múltiplo de 64 bits PCI I segmentos de E / S.
La interfaz imbus puede soportar 512 MB / s de ancho de banda de datos tanto en la dirección de aguas arriba y aguas
abajo al mismo tiempo.
El árbitro PCI interna implementa el algoritmo usado menos recientemente para conceder acceso a maestros solicitan.
3.3.2.1 PCI P64-BI Bus O Subsistema /
P64-B soporta dos de 64 bits, 3.3V 66-MHz ranuras PCI de longitud completa.
3.3.2.2 PCI Bus P64-CI subsistema de E / S
P64-C soporta los siguientes incrustado dispositivos y conectores:
• Controlador dual Ultra 160 SCSI ancho del canal: Adaptec AIC-7899W *
• Dos de 64 bits, 66 MHz 3.3V Ranuras PCI de longitud completa
3.3.3 CSB5 Puente Sur

Por favor refiérase a la Sección 4.5 para obtener información sobre CSB5.
10 revisión 1.2

De servidor Intel® SDS2 I / O Subsystem
4. I / O Subsystem
Subsistema PCI 4.1

El principal I / O para el bus SDS2 placa de servidor DP es PCI, con tres segmentos de bus PCI. Los buses PCI cumplen con la
especificación de bus local PCI, Rev 2.2. El-A P32 segmento de bus se dirige a través de la HE-SL North Bridge, mientras que los
dos segmentos de 64 bits, P64-B y P64-C, se dirigen a través de la CIOB20 I / O Bridge. La siguiente tabla muestra las
características de los tres segmentos de bus PCI.
Tabla 4. Características PCI segmento de bus
Segmento del bus PCI voltaje Anchura Velocidad Tipo Las ranuras PCI
P32-A 5V 32-bits 33-MHz Peer Bus Ranuras 3 y 4 - Encuadre de cuerpo entero
P64-B 3.3 V 64-bits 66-MHz Peer Bus Las ranuras 1 y 2 - Encuadre de cuerpo entero
P64-C 3.3 V 64-bits 66-MHz Peer Bus Las ranuras 5 y 6 - Encuadre de cuerpo entero
Nota: Cuando un complemento tarjeta PCI de 33 MHz está conectado a un segmento de bus P64, tal como en la ranura P64- C 5, esto reduce la
velocidad de bus para todos los dispositivos conectados a ese segmento de bus, incluyendo el controlador SCSI de a bordo.
4.1.1 32 bits, 33 MHz PCI Subsistema

Los 32 bits, 33 MHz PCI E / S para la placa de servidor SDS2 se dirige a través de la SE-SL North Bridge. El segmento PCI de 33
MHz de 32 bits creado por el HE-SL se llama el P32-A segmento. El segmento de P32-A apoya de larga duración, tarjetas PCI de
altura completa y contiene las siguientes incrustado dispositivos y conectores:
• 2D / 3D acelerador de gráficos: ATI RAGE XL Controlador de vídeo
• Dos tarjeta de red: Intel 82550 Fast Ethernet Controller

• Las ranuras PCI 3 y 4
• CSB5 South Bridge (puente PCI-a-LPC)
Cada uno de los dispositivos embebidos anteriores, excepto por el puente CSB5 del Sur, se asigna un GPIO para desactivar el dispositivo.
4.1.1.1 Los identificadores de dispositivo (IDSEL)
Cada dispositivo bajo el puente hub PCI tiene su señal IDSEL conectada a un bit de AD [31:16], que actúa como una selección de
chip en el segmento de bus PCI en ciclos de configuración. Esto determina un valor de ID de dispositivo PCI única para uso en ciclos
de configuración. La siguiente tabla muestra el bit al que está unido cada señal IDSEL para dispositivos P32-A, y la descripción de
dispositivo correspondiente.
revisión 1.2 11

I / O Subsystem De servidor Intel® SDS2
Tabla 5. P32-A identificadores de configuración
IDSEL Valor Dispositivo
18 ATI RAGE XL Controlador de vídeo
19 Intel • 82550 Controlador Fast Ethernet 1
20 Intel 82550 controlador Fast Ethernet 2
24 Ranura PCI 3
25 Ranura PCI 4
31 CSB5 Puente Sur
4.1.1.2 P32-A Arbitraje
P32-A es compatible con siete PCI maestros (ATA RAGE XL, dos 82550s Intel, PCI maestros de las ranuras 3 y 4, CSB5, y HE-SL). Todos
los maestros PCI deben arbitrar el acceso PCI, el uso de los recursos suministrados por el HE-SL. La siguiente tabla define las
conexiones de arbitraje.
Tabla 6. Conexiones P32-A de Arbitraje
Las señales de zócalo Dispositivo
REQ_VGA / GNT_VGA * ATI RAGE XL Controlador de vídeo
D_PCIREQL1 / D_PCIGNTL1 Intel • 82550 Controlador Fast Ethernet 1
D_PCIREQL2 / D_PCIGNTL2 Intel • 82550 Controlador Fast Ethernet 2
D_PCIREQL3 / D_PCIGNTL3 Ranura PCI 3
D_PCIREQL4 / D_PCIGNTL4 Ranura PCI 4
D_PCIREQL5 / D_PCIGNTL5 CSB5 Puente Sur
4.1.2 64 bits, 66 MHz PCI Subsistema

Hay dos de 64 bits, los buses PCI de 66 MHz dirigidos a través de la CIOB20 I / O Bridge. Ambos segmentos de soporte de larga duración, tarjetas
PCI de altura completa. Las tarjetas PCI deben cumplir con la especificación PCI de altura, con inclusión de las conexiones de cable y la memoria.
Los dos segmentos PCI son buses de pares.
4.1.2.1 Los identificadores de dispositivo (IDSEL)
Cada dispositivo bajo el puente hub PCI tiene su señal IDSEL conectada a un bit de AD [31:16], que actúa como una selección de
chip en el segmento de bus PCI en ciclos de configuración. Esto determina un valor de ID de dispositivo PCI única para uso en ciclos
de configuración. Las siguientes tablas muestran el bit al que está unido cada señal IDSEL para P64-B y los dispositivos de P64-C, y
descripción de dispositivo correspondiente.
12 revisión 1.2

Tabla 4. P64-B identificadores de configuración
24 1 ranura PCI
25 Ranura PCI 2
Tabla 5. P64-C IDs de configuración
20 Controlador SCSI Adaptec AIC-7899W
24 Ranura PCI 5
25 Ranura PCI 6
4.1.2.2 Arbitraje P64-B
P64-B soporta tres maestros PCI (PCI maestros de las ranuras 1 y 2, y CIOB). Todos los maestros PCI deben arbitrar el
acceso PCI, el uso de los recursos suministrados por el CIOB. La siguiente tabla define las conexiones de arbitraje.
Tabla 7. Conexiones de Arbitraje de P64-B
FREQL1 / FGNTL1 1 ranura PCI
FREQL2 / FGNTL2 Ranura PCI 2
4.1.2.3 P64-C Arbitraje
P64-C soporta cuatro maestros PCI (PCI maestros de las ranuras 5 y 6, a bordo de SCSI, y CIOB). Todos los maestros PCI
deben arbitrar el acceso PCI, el uso de los recursos suministrados por el CIOB. La siguiente tabla define las conexiones de
arbitraje.
Tabla 8. Conexiones de Arbitraje de P64-B
SCSIREQL0 / SCSIGNTL0 Controlador SCSI Adaptec AIC-7899W
P64REQL1 / P64GNTL1 Ranura PCI 5
P64REQL2 / P64GNTL2 Ranura PCI 6
revisión 1.2 13

4.1.2.4 Zero Channel RAID (ZCR) Capaz ranura PCI 6
La placa de servidor SDS2 apoya controlador RAID de canal cero en la ranura PCI 6. Esta tarjeta adicional aprovecha el controlador
SCSI incorporado junto con su propia inteligencia integrada para proporcionar un subsistema controlador RAID completa a bordo. Si se
instala una tarjeta de RAID cero canal especificado, entonces interrupciones SCSI se enrutan a la tarjeta RAID en lugar de controlador
de interrupciones PCI y el dispositivo I / O basado en host se oculta eficazmente del sistema. La placa de servidor SDS2 utiliza una
aplicación comúnmente se conoce como “RAIDIOS” para apoyar esta función.
Nota: Cero tarjetas RAID Canal (ZCR) tarjetas sólo se admiten en la ranura PCI 6.
Nota: Intel canal de cero tarjetas RAID SRCMR y SRCMRU no son compatibles con SDS2.
4,2 Ultra160 SCSI

La placa de servidor SDS2 proporciona un bus SCSI de doble canal incrustado mediante el uso de controlador AIC-7899W SCSI la
Adaptec * 's. El controlador AIC-7899W contiene dos controladores SCSI independientes que comparten un único de 64 bits, interfaz
maestro de bus PCI de 66 MHz como un dispositivo multifunción, envasado en un BGA 456 pines. Internamente, cada controlador es
idéntica, capaz de operaciones utilizando ya sea 16 bits SE o LVD SCSI proporcionando 40 MBps (Ultra-amplia SE), 80 MBps (Ultra 2), o
160 MBps (Ultra160). Cada controlador tiene su propio conjunto de registros de configuración PCI y los registros SCSI I / O. La placa de
servidor SDS2 apoya desactivación del controlador SCSI a bordo a través del menú de configuración del BIOS.
La placa de servidor SDS2 proporciona terminadores activos, tensión de terminación, reajustable de fusibles y diodos de protección para
ambos canales SCSI. El menú de configuración del BIOS SCSI (CNTRL-A) proporciona la capacidad de activar o desactivar los
interruptores de a bordo para ambos canales A y B.
4.3 Controlador de vídeo

La placa de servidor SDS2 ofrece una ATI RAGE XL * acelerador de gráficos PCI, junto con SDRAM video y circuitos de soporte para
un subsistema de vídeo SVGA incorporado. El chip RAGE XL ATI * contiene un controlador de video SVGA, generador de reloj, motor
2D y 3D, y RAMDAC en un PBGA 272 pines. Dos chips SDRAM 2 MB proporcionan 4 MB de memoria de vídeo. El subsistema SVGA
soporta una variedad de modos, de hasta 1024 x 768 de resolución en los modos bpp 8/16/24/32 bajo 2D y hasta 800 x 600 de
resolución en los modos bpp 8/16/24/32 bajo 3D. También es compatible con monitores CRT y LCD de hasta 100 Hz frecuencia de
actualización vertical. La placa de servidor SDS2 proporciona un conector estándar VGA de 15 pines.
4.3.1 Modos de vídeo
El chip RAGE XL es compatible con todos los modos VGA estándar de IBM *. La siguiente tabla muestra los modos 2D / 3D compatibles en el
CRT. La tabla especifica los distintos resolución de pantalla, la frecuencia de refresco y profundidad de color compatible.
14 revisión 1.2

Tabla 9. Modos de vídeo
Modo 2D Frecuencia de actualización (Hz) Soporte SDS2 2D Modo de vídeo
8 bpp 16 bpp 24 bpp 32 bpp
640x480 60, 72, 75, 90, 100 Soportado Soportado Soportado Soportado
1280x1024 43, 60 Soportado Soportado Soportado -
1280x1024 70, 72 Soportado - Soportado -
1600x1200 60, 66, 76, 85 Soportado Soportado - -
Modo 3D Frecuencia de actualización (Hz) SDS2 3 Modo D soporte de vídeo con Z Buffer Activado
800x600 60, 70, 75, 90, 100 Soportado Soportado Soportado -
1024x768 60, 72, 75, 90, 100 Soportado - - -
1280x1024 43, 60, 70, 72 - - - -
1600x1200 60, 66, 76, 85 - - - -
Modo 3D Frecuencia de actualización (Hz) SDS2 3 Modo D Vídeo Sup pag ORT con Z Buffer Discapacitado
1024x768 60, 72, 75, 90, 100 Soportado Soportado - -
1280x1024 43, 60, 70, 72 Soportado - - -
1600x1200 60, 66, 76, 85 Soportado - - -
4.4 Controlador de interfaz de red (NIC)

La placa de servidor SDS2 apoya subsistema de red de dos 10Base-T / 100Base-TX utilizando el procesador Intel
82550-PM NIC. Los componentes se 82550 controladores PCI LAN integrado en un BGA delgada 15 mm2 paquete.
funcionalidad básica del controlador es equivalente a la del Intel 82559 con la adición de Alert on LAN * funcionalidad.
La placa de servidor SDS2 apoya desactivación independiente de cualquiera de los dos controladores NIC en el menú de configuración del
BIOS.
El 82.550 soporta las siguientes características:
• / Interfaz maestra Card Bus PCI de 32 bits
• Integrado IEEE 802.3 10Base-T y 100Base-TX PHY compatibles

• apoyo negociación automática IEEE 820.3u
• estructura de memoria encadenada similar al 82559, 82558, 82557 y 82596

• soporte dúplex completo en ambos 10 y 100 Mbps operación
• La energía baja dispositivo 3.3 V
revisión 1.2 15

4.4.1 Conector del NIC y el LED de estado
Los 82550 unidades LED en el conector de interfaz de red para indicar enlace / la actividad en la LAN y 10 Mbps o la operación
100 Mbps.
• El LED verde indica una conexión de red cuando se enciende de manera sólida y la actividad de TX / RX cuando parpadea.
• El LED ámbar indica 100 Mbps una conexión de red cuando encendió sólidamente y la actividad TX / RX cuando parpadea.
4.5 CSB5 Puente Sur (PCI-a-LPC Puente, IDE, USB)

El CSB5 es un dispositivo PCI multifunción, ubicado en un dispositivo de BGA 256 pines, proporcionando puente PCI-a-LPC, interfaz PCI IDE,
controlador USB PCI y controlador de administración de energía. Cada función dentro de la CSB5 tiene su propio conjunto de registros de
configuración. Una vez configurado, cada una aparece en el sistema como un controlador de hardware distintos que comparten la misma interfaz
de bus PCI.
En la implementación placa de servidor SDS2, la función principal de la CSB5' es proporcionar a la puerta de entrada a todas las funciones y los
dispositivos de E / S compatibles con PC. El SDS2 utiliza las siguientes características CSB5:
• interfaz de bus PCI

• interfaz de bus LPC
• interfaz IDE, con ultra capacidad DMA 100
• Bus (USB) serie universal
• controladores DMA compatible con PC temporizador / contador y
• APIC y 8259 controlador de interrupciones
• La administración de energía
• propósito general de E / S
Los siguientes son descripciones de cómo cada característica compatible se implementa en SDS2.
4.5.1 Interfaz de bus PCI

El CSB5 implementa completamente una interfaz PCI maestro / esclavo de 32 bits, de acuerdo con el La especificación de bus local
PCI, revisión 2.2. En la placa de servidor SDS2, la interfaz PCI funciona a 33 MHz, utilizando el entorno de la señalización de 5 V.
4.5.2 Maestro de bus de interfaz PCI IDE
Los CSB5 actúa como un controlador IDE rápida basada en PCI que soporta transferencias O programados de E / y
transferencias IDE bus maestro. El CSB5 soporta dos canales IDE, que soporta dos unidades cada uno (unidades 0 y 1). El 5
(A58285-502 PBA) placa de servidor SDS2 FAB soporta dos canales IDE a través del conector estándar de 40 pines (2x20). Nota
FAB 4 tableros (PBA A58285-402 y -403) soportados sólo un canal IDE.
La interfaz SDS2 IDE soporta las siguientes características:
dieciséis revisión 1.2


• La dispersión / mecanismo de reunir soporta unidades IDE tanto DMA y PIO y dispositivos ATAPI
• Soporte para ATA y ATAPI, Modo PIO 0, 1, 2, 3, 4, Modo DMA 0, 1, 2, y Ultra DMA Modo 0, 1, 2, 3, 4, 5
• La tasa de transferencia de la unidad IDE es capaz de hasta ATA-100 (100 MB / s por canal)
4.5.3 Interfaz USB

El CSB5 contiene un controlador USB y cuatro concentradores USB. El controlador USB mueve datos entre la memoria
principal y los cuatro conectores USB.
La placa de servidor SDS2 proporciona una interfaz de conector de tres USB externo en la E / S posterior. Un USB adicional está soportada
internamente a través de una cabecera de 10 pines (2 X 5) que puede ser cableado a un placa del panel frontal. Los cuatro puertos
funcionan de manera idéntica y con el mismo ancho de banda. La especificación USB, Revisión 1.1, define el conector externo. Tabla 68. 10
pines cabecera de la conexión USB (2 x 5) Pin-out.
4.5.4 Control de interrupción de compatibilidad
El CSB5 proporciona la funcionalidad de dos 82C59 dispositivos PIC para manejo de interrupciones compatible-ISA.
4.5.5 APIC
El CSB5 integra un APIC 32-entrada I / O que se utiliza para distribuir 32 interrupciones PCI. También incluye un 16-entrada
APIC I / O adicional para la distribución de interrupciones legado ISA.
4.5.6 Administración de energía
Una de las funciones incrustadas de CSB5 es un controlador de administración de energía. La placa de servidor SDS2 utiliza esto para
implementar características de administración de energía compatibles con ACPI. El SDS2 apoya a los estados de sueño S0, S1, S4 y S5.
4.5.7 General de Entrada y Salida Propósito prendedores
El CSB5 proporciona un número de pines de entrada y de salida propósito general. Muchos de estos pines tienen funciones alternativas, y
por lo tanto no todos son disponibles. La siguiente tabla muestra las clavijas de GPI y GPO utilizados en la placa de servidor SDS2 y da una
breve descripción de su función.
Tabla 10. Tabla CSB5 GPIO Uso
Almohadilla Nombre GPIO Descripción
V3 N_SALERTN Los informes de errores Fata de HE-SL como múltiples -bit errores ECC, errores de protocolo del bus, y los
errores de paridad FSBus
W2 MIRQL Los informes de errores corregibles de HE-SL como errores de un bit de datos en el bus frontal lateral y el bus de
datos de la memoria
W3 N_CIOBALERTN Informes de errores de CIOB
Y4 N_CSB5_NMI Generación de MNI de CSB5
Y1 N_BMC_IRQ_SMI_00 Las aportaciones de BMC del evento SMI
revisión 1.2 17

Almohadilla Nombre GPIO Descripción
Y19 N_NVRAMCLR Las aportaciones de puente para estar en el modo de recuperación de BIOS en caso de corrupción
V17 N_PASSDIS_00 Las aportaciones de puente para borrar asignaciones de contraseña
U16 N_CMOSCLR_00 Las aportaciones de puente para borrar información de configuración en el CMOS
T20 N_F3SETUPEN_00 Las aportaciones de puente para estar en modo de prueba especial (sólo fabricantes)
T19 N_BMC_SCIN Las aportaciones de BMC del evento SCI
T18 N_BMCISPMD_00 Las aportaciones de puente para estar en modo de prueba especial (sólo fabricantes)
U18 N_FRB3STP_00 Señal de salida para apagar temporizador FRB para detener condiciones de fallo (esta señal es de alambre o con el puente de 2
patas
Y16 N_SCSI_IDSEL_EN Señal de salida para deshabilitar bordo controlador SCSI
V12 N_LAN2_IDSEL_EN Señal de salida para desactivar NIC2 a bordo
U12 N_LAN1_IDSEL_EN Señal de salida para desactivar la NIC1 a bordo
V19 CSBPICD0 CSB5 APIC de bus de datos 0
W20 CSBPICD1 CSB5 APIC de bus de datos 1
Y20 N_ROM_CSN Señal de salida para el BIOS de Selección de Chip
U19 N_VGA_IDSEL_EN Señal de salida para desactivar el vídeo a bordo
4.6 Componentes Soporte chipset
4.6.1 Super I / O
El dispositivo de National Semiconductor PC87417 Super I / O contiene todos los circuitos necesarios para controlar dos puertos de serie,
un puerto paralelo, un disco flexible, y PS / 2-compatible teclado y ratón. La placa de servidor SDS2 compatible con las siguientes
características:
• GPIO
• Dos puertos serie
• Flexible
• Teclado y ratón a través de 2 conectores PS /

• Puerto paralelo
• Reloj en tiempo real
• el control de despertador
4.6.1.1 Entrada y Salida de uso general - GPIO
El National Semiconductor PC87417 * Super I / O proporciona número de pines de entrada / salida de propósito general de que la
placa de servidor SDS2 utiliza. La siguiente tabla identifica el pasador, el nombre de señal utilizada en el esquema y una breve
descripción de su uso.
Tabla 11. Super I / O GPIO tabla de uso
Alfiler # Nombre de la señal Descripción
10 N_BMC_SYSIRQ_00 Controlador de interrupción sistema de interrupción de BMC
13 N_SIO_CLK_40M_BMC 40MHz salida de reloj a BMC
18 revisión 1.2

Alfiler # Nombre de la señal Descripción
35 N_BMC_SWIN 36
N_BMCPWRN LED de encendido del BMC
37 N_EXTEN_00 Evento externa
38 N_SUPERSCI_00 Sistema de interrupción de control utilizado para detectar eventos de reactivación
45 N_SIO_CLK_RTC_BMC salida de reloj en tiempo real a BMC 49
N_P2_PME Evento de administración de energía del bus PCI (segmento P64-B)
50 N_P3_PME Evento de administración de energía del bus PCI (segmento P64-C)
51 N_FP_PWR_LED + 00 indicador de encendido en el panel frontal
52 N_LAN_PME Evento de administración de energía del bus PCI (P32-Un segmento)
53 N_BMC_SCIN Sistema de interrupción de administración del BMC
125 KBCLKL teclado del reloj
126 KBDATL datos de teclado
127 MSCLKL Reloj del ratón
128 MSDATL datos de ratón
4.6.1.2 Puertos seriales
Dos puertos serie se proporcionan en la placa de servidor, un conector DB9 de 9 pines se encuentra en la I / O trasero para suministrar COM1 y una
cabecera de 10 clavijas en la placa de servidor proporciona COM2.
4.6.1.3 Flexible
El FDC en el SIO es funcionalmente compatible con los controladores de disco en el DP8473 y N844077. Todas las funciones de
FDC se integran en el SIO incluyendo separador de datos analógicos y FIFO de 16 bytes.
4.6.1.4 Teclado y ratón
Dos puertos PS / 2 se proporcionan para teclado y ratón y se montan dentro de una sola carcasa apilada. El conector
de ratón se apila sobre el conector de teclado.
4.6.1.5 Puerto paralelo
El puerto paralelo está soportado en la placa de servidor a través de la parte posterior de I / O.
4.6.1.6 Reloj en tiempo real
El SIO contiene un reloj en tiempo real con respaldo de batería externa. El dispositivo también contiene 242 bytes de batería de
respaldo de propósito general CMOS RAM.
4.6.1.7 Control de despertador
El SIO contiene funcionalidad que permite a varios eventos para controlar el encendido y apagado del sistema.
revisión 1.2 19

4.6.2 BIOS flash

La placa de servidor SDS2 incorpora una ROM Fairchild * 29LV008B 8Mbit flash. El dispositivo flash está conectada a través de
la X-bus de la CSB5.
4,7 direccionamiento de las interrupciones
La arquitectura de interrupción placa de servidor SDS2 implementa tanto en modo PIC compatible con PC y el modo APIC interrumpe
mediante el uso de la periferia integrada / O APIC en el CSB5.
4.7.1 Legado direccionamiento de las interrupciones
Para el modo compatible con PC, el CSB5 proporciona dos controladores de interrupciones compatibles con 82C59. Los dos controladores se
conectan en cascada con niveles de interrupción 8-15 de entrar en el nivel 2 del controlador de interrupción primaria (configuración estándar PC).
Una señal de interrupción solo se presenta a los procesadores, a la que sólo un procesador responderá para su mantenimiento. El CSB5 contiene
registros de configuración que definen qué interrumpir fuente mapas lógicamente a los pines de E / S APIC inTX.
Interrupciones, tanto PCI IRQ y tipos, son manejados por el CSB5. El CSB5 luego los traduce al bus APIC. Los números en la tabla
de abajo indican el pin de entrada de interrupción CSB5 PCI a la que está conectado el dispositivo asociado de interrupción (INTA,
INTB, INTC, INTD). / O APIC existe I del CSB5 en el autobús APIC de E / S con los procesadores.
Tabla 12. PCI direccionamiento de las interrupciones / Sharing
dispositivo de interrupción INTA INTB INTC INTD
ATI RAGE XL 4
82550PM # 1 2
82550PM # 2 3
Slot PCI 1 (P64-B) 5 13 11 12
Slot PCI 2 (P64-B) 6 12 13 11
Ranura PCI 3 (P32-A) 7 11 12 13
Slot PCI 4 (P32-A) 8 13 11 12
PCI Slot 5 (P64-C) 9 12 13 11
Slot PCI 6 (P64-C) 10 11 1 0
7899W-SCSI Ch A 0
7899W-SCSI Ch B 1
4.7.1.1 Legado direccionamiento de las interrupciones
La siguiente tabla recomienda el mapeo de interrupción lógica de fuentes de interrupción en la placa de servidor SDS2. El mapa de
interrupción real se define utilizando los registros de configuración en la CSB5.
Tabla 13. Definiciones de interrupción
interrupción ISA Descripción
20 revisión 1.2

interrupción ISA Descripción
INTR interrupción del procesador
NMI NMI al procesador
IRQ1 interrupción de teclado
IRQ3 Puerto serie 1 o 2 de interrupción desde el dispositivo SIO
IRQ4 Puerto serie 1 o 2 de interrupción desde el dispositivo SIO
IRQ5
IRQ6 controlador de disquete
IRQ7
IRQ8_L Reloj de Tiempo Real interrumpir
IRQ9
IRQ10
IRQ11
IRQ12 PS / 2 de interrupción Ratón
IRQ14 canal primario de interrupción IDE
SMI * Interrupción de administración del sistema. indicador de propósito general de origen por el CSB5 y
BMC a los procesadores
SCI * Interrupción de control del sistema. Utilizado por el sistema para cambiar los estados de sueño y otras funciones de
tipo de nivel de sistema
4.7.2 APIC direccionamiento de las interrupciones
Para el modo APIC, la arquitectura SDS2 interrupción incorpora tres dispositivos O APIC Intel I / para gestionar y emisión interrumpe para APIC
locales en cada procesador. Los APIC de E / S vigilan cada interrupción en cada dispositivo PCI incluyendo ranuras PCI, además de la
compatibilidad de ISA interrumpe IRQ (0-15). Cuando se produce una interrupción, un mensaje correspondiente a la interrupción se envía a
través de una interfaz en serie de tres conductores a los APIC locales. El autobús APIC minimiza la interrupción tiempo de latencia para la
compatibilidad con fuentes de interrupción. Los APIC de E / S también pueden suministrar mayor que 16 niveles de interrupción al procesador (s).
4.7.3 IRQ serie

La placa de servidor SDS2 soporta un mecanismo de entrega de interrupción serializado. IRQ serializados (SERIRQ) consiste en un fotograma
de inicio, un mínimo de 17 canales / datos de IRQ, y un marco de parada. Cualquier dispositivo esclavo en el modo silencioso puede iniciar el
fotograma inicial. Mientras que en el modo continuo, el fotograma de inicio es iniciada por el controlador de host.
4.7.4 Analizar en busca de IRQ PCIIRQ
La estructura IRQ / trama de datos incluye la capacidad para manejar hasta 32 canales de muestreo con la implementación estándar
utilizando los 17 canales mínimos de muestreo. La placa de servidor SDS2 tiene un serializador PCI interrupción externa para el
mecanismo de exploración PCIIRQ de CSB5 para apoyar 16 PCIIRQs.
revisión 1.2 21

IOAPIC 0
Ciclo PCI
SCAN2 Mapeo 8259 PIC

IRQ0-15 INT
IRQ12
IRQ11
IRQ10
IRQ8
IRQ6
IRQ4 IRQ9
IRQ7
IRQ5
IRQ2
IRQ0 IRQ3
IRQ1
PCIIRQ12
PCIIRQ11
15
PCIIRQ10
PCIIRQ9
PCIIRQ8
PCIIRQ7
PCIIRQ6
PCIIRQ5
PCIIRQ4
PCIIRQ3
PCIIRQ2
PCIIRQ1
PCIIRQ0
Ciclo PCI
Máscara para
1
PCIIRQ0-15
PCIIRQ0PCIIRQ15 1
IOAPIC
scan0 PCIIRQ
PCIIRQ16
PCIIRQ a
PCIIRQ16PCIIRQ31 Ciclo PCI
PCIIRQ17 MAPEO
PCIIRQ18 IRQ
PCIIRQ19 SCAN1
IOAPIC 2
PCIIRQ20 Máscara para
PCIIRQ21 PCIIRQ16-31
PCIIRQ22
PCIIRQ23
PCIIRQ24
PCIIRQ25
1
PCIIRQ26
PCIIRQ27
PCIIRQ28
PCIIRQ16
Figura 3. SDS2 direccionamiento de las interrupciones Diagrama (CSB5 interna)
22 revisión 1.2

Super I / O
Teclado
temporizador
Cascade
/Coprocesador
ISAISA
S_IDE / ISA
ISA
Port1 ratón
RTC
/ ISA ISA /P_IDE
SCIISA error
/ ISA
Floppy /
Serie Port2 / ISA serie
Interfaz IRQ serie

SERIRQ
CSB5 direccionamiento de las interrupciones

PCI reloj de 33
MHz
Ch A PCIIRQ0
NIC 1 SCSI PCIIRQ15
PCIIRQ14
SCSI Ch B PCIIRQ13
PCIIRQ1
PCIIRQ12
PCIIRQ11
PCIIRQ10
PCIIRQ2
PCIIRQ9
PCIIRQ8
NIC 2 PCIIRQ3
PCIIRQ7
PCIIRQ6
PCIIRQ5
PCIIRQ4
PCI IRQ Serializador
PIRQ1
PIRQ_LATCH
INTBCD
INTBCD
SLOT6 N /C
INTBCD
INTA
SLOT5
INTA
INTA INTA
SLOT4
ranura 3INTA
Slot1de
SCI INTA
SIO Slot
vídeo2
Figura 4. SDS2 de interrupción de enrutamiento diagrama
revisión 1.2 23

ranura 6 ranura 5 ranura 4 ranura 3 La ranura 2 Ranura 1
IRQ 9 PCI 10
IRQ IRQ 8 PCI
PCI IRQ 7 PCI
PCI IRQ 6
INTA PCI IRQ 5
INTB PCI IRQ 13
INTC PCI IRQ 11
INTD PCI IRQ 12
NIC 1 PCI IRQ 2
NIC 2 PCI IRQ 3
VÍDEO PCI IRQ 4
PUERTO A
PCI IRQ 0
SCSI
PCI IRQ 1
PUERTO B
Presente ZCR
Figura 5. SDS2 PCI Interrupt Diagrama Mapping
24 revisión 1.2

De servidor Intel® SDS2 Management Server
5. Gestión de Servidor
Las funciones de administración del servidor SDS2 se implementan utilizando el chip controlador de administración Junta Sahalee
servidor. El Sahalee BMC es un ASIC envasado en un BGA 156 pines que contiene un núcleo de procesador RISC de 32 bits y los
periféricos asociados. El siguiente diagrama muestra la arquitectura de gestión de servidor SDS2. Una descripción de la arquitectura
de hardware sigue.
revisión 1.2 25

Management Server De servidor Intel® SDS2
Botón de encendido del interruptor
del disco / sistema de fallas de LED
Red de Actividad LED de actividad

alimentación del sueño botón
Estado del LED de fallo de

Botón de restablecimiento
identificar LED
intrusión en el chasis
del panel frontal NMI
Altavoz
Identificar Botón
LED
Conectores del panel frontal

ZÓCALO
DIMM SPD (6)
SPKR
sockets de procesador
IERR (2)
Temperatura 'núcleo' de la CPU

NIC # 2
ISOL
(2) Disparo térmico (2)
Voltaje de la CPU (1)
NIC # 1
ICMB
Transceptor
Gestión privada buses COM 2
Encabezamiento
Zócalo
RI (Wake-on-Ring) Conjunto de chips
temp 1
BBD COM2 2.5V lógica

PCI PME
Conector IPMB
Para Distribución
MUX COMM
Ventiladores (6)
Intrusión en
el chasis de Energía
EMP
Administración de plataforma inteligente BUS (IPMB) Tablero
Conector de alimentación
5V
plano posterior Header Aux.

12V
No volátil, de lectura y escritura de almacenamiento
3.3V
SISTEMA DE SENSOR DE FRU INFO Y
- 12V Controlador de gestión

REGISTRO REGISTRO DE VALORES DE
DE EVENTOS DATOS CONFIGURACIÓN
1.25V
3.3V espera
(BMC) - Identificación Chasis
CODE
RAM
(actualizable) - Identificación
base de la placa
intercambio en caliente de Sistema I / F
PUERTOS - Estado de la alimentación
plazo. 2 LVDS-A plazo. 1

LVDS-A plazo. 3
SMMBIOS
SMS I /
I/F plataforma de
LVDS-B plazo. 1 LVDS-A F NMI
Sistema Gestión
Conjunto de chips INM
LVDS-B plazo. 2 Autobús direccionamiento de
SMI
Conjunto de chips SMI las interrupciones
LVDS-B plazo. 3 de
Figura 6. SDS2 Sahalee BMC Diagrama de Bloques (Ver como referencia solamente)
26 revisión 1.2

5.1 Controlador de administración de la placa Sahalee

El Sahalee BMC contiene un núcleo de procesador RISC de 32 bits y periféricos asociados utilizado para controlar el sistema de eventos
críticos. El Sahalee BMC, envasada en un BGA 156 pines, supervisa todas las fuentes de alimentación, incluyendo los generados por las
fuentes de alimentación externas y las reguladas de forma local en la placa de servidor.
El Sahalee BMC también supervisa voltaje SCSI terminación, tacómetros ventilador para detectar un fallo del ventilador, y la temperatura del
sistema. La temperatura se mide en cada uno de los procesadores y en los lugares en la placa de servidor lejos de los ventiladores. Cuando
cualquier parámetro monitorizado está fuera de los umbrales definidos, la Sahalee BMC registra un evento en el registro de sucesos del
sistema (SEL).
controladores de gestión y los sensores se comunican en la I 2 Administración de plataforma inteligente basada en autobús C. Unido a
uno de sus E privada 2 C bus es Hecetas, que es un ADM1026. El ADM1026 es un versátil monitor de los sistemas ASIC. Algunas de
sus características incluyen:
• canales de medición analógicos

• canales de medición de velocidad de ventilador
• Lógicos de propósito general pines I / O
• medición de la temperatura remoto

• En el chip sensor de temperatura
• detección de intrusión en el chasis
La siguiente tabla detalla algunas de las entradas de Hecetas tal como se utiliza en el SDS2.
Tabla 14. Definición de entrada de ADM1026
Alfiler Nombre de la señal Descripción
3 N_ADM_DIS_CPU1_L Detener el reloj CPU1
4 N_ADM_DIS_CPU2_L Detener el reloj CPU2
5 CPU2_VID0 CPU2 VID [0]
2 CPU1_IERRN CPU1 IERR
1 CPU2_IERRN CPU2 IERR
44 N_CPU1_THERMTRIPN CPU1 Disparo térmico
43 N_CPU2_THERMTRIPN CPU2 Disparo térmico
dieciséis N_FRONTOPEN + 00 Intrusión en el chasis
revisión 1.2 27

13 N_SM2_CLK Serial Bus Reloj
14 N_SM2_DATA Serial Bus de Datos
18 N_ADM_FAN_PWM Por ancho de pulso modulada de salida para el control de velocidad del ventilador
19 N_RST_BMCRST_L Power-on Reset con mínimo de 200 ms de ancho de pulso
29 3VSB Monitores de alimentación de 3V de espera
22 5VSB Monitores de alimentación de 5V Standby
7 3V Monitores de alimentación de 3V
30 5V Monitores alimentación de + 5V
31 - 12V Monitores de alimentación -12V
32 + 12v Monitores + 12V
33 VCCORE1 Monitores voltaje del núcleo CPU1
34 + 2.5V suministro de monitores de 2.5V
35 VTT Monitores de suministro VTT
36 N_SC2VREF3 + 00 Monitorea el canal SCSI 2 Terminator 3
se presentó una de 8 bits lecturas analógicas de las siguientes temperaturas del sistema:
Tabla 15. Sensores de temperatura
Sensor de temperatura Descripción Resolución Exactitud
Procesador primaria sensor térmico zócalo del procesador principal 8 bits + / - 5 ° C o mejor
Procesador secundaria sensor térmico del zócalo del procesador Secundaria 8 bits + / - 5 ° C o mejor
La siguiente tabla detalla algunas de las entradas de Sahalee tal como se utiliza en el SDS2.
Tabla 16. Definición de entrada de Sahalee
D12 N_SLOT1OCC_00 CPU1 de detección de presencia
D14 N_SLOT2OCC_00 CPU2 de detección de presencia
B12 N_FAN1_SENSE_P CPU1 velocidad del ventilador
A13 N_FAN2_SENSE_P CPU2 de velocidad del ventilador
B13 N_FAN3_SENSE_P Ventilador frontal del sistema 1 Velocidad
B14 N_FAN4_SENSE_P Ventilador frontal del sistema 2 Velocidad
C13 N_FAN5_SENSE_P Ventilador posterior del sistema 1 Velocidad
28 revisión 1.2

C14 N_FAN6_SENSE_P Ventilador posterior del sistema 2 Velocidad
L12 N_MEM_ALERT_L Memoria ECC error Detect
M12 N_BMC_SECUREMODE Modo seguro Detect
Nota: Para obtener una lista completa de sensores de BMC, consulte Controlador de administración de la placa SDS2 Especificación
de producto externo.
ADM1026
Sahalee
Figura 7. SDS2 Ubicaciones de ADM1026 y Sahalee
5.1.1 Fallo arranque Resilient

El Sahalee BMC implementa Fault arranque elástico (FRB) los niveles 1, 2 y 3. Si el procesador de arranque por defecto (BSP) no puede
completar el proceso de arranque, los intentos FRB para arrancar utilizando un procesador alternativo.
• nivel FRB 1 es para la recuperación de un fallo BIST detectado durante la POST. Esta recuperación FRB está totalmente manejado por el código
del BIOS.
• nivel FRB 2 es para la recuperación de un tiempo de espera de vigilancia durante la POST. El temporizador de vigilancia para FRB de
detección de nivel 2 se implementa en el Sahalee BMC.
• FRB nivel 3 es para la recuperación de un tiempo de espera de vigilancia de restablecimiento de hardware / encendido. El Sahalee BMC
proporciona funcionalidad de hardware para este nivel de FRB.
revisión 1.2 29

Control RESET 5.2 Sistema

Restablecer circuitos de la placa de servidor SDS2 mira restablece desde el panel frontal, CSB5, ITP, y el subsistema de procesador para
determinar la secuenciación de reposición adecuada para todo tipo de reinicio. La lógica de reposición está diseñado para acomodar una variedad
de formas de restablecer el sistema, que se pueden dividir en las siguientes categorías:
• reinicio de encendido
• hard reset
• Soft (programada) de reinicio
Las siguientes subsecciones describen cada categoría de restablecimiento.
5.2.1 Restablecer el encendido
Cuando el sistema está desconectado de la alimentación de CA, toda la lógica en la placa de servidor está apagado. Cuando un nivel de tensión de
entrada válido (AC) se proporciona a la fuente de alimentación, se aplica 3,3 V de energía de reserva a la placa de servidor. Un circuito monitor de
potencia en 3,3 V de espera afirma
N_RST_BMCRST_L, haciendo que el BMC para restablecer. El BMC es alimentado por 3,3 V de espera y monitores y controles eventos
clave en el sistema relacionado para restablecer y control de potencia.
Después de que el sistema está encendido, la fuente de alimentación afirma la N_PWRGD + 00 señal después de todos los niveles
de tensión en el sistema han alcanzado niveles válidos. El BMC recibe N_PWRGD + 00 y después de aproximadamente 500 ms que
afirma N_RST_P6_PWRGOOD, que indica a los procesadores y CSB5 que la potencia es estable. Sobre N_RST_P6_PWRGOOD afirmación,
el CSB5 alternará reinicio PCI.
5.2.2 Hard reset

Un restablecimiento completo puede ser iniciado por restablecer el sistema a través del interruptor del panel frontal. Durante el reinicio, el BMC
Sahalee de-afirma la N_RST_P6_PWRGOOD señal. Después de aproximadamente 500 ms, se reafirma, y la secuencia de reinicio de energía en
marcha se realiza.
El Sahalee BMC no se restablece mediante un restablecimiento completo. Se puede poner a cero en el encendido.
5.2.3 Reinicio suave
Un restablecimiento automático hace que los procesadores para comenzar la ejecución en un estado conocido sin lavado de las cachés
o tampones internos. El controlador del teclado situado en el SIO o por el CSB5 puede generar restablece suaves. La salida del SIO ( N_KBD_PINITL)
es introducida en el CSB5.
Los autobuses 5.3 administración de plataforma inteligente
controladores de gestión y los sensores se comunican en la I 2 Administración de plataforma inteligente basada en autobús C. Un protocolo
bit definido por la yo 2 C Especificación de Bus, y un protocolo de nivel de byte definido por la Administración de plataforma inteligente bus de
comunicaciones Especificación del protocolo,
proporcionar una interconexión independiente para todos los dispositivos que operan en esta I 2 bus C. El IPMB se extiende a lo largo de la
placa de servidor y el chasis del sistema. Una capa adicional en el protocolo soporta transacciones entre múltiples servidores de inter-chasis
I 2 segmentos de bus C.
30 revisión 1.2

Tabla 17. Dispositivos de bus ipmb
Función voltaje Dirección notas

SCSI HSBP-A 5VSB 0xC0
SCSI-B HSBP 5VSB 0xC2
Conector OEM 5VSB N/A
Además de la IPMB “público”, el Sahalee BMC también tiene cinco Me privada 2 buses C. Cuatro de éstos se utilizan en la placa de
servidor. El Sahalee BMC es el único maestro en los buses privados. La siguiente tabla muestra todas las conexiones de la placa de
servidor en el que BMC privada Sahalee 2 buses C.
Tabla 18. privada 2 C Bus 1 Dispositivos

1 ranura PCI 3 VSB N/A
Ranura PCI 2 3 VSB N/A
Tabla 19. privada 2 C Bus 2 Dispositivos

PC87417 SIO 3 VSB 0x60
Conector del panel frontal 3 VSB 0x9A
ADM1026 3 VSB 0x58

Fuente de alimentación # 1 3 VSB 0xB0
Fuente de alimentación # 1 FRU 3VSB 0xA0
Fuente de alimentación # 2 3VSB 0xB2
Fuente de alimentación # 3 3VSB 0xB6
Unidad de potencia Jaula 3VSB 0xBC

FRU Unidad de Potencia 3VSB 0xAC
Nota: Las entradas de suministro de energía en la Tabla 19 se aplican sólo al chasis Intel® SC5100. Potencia de referencia
chasis suministros pueden utilizar diferentes direcciones.
Tabla 20. Me privada 2 C Bus 3 dispositivos

HE-SL 3.3 V 0xC0 puente norte
CIOB20 3.3 V 0xC4 Me Puente de E / S
revisión 1.2 31


CSB5 3.3 V 0xC2 Puente del Sur
DIMM 1 3.3 V 0xA0
DIMM 2 3.3 V 0xA2
DIMM 3 3.3 V 0xA4
4 DIMM 3.3 V 0xA6
DIMM 5 3.3 V 0xA8
DIMM 6 3.3 V 0xAA
PCK2001M 3.3 V 0xD2 Los tampones de reloj
Tabla 21. privada 2 C Bus 4 dispositivos

NIC1 3 VSB 0x84
NIC2 3VSB 0x86
5.4 Informe de errores

Esta sección documenta los tipos de condiciones de error del bus del sistema monitoreados por la placa de servidor SDS2.
5.4.1 Fuentes de error y Tipos

Uno de los principales requisitos de gestión de servidor es correcta y consistentemente maneja los errores del sistema. Los errores del sistema
en el SDS2, que puede ser desactivado y activado de forma individual, se pueden clasificar de la siguiente manera:
• bus PCI
• errores del bus del procesador
• solo o errores de memoria y de múltiples bits
• sensores generales de gestión de servidores, gestionados por el Sahalee BMC
5.4.2 Los errores del bus PCI
El bus PCI define dos pasadores de error, PERR # y SERR #, por informar de errores de paridad de PCI y errores del sistema, respectivamente. En el
caso de PERR #, el maestro del bus PCI tiene la opción de volver a intentar la operación infractor, o para informar de que el uso de SERR #. Todos los
otros errores relacionados con PCI-son reportados por SERR #. SERR # se encamina a NMI si está habilitado por el BIOS.
5.4.3 Los errores del bus del procesador Intel® Pentium® III
El HE-SL es compatible con toda la integridad de los datos admitidas por el bus Pentium Pro, incluyendo la dirección, y la paridad Solicitud
de respuesta. El HE-SL siempre genera datos ECC mientras se está conduciendo el bus de datos del procesador, aunque bus de datos
ECC puede ser activado o desactivado por el BIOS (habilitado por defecto). El HE-SL genera MIRQ # en SBE (errores de un solo bit) y
genera SALERT # en
32 revisión 1.2

errores incorregibles. Además, el HE-SL puede generar DBERR # de errores ECC irrecuperables detectados en el bus del
procesador. Los errores irrecuperables se encaminan a NMI por el BIOS.
5.4.4 Los errores de memoria Bus
El HE-SL está programado para generar un SMI de errores en los datos de un solo bit en la matriz de memoria si se ha instalado la memoria
ECC. El HE-SL realiza la depuración. El controlador SMI simplemente registra el error y la ubicación del DIMM en el registro de sucesos del
sistema. errores de doble bit en la matriz de memoria se asignan a SMI porque el Sahalee BMC no puede determinar la ubicación del DIMM
defectuoso.
5.4.5 ID LED
El azul “LED de ID”, que se encuentra en el borde posterior de la placa de servidor cerca de NIC2, se utiliza para ayudar a localizar una plataforma de
servidor dado que requiere servicio cuando se instala en un estante de múltiples sistemas. El LED se ilumina cuando se pulsa el botón del panel frontal ID
y se apaga cuando el botón se pulsa de nuevo.
5.5 ACPI
(ACPI) La configuración avanzada e interfaz de energía del sistema operativo sea conscientes puede colocar el sistema en un estado donde el giro del
disco duro hacia abajo, los ventiladores del sistema se detiene, y todo el proceso se detuvo. En este estado, la fuente de alimentación está todavía en
marcha y los procesadores todavía disipar algo de poder, de manera que los seguidores de fuente de alimentación y procesadores continúan funcionando.
Nota: ACPI requiere un sistema operativo que soporta esta característica. Los estados de sueño se
discuten a continuación se definen como:
• S0: estado de funcionamiento normal
• S1: Procesador estado de sueño. Ningún contenido se pierde en este estado y las memorias caché del procesador mantener la coherencia
• S4: Hibernate o guardar en disco. La memoria y el estado de la máquina se guardan en el disco. Al pulsar el botón de encendido o
de otra acción de activación, restaura el estado del sistema desde el disco y reanuda el funcionamiento normal. Esto supone que no
se hicieron cambios de hardware para el sistema mientras éste estaba fuera
• S5: apagado suave. Sólo la sección RTC del conjunto de chips y el BMC se están ejecutando en este estado
La placa de servidor SDS2 admite los estados de reposo s0, s1, s4, s5 y. Cuando la placa de servidor está funcionando en modo ACPI, el
sistema operativo mantiene el control del sistema y la directiva del sistema operativo determina los métodos de ingreso y despertar fuentes
para cada estado del sueño. capacidades de entrada de sueño y de eventos de encendido son proporcionados por el hardware, pero están
habilitadas por el sistema operativo.
5.6 Modo de enlace de CA
El modo de enlace de CA permite que el sistema para controlar su potencia de entrada de CA de modo que si se pierde la alimentación de entrada de CA y luego
restaurada, el sistema vuelve a uno de los siguientes ajustes preseleccionados:
• Encendido
• Último Estado (Fábrica de ajuste por defecto)
• Mantenerse alejado
revisión 1.2 33

Utilidad de configuración (F2) puede cambiar los ajustes del modo de enlace de corriente alterna.
34 revisión 1.2

De servidor Intel® SDS2 BIOS
6. BIOS
En esta sección se describe el software del BIOS embebido en la placa de servidor SDS2. El BIOS contiene compatible con PC de entrada /
salida estándar básico (E / S) de servicios, las rutinas de configuración de hardware específicos del sistema y registrar los ajustes
predeterminados que están incorporados en Flash memoria de sólo lectura (ROM). Este documento también describe utilidades de soporte
de BIOS ROM (no residentes) que se requieren para la configuración del sistema y actualización de flash ROM. El BIOS se implementa como
firmware que reside en la memoria flash ROM.
El término BIOS, como se usa en el contexto de este documento, se refiere a los BIOS del sistema, la configuración del BIOS, y ROM de
opciones para dispositivos periféricos de a bordo que están contenidos en el flash sistema. El BIOS del sistema controla la funcionalidad básica
del sistema utilizando los valores de configuración almacenados. Los términos Flash ROM, flash sistema, y flash BIOS se pueden usar
indistintamente en este documento.
Configuración del BIOS es una utilidad de configuración ROM residente Flash que proporciona al usuario un control de los valores de configuración
almacenados en la memoria RAM de configuración CMOS respaldada por batería. opciones de BIOS también se pueden configurar utilizando la Utilidad de
configuración del sistema (SSU). El funcionamiento de la SSU se discute en un documento separado. Configuración del BIOS está estrechamente vinculada
con el BIOS del sistema y se considera una parte de la BIOS.
Phoenix * Phlash (PHLASH.EXE) se utiliza para cargar las zonas de memoria flash ROM con el programa de instalación, BIOS, y otros código / datos.
La siguiente es la ruptura de la cadena de productos SDS2 ID.
• 4 bytes tablero de Identificación, 'SDS2'
• Junta de 1 byte de revisión, a partir de '0'

• 3-byte OEM ID, '86B' para BIOS estándar
• número de compilación de 4 bytes
• 1-3 bytes que describe construyen tipo (D para el desarrollo, para Alpha A, B para Beta, Pxx para la versión de producción
xx)
• 6 bytes fecha de compilación en formato AAMMDD
• tiempo de 4 bytes en formato hhmm
BIOS 6.1 Sistema

El BIOS del sistema es el núcleo de la porción de ROM residente flash de la BIOS. El BIOS del sistema proporciona servicios de PC-BIOS
estándar y compatibilidad con los estándares de la industria, tales como la Configuración avanzada e interfaz de energía Especificación, 1.0b
revisión y Con conexión de cable de línea de base para la Gestión de la especificación, Revisión 2.0.
Además, el BIOS del sistema admite las siguientes características.
• Seguridad
• apoyo MPS
• la administración de servidores y tratamiento de errores
• CMOS gestión RAM de configuración
revisión 1.2 35

BIOS De servidor Intel® SDS2
• personalización OEM
• PCI y Plug and Play (PnP) de la interfaz BIOS
• La redirección de consola
• La asignación de recursos de apoyo
6.2 BIOS tratamiento de errores
Esta sección define cómo los errores son manejados por el sistema BIOS en la placa de servidor SDS2. También se discuten el papel
de la BIOS en el manejo de errores, y la interacción entre el BIOS, hardware de la plataforma, y el firmware del servidor de gestión con
respecto al error de manipulación. Además, se describen técnicas de error de registro de y se definen códigos de sonido para los
errores.
6.2.1 Fuentes de error y Tipos

Uno de los principales requisitos de gestión de servidor es correcta y consistentemente maneja los errores del sistema. Los errores del sistema,
que se pueden desactivar y activar de forma individual o como grupo, se pueden clasificar de la siguiente manera:
• bus PCI
• correctable- memoria y errores incorregibles
• sensores
• error error interno, autobús / direcciones del procesador, error de disparo térmico, las temperaturas y voltajes, y niveles
de tensión GTL
El BMC gestiona los sensores. Es capaz de recibir mensajes de eventos de los sensores individuales y los eventos del
sistema de registro.
6.2.2 La manipulación y el registro de errores del sistema
Esta sección describe las acciones tomadas por el controlador SMI con respecto a las diferentes categorías de errores del sistema.
Cubre los eventos registrados por el BIOS y el formato de bytes de datos asociados a esos eventos. El BIOS es responsable de
supervisar y registrar ciertos eventos del sistema. El BIOS envía un mensaje de suceso de plataforma de BMC para registrar el evento.
Algunos de los errores, tales como fallo en el procesador, se registran durante la primera POST y no a través del controlador SMI.
6.2.2.1 Registro de Convenios de formato
El BIOS cumple con la Especificación de Interfaz de administración de plataforma inteligente, Revisión

1.5. El BIOS utiliza siempre Identificación del software del sistema dentro del rango 00h-1Fh a registrar los errores. Como resultado, el byte Generador
ID es un número impar en el intervalo 01h-3Fh. OEM usuario debe utilizar identificadores binarios de software de 1. El software permite ID software
externo para encontrar el origen del mensaje de evento.
36 revisión 1.2

El BIOS registra las entradas siguientes SEL.
Tabla 22. BIOS generado errores SEL
Número de Código Tipo SensorSpecific

Tipo de sensor sensor de sensor Offset Evento
Procesador 60h 07h 02h Si no FRB1 / BIST

5Fh 03h FRB2 / Colgar en la insuficiencia de POST
Memoria 08h 0ch 01h ECC no corregible
Postal de la memoria de A0h 0Eh - Postal de la memoria de cambio de tamaño
cambio de tamaño
Error de la POST 06h 0Fh - Error de la POST
Registro de eventos 09h 10h 00h Memoria corregible Registro de errores Desactivado
deshabilitado
01h Evento 'Tipo' Registro de movilidad reducida
sistema de sucesos 7ah 12h 00h sistema reconfigurado
01h OEM Sistema de arranque Evento (Hard Reset)
interrupción crítica 07h 13h 04h PCI SERR
05h PCI PERR
Sistema de arranque A1h 1Dh 00h Iniciada por el encendido

Iniciado
03h solicitada por el usuario arranque PXE
04h arranque automático para diagnóstico
Error de arranque A2h 1Eh 00h Sin medios de inicio
02h PXE Servidor no encontrado
03h sector de arranque no válido
Fallo del sensor 7 canales F6H 00h Bus I2C dirección del dispositivo no se reconoce
01h I2C Bus Error de dispositivo Detectado
02h Tiempo de espera de bus I2C
Chipset específico crítico F4H F4H 00h función CNB2.0HE-SL 0 errores

de interrupción
02h CIOB20 # 0 errores
La solicitud de evento Mensaje de datos de eventos de campo de tabla Contenido continuación se describen los distintos campos en el mensaje de solicitud
de evento enviado por el BIOS.
revisión 1.2 37

Tabla 23: Evento Solicitud Contenidos del mensaje de datos de eventos de campo
Evento de datos de eventos
disparo
Clase
Discreto 7: 6 00 = 2 bytes especificado
01 = Estado y / o severidad anterior en el byte 2 = 10 códigos
OEM en el byte 2
11 = Sensor específico código de extensión evento en el byte 2 5: 4
00 = no especificado de bytes 3 01 =
Reservado 10 = código de OEM en el
byte 3
11 = Sensor específico código de extensión evento en el byte 3 3: 0
Desplazamiento desde el evento de disparo para el estado de eventos discretos
Evento de datos 2
7: 4 Opcional desplazamiento desde 'Gravedad' Evento de disparo. (0Fh si no especificado). 3: 0
Opcional desplazado del evento de disparo para el estado anterior de eventos discretos.
0Fh si no se especifica.
6.2.3 SMI Handler

El controlador SMI maneja y eventos a nivel de sistema de registros que no son visibles para el firmware de administración del servidor.
El controlador SMI, incluso aquellos que normalmente se consideran para generar un NMI, pre procesa todos los errores del sistema. El
controlador SMI envía un comando al BMC para registrar el evento y proporciona los datos a registrar, una Establecer NMI Fuente comando
para indicar BIOS como la fuente de la MNI, y una BIOS LCD comando para mostrar la pantalla LCD y el mensaje (s) de LED. Un error de
memoria corregible no genera una SMI. errores de memoria corregibles y no corregibles se manejan y se registran por el BMC.
6.2.3.1 Error del bus PCI
El bus PCI define dos pasadores de error, PERR # y SERR #, por informar de errores de paridad de PCI y errores del sistema,
respectivamente.
6.2.3.2 Intel ® Pentium ® III Error Procesador Bus
En el caso de errores irrecuperables en el bus del procesador anfitrión, la correcta ejecución de controlador SMI no puede ser garantizada y
controlador SMI no se puede confiar en que entrar tales condiciones. El controlador de BIOS SMI registra el error en el registro de sucesos
del sistema sólo si el sistema no ha experimentado un fallo catastrófico que comprometa la integridad del controlador SMI. El BIOS siempre
permite la corrección y detección de error capacidades de los procesadores mediante el establecimiento de bits apropiados en el modelo de
procesador de registro específico (MSR).
38 revisión 1.2

6.2.3.3 Error de memoria autobús
El BMC supervisa y registra errores de memoria. El BIOS configurar el hardware para notificar el BMC en errores de memoria
corregibles y no corregibles. errores incorregibles generan un SMI para detener el sistema y prevenir la propagación del error. El
BMC consultará el hardware para obtener información de error cuando se le notifique.
6.2.3.4 Límite de error del sistema
El BMC supervisa los límites operativos del sistema. Gestiona el convertidor A / D, la definición de límites de tensión y temperatura, así
como sensores de ventilador y la intrusión de chasis. Cualquier valores de sensor fuera de límites especificados son manejados por el
BMC y no hay necesidad de generar un SMI al procesador host.
6.2.3.5 Fallo del procesador
El BIOS detecta procesador fracaso BIST y los registros de este evento. El primer campo byte de datos OEM en el registro puede identificar el
fallo de procesador. Por ejemplo, si el procesador 0 falla, el primer byte de datos OEM es
0. El BIOS depende de BMC para registrar el evento de vigilancia restablecimiento del temporizador.
6.2.3.6 Evento de arranque
El BIOS descarga la fecha y hora del sistema al BMC durante la POST y registra un evento de arranque. Esto no indica un
error, y el software que analiza el registro de eventos debe tratar como tal.
6.2.3.7 El fracaso chipset
El BIOS detecta el chipset (CNB2.0HE-SL y CIOB20) fracaso y registra este evento. El error chipset genera una
SMI.
6.2.4 Firmware (BMC)

El BMC implementa el dispositivo lógico Sistema de registro de eventos (SEL) como se especifica en el Especificación de Interfaz de administración de
plataforma inteligente, versión 1.5. El SEL es accesible a través de todos los transportes de BMC. Esto permite que la información del sistema de registro
de sucesos para acceder mientras el sistema está hacia abajo a través de interfaces de fuera de la banda.
6.2.4.1 Códigos de los sensores y tipos
El BIOS genera un mensaje de error POST cuando el registro de sistema está lleno. Esta advertencia no inhibirá el sistema se inicie si alto
en Código de error del anuncio está desactivada en la configuración de la BIOS en el menú Avanzado.
Nombre del sensor, sensor de número y tipo de sensor para la plataforma SDS2 se enumeran en la siguiente Tabla 24 Plataforma Registro
SEL Sensores para SDS2.
Tabla 24 de la plataforma SEL Iniciar Sensores para SDS2
revisión 1.2 39

Evento / Los
Sensor
Nombre del Tipo de disparadores
#
Tipo de sensor
sensor lectura de eventos Offset
Apagado, Ciclo de
Estado de la unidad Sensor específico -
Unidad de potencia 01h - encendido, A / C
de potencia 09h 6Fh
Perdido,
Unidad de poder Redundancia recuperar la pérdida

0Bh genérica
09h
Redundancia Unidad de potencia 02h - de redundancia
Ha transcurrido el tiempo,
Hard Reset, Power Down,

Sensor específico -
Perro guardián 03h WATCHDOG2 - ciclo de encendido, la
23h 6Fh
interrupción de
temporizador
La plataforma de - Modo seguro violación

Violación intento,
seguridad Violación Sensor específico -
plataforma de 04h
Intento - 06h 6Fh - violación contraseña de acceso
seguridad fuera de banda
Violación de general de Chasis

seguridad 05h física Intrusiones, Correa
Seguridad - 05h 6Fh
física LAN Perdido
firmware del
Error de la POST 06h sistema error de la POST
6Fh
Progreso - 0Fh
FP Diag Interrupt
(NMI para IA-32, Sensor específico -
07h crítico Panel frontal de MNI
INIT para IA-64) Interrupción - 13h 6Fh
Corregible ECC, ECC no

Memoria Memoria 08h - Sensor 0Ch
Específica - 6Fh corregible
memoria corregible
Registro de Registro de errores de
eventos 09h registro de eventos movilidad reducida,
Discapacitados - 10h 6Fh
deshabilitado Registro de Área
Restablecer / Borrado
01h umbral
BB + 1.25V 0Ah Voltaje - 02h -
01h umbral -
+ 2.5V BB 0Bh Voltaje - 02h
01h umbral -
BB + 3.3V 0ch Voltaje - 02h
BB + 3.3V 01h umbral -

0DH Voltaje - 02h
espera
01h umbral -
BB + 5V 0Eh Voltaje - 02h
01h umbral -
BB + 12V 0Fh Voltaje - 02h
40 revisión 1.2

Evento / Los
Sensor
#
Tipo de sensor
01h umbral -
BB-12V 10h Voltaje - 02h
01h umbral -
BB V MURCIÉLAGO 11h Voltaje - 02h
01h umbral -
Proc VRM1 12h Voltaje - 02h
01h umbral -
Proc VRM2 13h Voltaje - 02h
canal de LVDS -
01h umbral
SCSI 1 14h Voltaje - 02h
terminador 1
canal de LVDS -
01h umbral
terminator 2
canal de LVDS -
01h umbral
terminator 3
canal de LVDS -
01h umbral
terminador 1
canal de LVDS -
01h umbral
terminator 2
canal de LVDS -
01h umbral
terminator 3
canal de LVDS
Discrete Digital -
SCSI 1 1Dh Voltaje - 02h Retrasos de rendimiento
06h
Actuación
canal de LVDS
Discrete Digital -
SCSI 2 1Eh Voltaje - 02h Retrasos de rendimiento
06h
Actuación
Temperatura de la 01h umbral

Temperatura 30h - 01h -
placa base
Temperatura del 01h umbral

Temperatura 31h - 01h -
panel frontal
01h umbral
Temperatura AP Temperatura 32h - 01h -
01h umbral
Proc 1 Temp de 33h Temperatura - 01h -
01h umbral
Proc 2 Temp de 34h Temperatura - 01h -
Boost ventilador de
01h umbral
la placa base 3Bh OEM - C7h -
temporal
revisión 1.2 41

Evento / Los
Sensor
#
Tipo de sensor
Temperatura Boost
01h umbral
ventilador del panel 3 canales OEM - C7h -
frontal
Ventilador Boost AP 01h umbral

3Dh OEM - C7h -
Temperatura
Boost Fan
01h umbral
Temperatura Proc 1 3Eh OEM - C7h -
Core
Boost Fan
01h umbral
Temperatura Proc 2 3Fh OEM - C7h -
Core
01h umbral
Tach ventilador 1 Ventilador 48h - 04h -
01h umbral
Tacómetro del ventilador 2 Ventilador 49h - 04h -
01h umbral
Tacómetro del ventilador 3 4Ah Fan - 04h -
01h umbral
Tacómetro del ventilador 4 4Bh Fan - 04h -
01h umbral
Tacómetro del ventilador 5 4 canales de ventilador - 04h -
01h umbral
Tacómetro del ventilador 6 4Dh Fan - 04h -
Digital
Digital ventilador 1 Ventilador 50h - 04h Retrasos de rendimiento
Discreto - 06h
Digital
Discreto - 06h
Digital
Discreto - 06h
Digital
Discreto - 06h
Digital
Digital 5 Ventilador Ventilador 54h - 04h Retrasos de rendimiento
Discreto - 06h
Digital
Digital 6 Ventilador Ventilador 55h - 04h Retrasos de rendimiento
Discreto - 06h
01h umbral
AP ventilador 1 Ventilador 58h - 04h -
01h umbral
AP ventilador 2 Ventilador 59h - 04h -
Presencia,
Fuente de Sensor específico - Fracaso,
5Ah fuente de alimentación -
alimentación 1 08h 6Fh Predictive Fail,
A / C Perdido
42 revisión 1.2

Evento / Los
Sensor
#
Tipo de sensor
Presencia,
5Bh fuente de alimentación -
A / C Perdido
Presencia,
5 canales Fuente de alimentación -
A / C Perdido
Módulo CPU que Digital

5Eh módulo / placa Estado afirmó
falta - 15h Discreto - 03h
Presencia,
Disparo térmico,
IERR,
Proc 1 Estado del Procesador 5Fh - FRB1,
07h 6Fh
FRB2,
FRB3,
minusválidos
Presencia,
Disparo térmico,
IERR,
Proc 2 Estado 60h Procesador - FRB1,
07h 6Fh
FRB2,
FRB3,
minusválidos
Estado Avería
Sensor específico - Asserted, instalada de

DIMM 1 Conector de ranura 68h
- 21h 6Fh dispositivos,
Discapacitado
Estado Avería

DIMM 2 Conector de ranura 69h
Discapacitado
Estado Avería

DIMM 3 6ah conector de la ranura
Discapacitado
Estado Avería

4 DIMM 6Bh conector de la ranura
Discapacitado
Estado Avería

DIMM 5 Conector de la ranura 6 canales
Discapacitado
revisión 1.2 43

Evento / Los
Sensor
#
Tipo de sensor
Estado Avería

DIMM 6 6Dh conector de la ranura
Discapacitado
S0 / G0, S1, S4, S5 / G2,
Sistema ACPI estado de

G3 mecánico Apagado
Estado del sistema de Sensor específico -
78h la alimentación - 22h
energía ACPI 6Fh
Botón de encendido,
Botón Botón 79h - 14h botón Sleep, botón de
6Fh
reinicio
sistema de Sensor OEM Sistema de arranque

7ah de sucesos del sistema -
sucesos 12h Específica - 6Fh Evento (Hard Reset)
Sensor
SMI Tiempo de espera 7BH SMI Tiempo de espera - Estado afirmó
F3h Específica - 6Fh
yo 2 dispositivo de C no encontrado,
Fallo del Sensor específico - yo 2 error de dispositivo C

Fallo del sensor de 7 canales
sensor - F6H 6Fh detectado, lo 2 Tiempo
de espera de Bus C
NMI Estado Digital

7DH OEM - C0h -
Señal Discreto - 03h
SMI Estado Digital

7Eh OEM - C0h -
Señal Discreto - 03h
6.2.4.2 Reloj marca de tiempo
El BMC mantiene una hora de reloj interno de cuatro bytes utilizado por los subsistemas del registro de sucesos y el sensor de registro
de datos. Este reloj se incrementa una vez por segundo y se lee y se ajusta utilizando el Obtener SEL Tiempo y Ajuste SEL Tiempo comandos,
respectivamente. los Obtener SDR Tiempo
comando también se puede utilizar para leer la hora de reloj.
El BMC tiene acceso directo al sistema de reloj de tiempo real. Esto permite que el BMC para sincronizar automáticamente la hora de
reloj SEL / SDR a la hora del reloj en tiempo real en el arranque del BMC. El BMC lee periódicamente el reloj en tiempo real para
mantener la sincronización incluso cuando el software de forma asíncrona cambia el valor. Además de esto, el BIOS envía una marca
de tiempo al BMC usando Ajuste SEL Tiempo de comandos durante la POST.
44 revisión 1.2

6.2.5 Mensajes de error y códigos de error
El BIOS del sistema muestra mensajes de error en la pantalla de vídeo. Antes de la inicialización de vídeo, códigos de sonido informan al usuario de
errores. Códigos de error de la POST se registran en el registro de eventos del sistema. Las pantallas POST del BIOS códigos de error en el monitor de
vídeo.
6.2.5.1 Códigos ASF Progreso
El BIOS utiliza ASF Progreso Eventos como se describe en la especificación ASF, revisión 1.0a de la DMTF. Los
eventos que los soportes de BIOS se muestran en la siguiente tabla.
Tabla 25. Evento Solicitud Contenidos del mensaje de datos de eventos de campo
Código ASF Descripción Comentario
01h inicialización de la memoria. Al comienzo de inicialización de ECC o prueba de memoria.
02h inicialización del disco duro Al comienzo de la detección de dispositivos IDE.
03h procesador secundario (s) de inicialización Al inicio del MP Init
04h Autenticacion de usuario Cuando la espera de usuario / contraseña de supervisor
05h configuración del sistema iniciada por el usuario Cuando se invoca el programa de instalación
06h configuración de recursos USB Cuando los dispositivos USB del explorador / comienza la inicialización
07h configuración de recursos PCI Al comienzo de la configuración de los dispositivos PCI en el sistema.
08h inicialización Opción ROM Al comienzo de la exploración ROM opcional
09h inicialización de vídeo Al inicio del controlador de vídeo principal de inicialización (si está presente)
0Ah inicialización de caché Al comienzo de la creación de la caché del procesador
0Bh inicialización bus SM Al comienzo de la configuración de SMBus para comunicarse con BMC
0ch Teclado inicialización controlador En análisis de descubrimiento de teclado
0DH controlador de controlador / gestión Embedded La primera vez que la comprobación de BMC funcional
inicialización
12h Llamando sistema operativo de atención vectorial Al despertar de Wake-on-LAN, Wake-on-Ring, Magic Packet, etc.
13h A partir proceso de arranque del sistema operativo, Inmediatamente antes de llamar INT19h
por ejemplo llamando Int 19h
6.2.5.2 Códigos POST
El BIOS indica la fase de pruebas actual en la localización de E / S 80h y LCD en el panel frontal durante la POST después de que el
adaptador de vídeo se ha inicializado correctamente. Si se instala una tarjeta de Port-80h (postal *), se muestra el código de 2 dígitos en un
par de LED de visualización hexadecimal.
Tabla 26. Código de Port-80h Definición
Código Sentido
CP Phoenix * Código postal punto de control
revisión 1.2 45

La siguiente tabla contiene los códigos POST se muestran durante el proceso de arranque. Un código de sonido es una serie de sonidos
individuales en el altavoz de la PC, cada una de igual longitud. La siguiente tabla describe las condiciones de error asociadas con cada
código de sonido y el código de punto POST verifica correspondiente como se ve por una tarjeta 'puerto 80h' y LCD. Por ejemplo, si se
produce un error a las 22h puesto de control, se genera un código de sonido de 1-3-1-1. El “-” indica una pausa dentro de la secuencia.
Algunos códigos POST se producen antes de que se inicializa la pantalla de vídeo. Para ayudar a determinar el fallo, un pitido-código
único se deriva de estos puntos de control como sigue:
• El punto de prueba de 8 bits se descompone en cuatro grupos de 2 bits.
• se hace a cada grupo uno a base de (1 a 4)

• Uno a cuatro pitidos se generan con base en el patrón de 2 bits de cada grupo.
Nota: No todos los códigos POST generan un código de sonido.
Ejemplo:
Checkpoint 4Bh se divide en: 01 00 10 11

El código de sonido es: 2-1-3-4
Tabla 27. Códigos POST del BIOS estándar
CP pitidos Razón
01 inicializar BMC
02 Verificar modo real
03 BMC prueba
04 Obtener el tipo de procesador
06 Inicializar el hardware del sistema
08 Inicializar los registros del chipset con valores POST iniciales
09 Situado en el puesto de bandera
0A Inicializar los registros del procesador
0B Habilitar caché del procesador
0C Inicializar cachés a INITIAL valores posteriores
0E Inicializar I / O
0F Inicializar el IDE de bus local
10 Inicializar la administración de energía
11 Cargar registros alternativos con valores POST iniciales
12 Restaurar la palabra de control del procesador durante el arranque en caliente
13 Inicializar los dispositivos de masterización bus PCI
14 Inicializar controlador de teclado
dieciséis 1-2-2-3 BIOS ROM checksum
17 Inicializar caché externa antes de tamaño automático de memoria
18 8254 inicialización del temporizador
1A 8237 DMA inicialización controlador
46 revisión 1.2

CP pitidos Razón
1C Restablecer controlador de interrupción programable
20 1-3-1-1 Prueba de actualización de DRAM
22 1-3-1-3 Prueba del controlador del teclado 8742
24 Establecer ES registro de segmento de 4 GB
28 1-3-3-1 tamaño automático DRAM, BIOS del sistema detiene la ejecución aquí si el BIOS no detecta ninguna utilizable
DIMM de memoria
29 Inicializa la memoria director de post
2A Borrar 8 MB de RAM de base
2C 1-3-4-1 Falla RAM base, BIOS detiene la ejecución aquí si la memoria entera es mala
2E Probar la primera de 4 MB de RAM
2F Inicializar caché externa antes de sombreado
32 Procesador Prueba de frecuencia de bus del reloj
33 Inicializa el Administrador de Phoenix Despacho
34 CMOS de prueba
35 Inicializar la memoria RAM registros chipset alternativo
36 Arranque en caliente cerró
37 Reinicializar el chipset
38 Shadow BIOS ROM del sistema
39 Reinicializar la caché
3A caché de tamaño automático
3C Configurar registros chipset avanzado
3D registros de carga alternativos con valores CMOS
41 Compruebe procesador no soportado
40 Ajustar la velocidad del procesador inicial nueva
42 Inicializar vectores de interrupción
44 Inicializar interrupciones de la BIOS
45 inicialización del dispositivo de POST
46 2-1-2-3 Compruebe ROM aviso de copyright
47 Inicializar el gestor de ROM opcionales PCI
48 Compruebe la configuración de vídeo contra CMOS
49 Inicializar el bus PCI y dispositivos
4A Inicializar todos los adaptadores de vídeo en el sistema
4B Visualizar la pantalla de arranque silencioso
4C Shadow BIOS ROM de vídeo
4E Pantalla aviso de copyright
4F Asignar memoria para los datos de arranque múltiple
50 Display tipo y velocidad del procesador
52 teclado de prueba
54 Establecer pulsación de la tecla si está habilitado
55 inicialización USB
56 Habilita el teclado
58 2-2-3-1 Prueba de interrupciones inesperadas
revisión 1.2 47

CP pitidos Razón
59 Inicializar el servicio de visualización de POST
5A pronta pantalla “Pulse F2 para entrar en SETUP”
5B Desactivar caché L1 durante la POST
5C RAM de prueba entre 512 y 640k
60 Prueba de memoria extendida
62 líneas de dirección de memoria extendida de prueba
64 Saltar a UserPatch1
66 Configurar registros de caché avanzada
67 init rápida de todos los principios de AP en el post
68 Habilitar cachés externos y procesador
69 Inicializar el controlador de SMM
6A Mostrar el tamaño de caché externa
6B valores por defecto de carga personalizados si es necesario
6C mensaje de sombra pantalla
6E Mostrar segmentos no desechables
70 mostrar mensajes de error
72 Compruebe si hay errores de configuración
74 Prueba de reloj en tiempo real
76 Compruebe si hay errores de teclado
7A Prueba para el bloqueo de teclas
7C Creados vectores de interrupción de hardware
7D Sistema inteligente de monitorización
7E coprocesador prueba si está presente
81 rutina de inicialización del dispositivo de POST
82 Detectar e instalar puertos RS232 externos
83 Configurar controladores IDE no MCD
84 Inicializar los puertos paralelos
85 Inicializar los dispositivos ISA PnP compatibles con PC
86 Re-inicializar a bordo de puertos I / O
87 Configurar la placa madre Dispositivos configurables
88 Inicializar el área de datos del BIOS
89 Habilitar no enmascarable Interrupciones
8A Inicializar extendida del área de datos del BIOS
8B Prueba e inicializar PS / S de ratón
8C Inicializar controlador de disquete
90 Inicializar el controlador de disco duro
91 Inicializar el controlador de disco duro local de autobuses
92 Saltar a UserPatch2
93 Construir MPTABLE para placas de múltiples procesadores
94 Desactivar línea de dirección A20
95 Instalar CD-ROM para el arranque
96 Claro enorme registro de segmento ES
48 revisión 1.2

CP pitidos Razón
97 Arreglar la mesa de procesador multi
98 1-2 Buscar ROM opcionales. Uno largo, dos pitidos cortos en caso de fallo de comprobación
99 Compruebe para SMART Drive
9A ROM de opciones de sombra
9C Configurar la administración de energía
9D Inicializar el motor de seguridad
9E Habilitar las interrupciones de hardware
A0 hora del día programado
A2 Compruebe el bloqueo de teclas
A4 Inicializar tasa espermático
Tabla Códigos POST del BIOS 28. Recuperación
CP pitidos Razón
E0 Inicializar conjunto de chips
E1 inicializar puente
E2 inicializar procesador
E3 inicializar el temporizador
E4 Inicializar sistema I / O
E5 Compruebe arranque de recuperación forzada
E6 validar la suma de comprobación
E7 Ir a la BIOS
E8 inicializar procesadores
E9 Set 4 límites de segmento GB
EA Realizar la inicialización plataforma
EB Inicializar el hardware
CE Inicializar tipo de memoria
ED Inicializar el tamaño de la memoria
EE bloque de arranque sombra
F0 la memoria del sistema de prueba
F1 Inicializar los servicios de interrupción
F2 Inicializar el reloj de tiempo real
F3 inicializar vídeo
F4 inicializar zumbador
F5 inicializar el arranque
F6 Restaurar límites de segmento de 64 KB
F7 Mini arranque DOS
revisión 1.2 49

6.2.5.3 Códigos y mensajes de error de la POST
La siguiente tabla define los códigos de error de la POST y sus mensajes asociados. El BIOS pide al usuario que pulse una tecla en caso de
errores graves. Algunos mensajes de error son precedidos por la cadena "Error” para indicar que el sistema no funcione correctamente.
Todos los errores de la POST y advertencias se registran en el registro de eventos del sistema a menos que esté lleno.
Tabla 29. Mensajes de error de POST y códigos
Código Mensaje de error Descripcion de falla
0200 El fracaso de disco fijo error de disco duro
0210 Tecla bloqueada Error de conexión del teclado
0211 error de teclado fallo en el teclado
0212 Controlador del teclado Error Controlador del teclado Error
0213 Teclado bloquearán Desbloquear el interruptor de llave teclado bloqueado
0220 tipo de monitor no coincide con CMOS- ejecutar AJUSTE tipo de monitor no coincide con CMOS
0230 La RAM del sistema fallado en el desplazamiento Error de RAM del sistema, la dirección de desplazamiento
0231 Sombra RAM fallado en el desplazamiento Error RAM oculta, la dirección de desplazamiento
0232 Extender la RAM Error en la línea de direcciones RAM ampliada ha fallado, dirección Offset
0250 La batería del sistema está muerto - Sustituir y ejecutar AJUSTE NVRAM muertos batería de 0251
Suma de comprobación del CMOS mal - Configuración por CMOS checksum error
defecto utilizado
0252 Contraseña suma de comprobación mal - Las contraseñas se aclaró
0260 System timer error System timer error
0270 Error del reloj de tiempo real error de RTC
0271 Compruebe la configuración de fecha y hora RTC error de ajuste de la hora
0280 Arranque anterior incompleto - Configuración por defecto utilizado
0281 Tamaño de la memoria encontrado por la POST-difería de EISA

CMOS
02B0 Una unidad de disquetes de error Unidad de disco A falta
02B1 de error de unidad de disquete B insuficiencia disquete de la unidad B
02B2 Un tipo incorrecto Drive - ejecute SETUP Un tipo de unidad incorrecta
02B3 Tipo incorrecto de unidad B - ejecute SETUP Drive incorrecta tipo B
02D0 error de caché del sistema - Cache discapacitados error de caché de la CPU
02D1 Memoria del sistema excede el límite de almacenamiento en caché de la CPU.
02F4 CMOS de EISA no poder escribir
02F5 Prueba de DMA ha fallado
02F6 Software fallado el NMI
02F7 Tiempo de autoprotección fallado el NMI
0611 configuración IDE cambió
0612 configuración IDE error-dispositivo deshabilitado
0613 COM Una configuración cambió
50 revisión 1.2

Código Mensaje de error Descripcion de falla
0614 COM A config. Error - dispositivo deshabilitado
0615 configuración COM B cambió
0616 config COM B. Error - dispositivo deshabilitado
0617 configuración Floppy cambió
0618 config disquete. Error - dispositivo deshabilitado
0619 Configuración del puerto paralelo cambió
061A config puerto paralelo. Error - dispositivo deshabilitado
0B00 Reiniciado durante el arranque del BIOS en el Código Postal
0B01 Reiniciado durante el arranque del sistema operativo
0B02 Reiniciado en caso de error de tiempo de ejecución del sistema operativo Sistema
PCI 0B1B en autobús / dispositivo / Función error del sistema PCI en el autobús / dispositivo / función, error del sistema
PCI en el autobús / dispositivo / Función
0B1C Error de paridad de PCI en el autobús / dispositivo / Función
0B22 Los procesadores están instalados fuera de orden
0B28 procesador no compatible detecta en processore 1 Se detectó procesador no compatible
0B29 Procesador no soportado detectar el procesador 2
0B30 ocurrió ventilador 1 Alarma. Fallo del ventilador
0B31 ocurrió ventilador 2 de alarma.
0B32 ocurrió ventilador 3 Alarma.
0B33 ocurrió ventilador 4 de alarma.
0B34 ocurrió ventilador 5 de alarma. 0B35
ocurrió ventilador 6 de alarma. Error Procesador # 1 porque se ha detectado un error., Error

Procesador # 2 porque se ha detectado un error.
0B50 Procesador # 1 con el error fuera de línea
0B51 Procesador # 2 con el error fuera de línea
0B60 DIMM grupo # 1 ha sido desactivado Error de memoria, la memoria de grupo # 1 no pudo
0B61 DIMM grupo # 2 ha sido desactivado Error de memoria, la memoria de grupo # 2 falló
0B62 DIMM grupo # 3 ha sido desactivado Error de memoria, la memoria de grupo # 3 fracasó
0B70 Se ha producido el error durante la lectura del sensor de temperatura Error al detectar un fallo de temperatura.
0B71 La temperatura del sistema fuera de la gama detectado un error de temperatura.
0B74 Se ha producido el error durante la lectura del sensor de voltaje Error mientras que la detección de voltaje
6.2.5.4 Controlador de administración de placa base (BMC) Generación de código Bip
El BMC genera códigos de sonido después de la detección de las condiciones de fallo que figuran en la tabla siguiente. Cada dígito en el
código está representado por una secuencia de pitidos cuyo recuento es igual al dígito.
Tabla 30. Códigos de pitidos BMC
Código Motivo de Bip
revisión 1.2 51

Código Motivo de Bip

1-5-1-1 fracaso FRB (fallo en el procesador)
1-5-2-1 Procesador vacía
1-5-2-2 sin Procesador
1-5-2-3 error de configuración del procesador (por ejemplo, VIDs no coincidentes)
1-5-4-2 error de alimentación: alimentación de CC perdieron inesperadamente (fallas de control de potencia)
1-5-4-3 fallo de control de Chipset
1-5-4-4 culpa de control de potencia
6.3 Utilidad de configuración
En esta sección se describe la utilidad de configuración residente en ROM que proporciona los medios para configurar la plataforma. La
utilidad de configuración es parte de la BIOS del sistema y permite un control limitado sobre los recursos de a bordo como el puerto y el ratón
paralelo. Los siguientes temas se tratan aquí:
• utilidad de configuración del funcionamiento.
• definición de la configuración CMOS RAM.
• Función del puente de CMOS clara.
6.3.1 Utilidades de configuración general
A bordo de los dispositivos se configuran a través de la utilidad de configuración que está incrustado en la memoria flash ROM. Configuración proporciona
suficiente funcionalidad de configuración para arrancar un disquete de sistema o CD-ROM. Configuración siempre se proporciona en el flash para la
configuración básica del sistema.
Las utilidades de configuración modifican la CMOS y NVRAM bajo la dirección del usuario. La configuración de hardware real se lleva a cabo
mediante las rutinas del BIOS POST y el BIOS Plug-n-Play Auto-configuración del Administrador. Las utilidades de configuración se actualizan
siempre una suma de comprobación para ambas áreas, de modo que cualquier posible corrupción de datos es detectable por el BIOS antes de
la configuración de hardware real tiene lugar. Si los datos están dañados, el BIOS cargar la configuración predeterminada y pide que el usuario
reconfigure el sistema y reiniciar el sistema.
6.3.2 Operación utilidad de configuración
La utilidad de configuración ROM residente configura sólo los dispositivos de a bordo.
La pantalla de utilidad de configuración se divide en cuatro áreas funcionales. Tabla 31 describe cada zona:
Tabla 31. Configuración de pantalla de utilidad
Teclado barra de comandos Situado en la parte inferior de la pantalla. Esta barra muestra los comandos del teclado soportadas por la utilidad de
configuración.
Barra de selección de menú Situado en la parte superior de la pantalla. Muestra las diferentes opciones de menú principales disponibles para el usuario. La utilidad de
configuración del servidor de menús principales son: Menú principal, Menú avanzado, menú de seguridad, menú del sistema, menú de
inicio, y el menú Salir.
52 revisión 1.2

opciones de menú Cada menú de opciones ocupa las secciones central e izquierdo de la pantalla. Cada menú contiene un conjunto de
características. Selección de ciertas características dentro de un gran menú de opciones te deja en submenús.
Elemento de la pantalla de Ayuda Específica Una pantalla de ayuda-elemento específico se encuentra en el lado derecho de la pantalla.
6.3.2.1 Introducción de la utilidad de configuración
Durante la operación POST, se solicita al usuario para entrar en el programa de instalación utilizando la tecla de función F2 como sigue:
Pulse <F2> para ejecutar el programa de instalación
Tenga en cuenta que pueden pasar unos segundos antes de entrar en el programa de instalación. Este es el resultado de la POST de completar las funciones
de comprobación e inicialización que se deben completar antes se puede introducir el programa de instalación. Cuando se entra en el programa de instalación,
se muestra la página de opciones del menú principal.
6.3.2.2 Teclado barra de comandos
La parte inferior de la pantalla de configuración proporciona una lista de comandos que se usa para navegar la utilidad de configuración.
Estos comandos se muestran en todo momento, para cada menú y submenú.
Cada página del menú de configuración contiene una serie de características. Excepto los utilizados con fines informativos, cada característica está
asociada con un campo de valor. Este campo contiene parámetros seleccionables por el usuario. Dependiendo de la opción elegida y la seguridad,
en efecto, a través de contraseña, el valor de una función del menú, puede ser variable o no. Si un valor no se puede cambiar debido a la
insuficiencia de los privilegios de seguridad (u otras razones), campo de valor de la función es inaccesible. La barra de comando de teclado es
compatible con lo siguiente:
revisión 1.2 53

Llave Opción Descripción

F1 Ayuda Al presionar F1 en cualquier menú invoca la ventana de ayuda general. En esta ventana se describe la leyenda de la tecla de
configuración. La flecha arriba, flecha abajo, Pág, Av Pág, Inicio, Fin y las teclas de desplazamiento del texto de esta ventana.
Escribir un comando Ejecutar la tecla ENTER se utiliza para activar submenús cuando la función seleccionada es un sub-menú,
o para mostrar una lista de selección si la opción seleccionada tiene un campo de valor, o para seleccionar un sub-campo de funciones
múltiples -valued como hora y fecha. Si se muestra una lista de selección, la tecla Intro deshará la lista de selección, y permitir que otra
selección en el menú principal.
Salir ESC La tecla ESC proporciona un mecanismo para realizar copias de cualquier campo. Esta clave deshará la pulsación de la tecla
Enter. Cuando se pulsa la tecla ESC mientras se edita cualquier campo o seleccionar las funciones de un menú, se volvió a
entrar en el menú principal. Cuando se pulsa la tecla ESC en cualquier menú principal, se muestra la ventana de confirmación
de salida y se pregunta al usuario si los cambios pueden ser descartados.
↑ Seleccione un artículo La flecha hacia arriba se utiliza para seleccionar el valor anterior de una lista de selección, o las opciones anteriores en la lista de opciones de un
elemento del menú. El elemento seleccionado debe entonces ser activado pulsando la tecla Enter.
↓ Seleccione un artículo La flecha hacia abajo se utiliza para seleccionar el siguiente valor en la lista de opciones de un elemento de menú o lista de selección de un campo
de valor. El elemento seleccionado debe entonces ser activado pulsando la tecla Enter.
↔ Seleccione el menú Las teclas de flecha izquierda y derecha se utilizan para moverse entre las páginas del menú principales. Las teclas no tienen efecto
si un submenú o recoger se visualiza la lista.
F9 Setup Defaults F9, ocurre lo siguiente que aparezca:
Confirmación de la instalación de configuración
por defecto de carga ahora?
[ Sí ] [No]
Si “Sí” se selecciona y se pulsa la tecla Intro, todos los campos de configuración se establecen en sus valores por defecto.
Si se selecciona “No” y se pulsa la tecla Intro, o si se pulsa la tecla ESC, el usuario se devuelve a donde estaban antes F9
se presiona sin afectar a los valores de los campos existentes
F10 Guardar y Salir Al pulsar F10 hace que el siguiente mensaje que aparezca:
La confirmación de configuración
¿Guardar cambios en la configuración y salir ahora?
[ Sí ] [No]
Si “Sí” se selecciona y se pulsa la tecla Intro, todos los cambios se guardan y se sale de configuración. Si se
selecciona “No” y se pulsa la tecla Intro, o se pulsa la tecla ESC, el usuario se devuelve a donde estaban antes
de F10 fue presionado sin afectar a los valores existentes.
54 revisión 1.2

6.3.2.3 Barra de selección de menú
La barra de selección de menú se encuentra en la parte superior de la pantalla. Muestra las diversas selecciones de menú principales disponibles para
el usuario:
• Menú principal.
• Menú avanzado.
• Menú de seguridad.
• Menú servidor.
• Menú de arranque.
• Salir del menú.
Estos y submenús asociados se describen a continuación.
6.3.2.3.1 Las selecciones del menú principal
Las siguientes tablas describen las funciones disponibles en el menú principal y submenús asociados. Los valores por
defecto están resaltados.
Tabla 32. selecciones del menú principal
Característica Opción Descripción

Hora del sistema HH: MM: SS Establecer la hora del sistema.
Fecha del sistema MM / DD / YYYY Establecer la fecha del sistema.
Un legado de disquete Discapacitados 720 Oculta si no se detecta.
KB 3½”
1,44 / 1.25MB 3½”
2,88 MB 3½”
Legado de disquete B Discapacitado Oculta si no se detecta.
720 KB 3½”
1,44 / 1,25 MB 3½”
2,88 MB 3½”
Previo del disco duro de retardo Discapacitado Permite que las unidades de rotación más lentas que vienen listos.
3 segundos 6
segundos 9
segundos 12
segundos 15
segundos 21
segundos 30
segundos
Maestro IDE primario Selecciona el submenú
Primary IDE Slave Selecciona el submenú
configuración del procesador Selecciona el submenú
Idioma Inglés (EE.UU.) Selecciona el idioma que muestra el BIOS.
revisión 1.2 55


Español
Italiano
Alemán
Francés
Tabla 33. Primary Master y Slave IDE Selecciones del submenú

Tipo Auto Seleccione el byte del dispositivo que está conectado al IDE. Canal.
Ninguno
usuario
Si se selecciona del usuario, el usuario tendrá que introducir los
parámetros del dispositivo IDE (cilindros, cabeza y sectores).
CDROM
ATAPI IDE extraíble

extraíble Otro ATAPI
Los cilindros de 1-2048 Número de cilindros en Drive. Este campo sólo es modificable del tipo
formato CHS de usuario. Este campo es meramente informativo, para el tipo de
auto.
Jefes de formato CHS 1 a 16 Número de lectura / escritura de los jefes de unidad. Este campo sólo está disponible
para el tipo de usuario. Este campo es meramente informativo, para el tipo de auto.
Sectores formato CHS 1 a 64 Número de sectores por pista. Este campo sólo está disponible para el tipo
de usuario. Este campo es meramente informativo, para el tipo de auto.
formato CHS Capacidad Ver la descripción el tamaño calculado de la impulsión de los cilindros, cabezas y sectores entró.
Máxima Este campo sólo está disponible para el tipo de usuario.
Este campo es meramente informativo, para el tipo de auto.
LBA Formato Sólo información número total de sectores en la unidad que son
sectores totales direccionables en formato LBA.
LBA Formato Capacidad Sólo información Capacidad de la unidad durante el uso de direccionamiento LBA. Este valor
puede ser más alto que el 'Capacidad Máxima' anteriormente para las unidades
Máxima
más grandes que 8,4 GB.
Transferencia Multi-Sector Discapacitado Especifica el número de sectores que son transferidos por bloque durante
2 sectores 4 varias transferencias del sector. Este campo es meramente informativo, para
sectores 8 el tipo de auto.
sectores 16
sectores
Control de modo LBA Discapacitado Activar / Desactivar LBA en lugar de cilindro, cabeza, sector,
Activado direccionamiento.
Este campo es meramente informativo, para el tipo de auto.
32 Bit I / O Discapacitado Habilitación permite transferencias de datos de 32 bits IDE. Este campo es
Activado meramente informativo, para el tipo de auto.
56 revisión 1.2


Modo de transferencia Estándar Seleccione el método para mover datos a / desde la unidad. Este campo es
FPIO 1 FPIO 2 FPIO meramente informativo, para el tipo de auto. Este campo se actualiza para
3 FPIO 4 FPIO 3 / mostrar sólo los modos soportados por el dispositivo conectado.
DMA 1 FPIO 4 /
DMA 2
Modo Ultra DMA Discapacitado Selecciona el modo Ultra DMA se utiliza para mover datos a / desde el
Modo 0 drive.Autotype la unidad toselect el modo de transferencia óptima.
Modo 1
Modo 2
Modo 3
Modo 4
Modo 5
Procesador Tabla 34. configuración del submenú Selecciones

Volver a probar el procesador No Si es así, el BIOS borrará el estado del procesador histórico y vuelva a probar todos los
procesadores en el siguiente arranque.

Sí
ajuste de la velocidad del Sólo información Muestra miden la velocidad del procesador.
POST Procesador
Procesador 1 CPUID CPUID Informes CPUID para el procesador 1, si está presente. Si está vacío, informa vacante. Si
está desactivado por BMC, informa personas de movilidad reducida.

No instalado
Discapacitado
Procesador 1 Tamaño de Sólo información Muestra Tamaño de caché L2 para el procesador 1.

caché L2
Procesador 2 CPUID CPUID Informes CPUID para el procesador 2, si está presente. Si está vacío, informa vacante. Si
está desactivado por BMC, informa personas de movilidad reducida.

No instalado
Discapacitado
Procesador 2 Tamaño de Sólo información Muestra L2 tamaño de caché para el próximo procesador.
caché L2
revisión 1.2 57

6.3.2.3.2 Las selecciones del menú avanzado
Las siguientes tablas describen las opciones de menú y submenús asociados disponibles en el menú avanzado. Tenga en
cuenta que la selección MPS 1.4 / 1.1 ya no se puede configurar. El BIOS siempre se construye MPS 1.4 tablas.
Tabla 35. Selecciones del menú avanzado

Configuración de la Seleccionar el submenú
memoria
PCI Configuration Selecciona el submenú.
I Configuración / O Device / Selecciona el submenú.

periférico
Control de chipset Seleccionar el submenú
avanzado
El momento de arranque Pantalla de Discapacitado Si está habilitado, el BIOS mostrará el logotipo del OEM durante la POST.
diagnóstico
Activado
Esta opción no se podrá ver si el BIOS no detecta una
logo válida en la zona de flash reservada a tal efecto.
Restablecer datos de configuración No Seleccione 'Sí' si desea borrar los datos de configuración del sistema durante el
próximo arranque. reajustará automáticamente a 'No' en el siguiente arranque.

Sí
Instalado O / S Otro Si se selecciona PnP O / S, sólo los dispositivos necesarios para arrancar el sistema
están configurados. Si se selecciona Otro, todos los dispositivos están configurados.
PnP O / S
Num lock En Establece el poder de estado del bloqueo numérico.
Apagado
Memoria / Procesador de error Bota Selecciona el comportamiento del sistema en respuesta a una memoria o el
procesador de reconfiguración. Si se establece en inicio, el sistema intentará
Detener
arrancar. Si se establece en alto, el sistema requerirá la intervención del usuario
para completar el arranque.
Tabla 36. Selecciones del menú de configuración de memoria

Banco de memoria # 1 banco Normal Muestra el estado actual del banco de memoria. Discapacitados
No instalado indicó que un módulo DIMM en el banco ha fallado y todo el

de memoria # 2 Banco de
banco ha sido deshabilitado.
memoria # 3 Discapacitado
Repita la prueba de memoria No Causas del BIOS para volver a probar toda la memoria en el próximo arranque.
Sí
58 revisión 1.2

RAM Extended Paso Discapacitado Selecciona el tamaño del paso a utilizar durante las pruebas prolongado con
1 MB 1 KB Every- pistón.
Localización
Tabla de selección del menú de configuración 37. PCI

SCSI incrustado Selecciona el submenú
Embedded NIC 1 Selecciona el submenú
Embedded NIC 2 Selecciona el submenú
Controlador de vídeo Selecciona el submenú

incrustado
ranura PCI 1 Selecciona el submenú
Tabla 38. A bordo SCSI y LAN Selección del submenú

Controlador de LAN Activado Si está desactivada, el BIOS llevará a cabo el chip incrustado en el reinicio.
Controller SCSI Discapacitado

En esta configuración, el controlador HW es completamente desactivado, y
será invisible para los sistemas operativos de PnP.
Controller 1 LAN 2
Opción ROM Scan Activado Si está habilitado, inicializar expansión ROM dispositivo.
Discapacitado
Tabla 39. A bordo del submenú VGA Selecciones

controlador VGA Activado Si está desactivada, el BIOS llevará a cabo el chip incrustado en el reinicio.
Discapacitado
En esta configuración, el controlador HW es completamente desactivado, y
será invisible para los sistemas operativos de PnP.
Tabla 40. ranura PCI Submenú Selecciones
revisión 1.2 59


Opción ROM Scan Activado Habilitar opción de escaneo ROM del dispositivo seleccionado.
Discapacitado
60 revisión 1.2

Tabla 41. E / S de dispositivos / periféricos de configuración Selecciones del submenú

Puerto serie 1 Discapacitado Si se establece en “Auto”, la BIOS o el sistema operativo configura el puerto.
Activado
Auto
Base I O Dirección / 3F8h Selecciona la dirección base de E / S del puerto COM 1.
2F8h
3E8h
2E8h
Interrumpir 4 Selecciona la IRQ para el puerto COM 1.
Puerto serie 2 Discapacitado Si se establece en “Auto”, la BIOS o el sistema operativo configura el puerto.
Activado
Auto
Base I O Dirección / 3F8h Selecciona dirección de la unidad de E / S del puerto COM B.
2F8h
3E8h
2E8h
Interrumpir 4, 3 Selecciona la IRQ para el puerto COM B.
Puerto paralelo Discapacitado Si se establece en “Auto”, la BIOS o configura el puerto.
Activado
Auto
Modo Salida sólo Selecciona el modo de puerto paralelo.
bidireccional EPP
ECP
Base I O Dirección / 378h Selecciona la dirección de base de E / S para el puerto LPT.
278h
Interrumpir 5 Selecciona la IRQ para el puerto LPT.
canal DMA 1 Selecciona el DMA para el puerto LPT.
soporte para USB legado Discapacitado Si está desactivado, el soporte heredado para USB está apagado al final de la prueba
POST del BIOS.

Activado
Mouse PS / 2 Discapacitado Si está desactivado, ratón PS / 2 puerto no funcionará. Debe hacer
Activado IRQ12 disponible para otros dispositivos.
revisión 1.2 61

Tabla 42. avanzadas del conjunto de chips del controlador del submenú Selección

dispositivo PCI Selecciona el submenú
Wake on Ring Activado Sólo controla estela legado arriba. no puede estar presente si no es
compatible.
Discapacitado
Activación de la LAN Activado Sólo controla estela legado arriba. no puede estar presente si no es
compatible.
Discapacitado
Botón de dormir Presente Selecciona el botón de suspensión de la plataforma.
Ausente
Tabla 43. PCI Device Submenú Selecciones

línea IRQ PCI 1: Inhabilitar Seleccione la IRQ para PCI IRQ
Selección automática
línea PCI IRQ 16 IRQ3

IRQ4
IRQ5
IRQ7
IRQ9
IRQ10
IRQ11
IRQ14
IRQ15
6.3.2.3.3 Selecciones del menú Seguridad
Tabla 44. Selecciones del menú de seguridad

Contraseña de usuario es Claro Sólo el estado; usuario no puede modificar. Una vez establecido, se puede desactivar
mediante el establecimiento de una cadena nula, o puente de contraseña clara a bordo.

Conjunto
Contraseña de Claro Sólo el estado; usuario no puede modificar. Una vez establecido, se puede desactivar
administrador es Conjunto
mediante el establecimiento de una cadena nula, o puente de contraseña clara a bordo.
Establecer contraseña de usuario pulse Intro Cuando se pulsa la tecla Intro, se solicita al usuario una contraseña; pulse la tecla
ESC para cancelar. Una vez establecido, se puede desactivar mediante el
establecimiento de una cadena nula, o puente de contraseña clara a bordo.
62 revisión 1.2


Establecer contraseña pulse Intro Cuando se pulsa la tecla Intro, se solicita al usuario una contraseña; pulse la tecla
administrativa ESC para cancelar. Una vez establecido, se puede desactivar mediante el
establecimiento de una cadena nula, o puente de contraseña clara a bordo.
Contraseña en el arranque Discapacitado Si está activado, se requiere la introducción de contraseña antes de arrancar.
Activado
sector de arranque del Normal Escribirá proteger el sector de arranque del disco duro para evitar que los virus
disco fijo
Protección contra escritura
de la corrupción de la unidad bajo DOS si se pone a escribir a proteger.
Asegure modo de temporizador 2 minutos 5 Período de clave / PS / 2 del ratón inactividad especificado para el modo seguro
minutos 10 para activar. Se requiere una contraseña para el modo seguro a la función. No
tiene ningún efecto a menos que una contraseña está activada.
minutos 20
minutos 1 hora
2 horas
Hot Key (CTRL-ALT-) [], [A, B, .. L., Z], [0-9] Tecla asignada para invocar la función de modo seguro. No se puede activar a menos
que una contraseña está activada. Se puede desactivar mediante la introducción de una
nueva clave seguida de una tecla de retroceso o mediante la introducción de
eliminación.
Asegure modo de arranque Discapacitado inicia el sistema en modo seguro. El usuario debe introducir una
Activado contraseña para desbloquear el sistema. No se puede activar a menos que

una contraseña está activada.
ausencia de video Discapacitado de vídeo en blanco cuando se activa el modo seguro. Se requiere una
Activado contraseña para desbloquear el sistema. Esto no se puede activar a

menos que una contraseña está activada. Esta opción sólo está presente
si el sistema incluye un controlador de vídeo incorporado.
Floppy Write Protect Discapacitado Cuando se activa el modo seguro, la unidad de disquete está protegido contra
escritura. Se requiere una contraseña para volver a activar las escrituras de
Activado
disquete. No se puede activar a menos que una contraseña está activada.
Interruptor de potencia de inhibición Discapacitado Determina si la función de interruptor de alimentación del panel frontal.
Activado
6.3.2.3.4 Selecciones del menú del servidor
Tabla 45. Selecciones del menú del servidor

Gestión del sistema Selecciona el submenú.
redirección de consola Selecciona el submenú.
Servicio Tipo de partición Muestra el tipo de partición de la partición de servicio; el valor

predeterminado es 12h.
Borrar registro de eventos Entrar Si se selecciona, el registro de sucesos del sistema se borrará
inmediatamente.
revisión 1.2 63


Valer NMI en PERR Discapacitado Si está activado, error de paridad de bus PCI (PERR) está
activado y se encamina a MNI.
Activado
Valer NMI en SERR Activado Si está habilitado, error del sistema de bus PCI (SERR) está
activado y se encamina a MNI.
Discapacitado
Política FRB-2 Desactivar FRB2 Controla la política de la FRB-2 de tiempo de espera. Esta opción
Inmediatamente desactivar
determina cuando el procesador BootStrap (BSP) debe ser
desactivada si se producen FRB-2 error. Y cuando Detemines
Nunca Desactivar
parada FRB2.
Permitir 3 fallos
Sensor termal Discapacitado Determina función de control del sensor térmico wheter
Activado
BMC IRQ IRQ11 Determina BMC IRQ.

IRQ5 IRQ10
personas de
movilidad reducida
Mensaje de error de pausa Discapacitado Si está habilitado, el arranque se detiene cuando se produce un error Post.
Activado
AC Enlace Encendido Selecciona el estado de alimentación del sistema después de la pérdida de corriente alterna.
Ultimo estado
Mantenerse alejado
Tabla 46. Sistemas de Gestión de Selección del submenú

Versión de la BIOS único campo de información
Número de pieza Junta único campo de información
Junta Número de serie único campo de información
Número de pieza Sistema único campo de información
Número de serie del sistema único campo de información
Número de pieza del chasis único campo de información
Número de serie del chasis único campo de información
BMC ID de dispositivo campo de información solamente.
BMC Revisión Device campo de información solamente.
BMC revisión de firmware campo de información solamente.
BMC Firmware Revisión BootBlock campo de información solamente.
BMC soporte IPMI versión campo de información solamente.
Revisión de DEG campo de información solamente.
Revisión PIA campo de información solamente.
Revisión primaria HSBP campo de información única, oculta si no se detecta
Revisión secundaria HSBP campo de información única, oculta si no se detecta
64 revisión 1.2

Tabla 47. redirección de consola Submenú Selecciones

Serial Port Address Discapacitado Cuando está activada, la redirección de consola utiliza el puerto de E / S especificada. La
elección de “discapacitados” desactiva completamente la redirección de consola.

A bordo COM A bordo
COM B
Velocidad de transmisión 9600 Cuando se habilita la redirección de consola, utilice la velocidad de transmisión especificado.
Cuando EMP está compartiendo el puerto COM como la redirección de consola, la velocidad
19,2 k
de transmisión se establece en 19,2 k para que coincida con la velocidad de transmisión
38.4K
EMP, a menos que se utiliza característica de auto-baudios.
57.6K
115.2 K
Control de flujo Ninguno CTS / Ninguno = No hay control de flujo. control de flujo basado CTS / RTS =
RTS XON / XOFF Hardware. XON / XOFF = control de flujo Software. CTS / RTS + CD =
hardware basado + Detección de portadora de control de flujo.
CTS / RTS + CD
Cuando EMP está compartiendo el puerto COM como la redirección de consola,

el control de flujo se debe establecer en CTS / RTS o CTS / RTS + CD
dependiendo de si se utiliza un módem.
6.3.2.3.5 Selecciones del menú de arranque
Las opciones del menú de arranque permiten al usuario seleccionar el dispositivo de arranque. La tabla siguiente es un ejemplo de una lista de dispositivos
ordenados en la prioridad de la invocación de arranque. Los artículos se pueden volver a priorizados mediante el uso de las teclas de flecha arriba y abajo para
seleccionar el dispositivo. Una vez seleccionado el dispositivo, utilice la tecla más (+) para mover el dispositivo más alto en la lista de prioridad de arranque.
Utilice el signo menos - para mover el dispositivo de baja en la lista de prioridad de arranque ().
Tabla 48. Selección de arranque prioridad del dispositivo
prioridad de arranque Dispositivo Descripción

1 Dispositivos extraíbles Intentará arrancar desde un disquete legado A: o dispositivo de medios extraíbles como LS-120.
2 Disco duro Intentará arrancar desde un dispositivo de disco duro.
3 ATAPI CD-ROM Intentará arrancar desde una unidad de CD-ROM ATAPI.
4 PXE UNDI Intentará arrancar desde una red. Esta entrada aparecerá si no es un dispositivo de red en el
sistema que se controla mediante una opción compatible con PXE ROM.
revisión 1.2 sesenta y cinco

Tabla 49. Selección de disco duro
Opción Descripción
Drive # 1 (o cadena de unidad real) Para seleccionar la unidad de arranque, utilice las flechas arriba y abajo para resaltar un dispositivo, a continuación, pulse la tecla
más (+) para moverlo a la parte superior de la lista o la tecla menos (-) para moverla hacia abajo.
Otras tarjetas de arranque entradas
adicionales para cada unidad que tiene una Otras tarjetas de arranque cubren todos los dispositivos de inicio que no se presentan a la BIOS del sistema a través del
cabecera PnP mecanismo de especificación de inicio de BIOS. Se puede o no ser de arranque, y pueden no corresponder a cualquier
dispositivo. Si especificación de inicio de BIOS. ayuda se establece en limitado, este concepto abarca todas las unidades que
están controladas por las ROM opcionales (como las unidades SCSI). Pulse ESC para salir de este menú.
Tabla 50. Unidad extraíble Selecciones

Muestra una lista de dispositivos removibles de arranque en el Sistema + Use las teclas +/- para colocar los dispositivos extraíbles en el orden de inicio
- que desee. Incluye Legado 1,44 MB disquete, 120 MB de disquete etc.
6.3.2.3.6 Selecciones del menú Salir
Las siguientes opciones de menú están disponibles en el menú de salida. Utilizar las teclas de flecha arriba y abajo para seleccionar una
opción, y luego pulse la tecla Enter para ejecutar la opción.
Tabla 51. Selecciones del menú Exit
Salir guardando cambios Salir después de escribir todos los valores de los elementos de configuración modificados en la NVRAM.
Salir descartando los cambios Salir dejando sin modificar la NVRAM. Se pregunta al usuario si alguno de los campos de configuración fueron modificados.
Cargar configuración predeterminada Valores predeterminados de carga para todos los elementos de configuración.
Cargar valores predeterminados personalizados Los valores de carga de todos los elementos de configuración de valores predeterminados personalizados guardados anteriormente.
NOTA: Este es oculto si los valores predeterminados personalizados no son válidos o presente.
Guardar valores predeterminados personalizados Tiendas predeterminados personalizados en la NVRAM.
Descartar los cambios Leer los valores anteriores de todos los elementos de configuración de la NVRAM.
Guardar cambios Escribir todos los valores de los elementos de configuración en la NVRAM.
66 revisión 1.2

6.3.3 Definición de la memoria CMOS
El mapa CMOS está disponible en el archivo NVRAM.LST generado para cada versión del BIOS. El mapa CMOS está sujeta
a cambios sin previo aviso.
6.3.4 Borrado del CMOS
El BIOS detecta el estado del puente de CMOS. Si el puente está ajustado en “Borrar CMOS” antes del encendido o un restablecimiento completo,
el BIOS cambia la configuración de CMOS y NVRAM a un estado predeterminado. Esto garantiza la capacidad del sistema para arrancar desde un
disquete.
configuración de la contraseña no se ven afectadas a través de borrado de CMOS. El BIOS despeja el bloque de parámetros ESCD y carga una imagen
ESCD nulo. La información de la orden de arranque también se borra cuando se borra CMOS a través de maniobra. Los datos de configuración para los
controladores SCSI incorporados no se borra durante un evento de borrado de CMOS ya que cada dispositivo controla sus propios ajustes predeterminados
Si la opción de datos de configuración de reinicio está activada en la configuración, los datos y la especificación de inicio de BIOS ESCD datos
se borra y se reinicializa en el siguiente arranque.
6.4 Utilidad de actualización de Flash
Nota: La utilidad de Phoenix * PHLASH debe ejecutarse sin la presencia de un programa de control de modo protegido 386, como
Microsoft * Windows * NT * / 2000 o EMM386 *. Phoenix * PHLASH utiliza plana del procesador modo de direccionamiento para
actualizar la ROM flash.
6.4.1 Carga del sistema BIOS

La utilidad de actualización del BIOS (PHLASH) carga una nueva copia de la BIOS en la memoria Flash ROM. El código cargado y datos
incluyen los siguientes:
• Video On board SCSI BIOS y BIOS

• Utilidad de configuración de BIOS
• Arranque Silencioso logotipo del área
Cuando se ejecuta PHLASH en modo interactivo, el usuario puede elegir actualizar un área de Flash en particular. Actualización de un área de flash
toma un archivo o una serie de archivos de un disco duro o flexible, y lo carga en el área especificada de la memoria Flash ROM.
Para cargar manualmente una porción de la BIOS, el usuario debe especificar qué archivo (s) de datos a cargar. Las opciones incluyen
PLATCBLU.BIN, PLATCXLU.BIN, PLATCXXX.BIN, PLATCXLX.BIN o PLATCXXU.BIN. Las tres últimas letras especifican las funciones a
realizar durante el proceso de actualización:
C = reescritura BIOS B = reescritura
de bloque de arranque L = área
LOGO Claro Claro U = binario
usuario X = lugar asimiento
revisión 1.2 67

Este archivo se carga en el programa PHLASH con el = <archivo bin> / b.
El disco creado por el programa se ejecuta automáticamente BIOS.EXE “PHLASH / s comando /b=PLATCXLU.BIN” en modo no
interactivo. Para obtener una lista completa de opciones PHLASH, ejecute “PHLASH / h”.
Una vez que una actualización del BIOS del sistema es completo, se solicita al usuario que reinicie el sistema. El área binaria usuario también se
actualiza durante una actualización del BIOS del sistema. binaria de usuario se puede actualizar de forma independiente de la BIOS del sistema. CMOS
se borra cuando se actualiza el BIOS del sistema.
6.4.2 Área de usuario binario
La ROM BIOS Flash incluye un área de 16 KB de flash para OEM específicas de la implementación complementos. El área binaria de usuario se
puede guardar y actualizado. La extensión válida para los archivos de usuario es * .ROM.
6.4.3 Área de Idiomas

El área de lengua BIOS del sistema sólo se puede actualizar mediante la actualización de toda la BIOS. El BIOS es compatible con Inglés,
español, francés, alemán e italiano. Idiomas, seleccionables con el programa de instalación.
6.4.4 OEM Logo de la pantalla
A 128 KB región de Flash ROM está disponible para almacenar el logotipo de OEM en formato comprimido. El BIOS contiene el logotipo de Intel
estándar. Uso de la utilidad de Phoenix * PHLASH, esta región puede ser actualizado con un OEM imagen del logotipo suministrado. El logotipo
OEM debe encajar dentro de 640 x 384 tamaño. Si un logotipo de OEM se destella en el sistema, se anula el construido en el logotipo de Intel.
6.4.5 Modo de recuperación
La placa base es compatible con SDS2 un método para realizar una recuperación del BIOS con el fin de restaurar el sistema desde un flash
fallado. Este utiliza un puente en la placa base. El sistema emite un pitido a través de a cabo el proceso. Las botas de recuperación de BIOS
sólo desde un disquete de 1,44 MB insertan en una
1,44 MB unidad de disquete o LS-120/240 de accionamiento. No aparece nada en la pantalla de vídeo durante el proceso de recuperación.
Nota: El usuario debe hacer el disquete de recuperación siguiendo las instrucciones incluidas en las notas de la versión. De
no hacerlo hará que el proceso falle.
6.4.5.1 Realización de recuperación de BIOS
Las botas procedimiento de seguimiento de la recuperación de BIOS y parpadea el BIOS normal.
1. Prepare un disquete de recuperación del BIOS siguiendo las instrucciones incluidas con la BIOS.
2. Apague la alimentación del sistema.
3. Mueva el puente de recuperación del BIOS a la posición de recuperación.
4. Inserte el disco de recuperación del BIOS.
68 revisión 1.2

5. Encienda la alimentación del sistema.
El sistema arranca desde el disquete de recuperación. El BIOS emitirá un pitido dos veces cuando se inicia el proceso de actualización. El
sistema continuará sonando durante la actualización del BIOS. Si la actualización del BIOS se realiza correctamente, el sistema dejará de
sonar. Si la actualización falla, el sistema emitirá un patrón alternante de un zumbido y un pitido.
Cuando la actualización de flash completa:
1. Apague la alimentación del sistema.
2. Retire el disquete de recuperación.
3. Restaurar el puente de recuperación a su posición original.
4. Encienda la alimentación del sistema.
5. Flash de todos los bloques personalizados tales como binaria de usuario.
Ahora el sistema debería arrancar normalmente mediante el BIOS del sistema actualizado.
revisión 1.2 69

Generación de reloj / voltaje y Distribución De servidor Intel® SDS2
7. Reloj generación / distribución de tensión y
7.1 Reloj
Todos los autobuses en la placa de servidor SDS2 operan usando relojes síncronos. Reloj circuitos sintetizador / controlador en la placa
de servidor genera frecuencias de reloj y niveles de tensión según se requiera, incluyendo los siguientes:
• 133 MHz a 2,5 V niveles lógicos: Para CPU1, CPU2, HE-SL, zócalos DIMM y el puerto ITP
• 66 MHz a 3,3 V niveles lógicos: Para HE-SL, CIOB, P64-B y ranuras PCI P64-C
• 48 MHz a niveles lógicos 3.3V: Para USB de CSB5
• 33,3 MHz a 3,3 V niveles lógicos: Para CIOB, CSB5 y de a bordo dispositivos PCI y ranuras
• 16,67 MHz a 2,5 V niveles lógicos: para el procesador y los relojes de bus CSB5 APIC
• 14.318 MHz a niveles lógicos 3.3V: Para CSB5 y Vídeo
Otras fuentes de reloj en la placa de servidor genera SDS2:
• 80 MHz a 3,3 V niveles lógicos: para el controlador Ultra 360 SCSI
• 32.768 MHz a 3,3 V niveles lógicos: Para SIO y BMC

• 14.318 MHz a 3,3 V niveles lógicos: para el generador de reloj principal
Para obtener información sobre la generación de reloj del procesador, consulte la CK133-WS Sintetizador / Especificación controlador.
La siguiente figura ilustra la generación y distribución de reloj en la placa de servidor SDS2.
70 revisión 1.2

14.318 MHz
REGISTER 1
SDRAM
REGISTRO 2
revisión 1.2
133 MHz 133 133 MHz 133
MHz MHz 133 MHz
133 MHz SDRAM 1
HOST CLK
133 MHz
2 SDRAM
De servidor Intel® SDS2
SDRAM
133 MHz

SDRAM 3
CPU 1 CPU 2 HE-SL CNBDCLKIN
SDRAM
133 MHz
CLK PLL SDRAM 4
16 MHz 16 133 MHz

SDRAM 5
MHz 16 MHz
APIC CLK
133 MHz
SDRAM 6
48 MHz 48 AGPFBCLK 133 MHz 133
MHz 133 MHz

MHz
48 MHz
CSB5
14 MHz
PLLCLKFB0
14 MHz CNBDCLKFB
14 MHz
CNBRDCLK
25 MHz
33 MHz SIO KHz
33 MHz
BMC 40 MHz 32 25 MHz
VGA NIC 1 NIC 2

MHz
33MHz PCI CLK

40 MHz
MHz 33
PCI slot 3
MHz 33
Figura 8. Placa de servidor SDS2 Reloj Generación Diagrama / Distribución

33 MHz PCI
33 MHz MHz 33 PCI ranura 4 66 MHz U160 SCSI
CLK
BUFFER
66 MHz 66
MHz 33
MHz
PCI 66MHz SLOT 5
IRQ 0 IRQ 1
CLK BUFFER
MHz 33
66 MHz 66 MHz
CPLD SLOT 6 PCI
33 MHz 33
CIOB
PCI 66MHz CLK 66 MHz
Generación de reloj / voltaje y Distribución
66 MHz
66 MHz SLOT 1 PCI
PCI 66MHz
CLK BUFFER
66 MHz
PCI SLOT 2 PCI
66 MHz
71
Generación de reloj / voltaje y Distribución De servidor Intel® SDS2
7.2 Tensión
La alimentación del sistema de alimentación proporciona + 3,3V, + 5V, + 12V, -12V, y + 5VSB y reguladores de voltaje en la placa de servidor
se utilizan para crear las siguientes tensiones:
• + 3.3VSB
• VCORE para las CPUs
• VTT para la CPU
• + 2.5V para los conjuntos de chips
• + 1.8V para el SCSI incorporado
La siguiente figura ilustra la generación y distribución de tensión en la placa de servidor SDS2.
72 revisión 1.2

De servidor Intel® SDS2 Generación de reloj / voltaje y Distribución
HE-SL
DIMM
CIOB20
Sahalee
NIC 2
Procesador
CSB5
2
SCSI
NIC 1
VÍDEO
Procesador
Las ranuras PCI
1
5VSB -> 3.3VSB
Super I / O
SCSI Term
5V -> 2.5V
5V -> 1.8V
NÚCLEO
VRM
VTT
VRM
Fuente de alimentación
- 12V + 12V + 5V + 3.3V + 5VSB
Ventilador
USB
KB /
MS
Figura 9. Placa de servidor SDS2 Voltaje Generación Diagrama / Distribución
revisión 1.2 73

conexiones De servidor Intel® SDS2
8. Conexiones
8.1 Conector de placa de distribución

La conexión de alimentación principal se obtiene usando un conector de 24 patillas. Un conector de 8-pin separado se utiliza para el
conector de alimentación de 12 V dedicada a proporcionar energía al procesador. Un tercer conector de señal auxiliar 5-pin se utiliza para
comunicar con la fuente de alimentación. Las siguientes tablas definen la configuración de pines de estos conectores.
Tabla 52. 24-pin conector de alimentación principal Pin de salida
Alfiler Señal Color Alfiler Señal Color
1 + 3.3 V naranja 13 + 3.3 V naranja
2 + 3.3 V naranja 14 - 12 V Azul
3 COM Negro 15 COM Negro
4 +5V rojo dieciséis PS_ON # Verde
6 +5V rojo 18 COM Negro
8 PWR_OK gris 20 RSVD _ (- 5 V) Blanco
9 5 VSB Púrpura 21 +5V rojo
10 + 12 V_IO amarillo 22 +5V rojo
11 + 12 V_IO amarillo 23 +5V rojo
12 + 3.3 V naranja 24 COM Negro
Tabla 53. 8-pin conector de alimentación 12 V Pin de salida
Alfiler Señal Color Alfiler Señal Color
1 COM_CPU Negro 5 + 12V_CPU amarillo
Nota: La placa de servidor SDS2 requiere un conector de alimentación V 12. La junta no se enciende sin +12 V de alimentación
suministrado a este conector.
Tabla 54. Aux señal de pines del conector de salida
Alfiler Nombre de la señal
1 I2C reloj 2
datos I2C
74 revisión 1.2

De servidor Intel® SDS2 conexiones
3 PS_ALERT (no utilizado)
4 Devuelve 5
3.3RS
8.2 Memoria Conector del módulo

La placa de servidor SDS2 tiene seis PC-133 conectores SDRAM DIMM y admite módulos SDRAM registrados. Para obtener
más información sobre los módulos DIMM consulte PC SDRAM DIMM registrada Diseño soporte de documentos Rev 1.2.
Tabla 55. DIMM de pines del conector de salida
Alfiler Frente Alfiler Frente Frente pin Alfiler Espalda Alfiler Espalda Alfiler Espalda
1 V SS 29 DQM1 57 DQ18 85 V SS 113 DQM5 141 DQ50
2 DQ0 30 CS0 # 58 DQ19 86 DQ32 114 CS1 # 142 DQ51
3 DQ1 31 DU 1 59 V DD 87 DQ33 115 RAS # 143 V DD
4 DQ2 32 V SS 60 DQ20 88 DQ34 116 V SS 144 DQ52
5 DQ3 33 A0 61 CAROLINA DEL89

NORTE DQ35 117 A1 145 CAROLINA DEL NORTE
6 V DD 34 A2 62 V ÁRBITRO 90 V DD 118 A3 146 V ÁRBITRO
7 DQ4 35 A4 63 CKE1 91 DQ36 119 A5 147 REGE
8 DQ5 36 A6 64 V SS 92 DQ37 120 A7 148 V SS
9 DQ6 37 A8 DQ21
sesenta y cinco 93 DQ38 121 A9 149 DQ53
10 DQ7 38 A10 / AP 66 DQ22 94 DQ39 122 BA0 150 DQ54
11 DQ8 39 BA1 67 DQ23 95 DQ40 123 A11 151 DQ55
12 VSS 40 V DD 68 V SS 96 V SS 124 V DD 152 V SS
13 DQ9 41 V DD 69 DQ24 97 DQ41 125 CLK1 153 DQ56
14 DQ10 42 CLK0 70 DQ25 98 DQ42 126 A12 154 DQ57
15 DQ11 43 V SS 71 DQ26 99 DQ43 127 V SS 155 DQ58
dieciséis DQ12 44 DU 1 72 DQ27 100 DQ44 128 CKE0 156 DQ59
17 DQ13 45 CS2 # 73 V DD 101 DQ45 129 CS3 # 157 V DD
18 V DD 46 DQM2 74 DQ28 102 V DD 130 DQM6 158 DQ60
19 DQ14 47 DQM3 75 DQ29 103 DQ46 131 DQM7 159 DQ61
20 DQ15 48 DU 1 76 DQ30 104 DQ47 132 A13 160 DQ62
21 CB0 49 V DD 77 DQ31 105 CB4 133 V DD 161 DQ63
22 CB1 50 78
CAROLINA DEL NORTE V SS 106 CB5 134 CAROLINA DEL NORTE 162 V SS
23 V SS 51 79
CAROLINA DEL NORTE CLK2 107 V SS 135 CAROLINA DEL NORTE 163 CLK3
24 52
CAROLINA DEL NORTE CB2 80 CAROLINA DEL108
NORTE
CAROLINA DEL NORTE 136 CB6 164 CAROLINA DEL NORTE
25 53
CAROLINA DEL NORTE CB3 81 WP 109 CAROLINA DEL NORTE 137 CB7 165 SA0
26 V DD 54 V SS 82 SDA 110 V DD 138 V SS 166 SA1
27 WE # 55 DQ16 83 SCL 111 CAS # 139 DQ48 167 SA2
28 DQM0 56 DQ17 84 V DD 112 DQM4 140 DQ49 168 V DD
Nota:
1024 No utilice
revisión 1.2 75

8.3 Cabeceras de administración del sistema
8.3.1 ICMB conector

El chasis inteligente de gestión de autobús (ICMB) permite las comunicaciones entre chasis entre el chasis inteligente. Esto hace que
sea posible acceder a las funciones de gestión externa del chasis, los registros de alertas, datos de puerto-mortem, etc. información
adicional sobre ICMB se pueden encontrar en el
Intelligent Chassis Management Bus, Versión 1.0.
Tabla 56. ICMB pines del conector de salida
Nombre Pin Señal Tipo Descripción
1 5VSB Poder
2 ICMB_TX Señal transmitir la señal
3 ICMB_EN Señal señal de habilitación
4 ICMB_RX Señal recibir la señal
5 GND GND
8.3.2 OEM IPMB conector
Tabla 57. IPMB pines del conector de salida
Nombre Pin Señal Descripción
1 IPMB_SDA 5 Línea de datos VSB
2 GND GND
3 IPMB_SCL 5 VSB línea de reloj
8.3.3 SCSI HSBP (IPMB) Conector

La administración de plataforma inteligente autobús (IPMB), tal como se utiliza en la placa de servidor SDS2 permite conexiones a Hot
Swap aviones espalda (HSBP) con varios discos duros.
Tabla 58. HSBP-A pines del conector de salida
2 GND GND
4 I2C_ADR_CNTRL dirección de control
76 revisión 1.2

Tabla 59. HSBP B-pines del conector de salida
2 GND GND
4 I2C_ADR_CNTRL dirección de control
8,4 cabecera del panel frontal
Se proporciona una cabecera de 34 pines para cableado al panel frontal del sistema. La cabecera contiene restablecimiento, NMI, botones de control de
potencia, y los indicadores LED. La siguiente tabla detalla la configuración de pines de la cabecera.
Tabla 60. Panel frontal 34-Pin Header Pin-cabo
Alfiler Nombre de la señal Alfiler Nombre de la señal
1 El ánodo de alimentación LED 2 5VSB
3 LLAVE 4 Fallo del ventilador del ánodo del LED
5 Cátodo LED de alimentación 6 Fallo del ventilador del cátodo del LED
7 HDD Actividad del ánodo del LED 8 Potencia del ánodo LED de error
9 Actividad HDD cátodo del LED 10 Potencia del cátodo LED de error
11 Interruptor de alimentación 12 NIC # 1 Ánodo LED de actividad
13 GND (interruptor de encendido) 14 NIC # 1 LED de actividad del cátodo
15 Interruptor de reinicio dieciséis I2C SDA
17 GND (Reset Interruptor) 18 I2C SCL
19 Interruptor ACPI del sueño 20 Intrusión en el chasis
21 GND (ACPI interruptor del sueño) 22 NIC # 2 Actividad del ánodo del LED
23 NMI para Interruptor de la CPU 24 NIC # 2 LED de actividad del cátodo
25 LLAVE 26 LLAVE
27 ID Ánodo LED 28 Sistema listo ánodo
29 ID Cátodo LED 30 Sistema listo catódicos
31 Interruptor ID 32 Fallo HDD ánodo
33 GND (Interruptor ID) 34 Fallo HDD catódicos
revisión 1.2 77

Conector de la ranura PCI 8.5
El soporte de placa de servidor dos de 32 bits, 33 MHz 5V ranuras PCI y cuatro de 64 bits, 66 MHz Slots 3,3 V PCI. Las tablas a
continuación definen sus pin-outs.
Tabla 61. 32 bits 5 V ranura PCI Pin de salida
Alfiler Lado B Lado a Alfiler Lado B Lado a
1 - 12 V TRST # 32 AD [17] AD [16]
2 TCK + 12 V 33 C / BE [2] # + 3.3 V

3 Suelo TMS 34 Suelo MARCO#
4 TDO TDI 35 IRDY # Suelo

5 +5V +5V 36 + 3.3 V TRDY #
6 +5V INTA # 37 DEVSEL # Suelo

7 INTB # INTC # 38 Suelo DETENER#
8 INTD # +5V 39 BLOQUEAR# + 3.3 V

9 PRSNT1 # RSV 40 PERR # SMBUS CLK
10 RSV +5V 41 + 3.3 V SMBUS DAT
11 PRSNT2 # RSV 42 SERR # Suelo

12 Suelo Suelo 43 + 3.3 V PAR
13 Suelo Suelo 44 C / BE [1] # AD [15]
14 RSV 3.3 VSB 45 AD [14] + 3.3 V

15 Suelo RST # 46 Suelo AD [13]
dieciséis CLK + 5 V (I / O) 47 AD [12] AD [11]
17 Suelo GNT # 48 AD [10] Suelo

18 REQ # Suelo 49 Suelo AD [09]
19 +5V PME # 50 Tecla conector conector

20 AD [31] AD [30] 51 Tecla conector conector
21 AD [29] + 3.3 V 52 AD [08] C / BE [0] #
22 Suelo AD [28] 53 AD [07] + 3.3 V

23 AD [27] AD [26] 54 + 3.3 V AD [06]
24 AD [25] Suelo 55 AD [05] AD [04]
25 + 3.3 V AD [24] 56 AD [03] Suelo

26 C / BE [3] # IDSEL 57 Suelo AD [02]
27 AD [23] + 3.3 V 58 AD [01] AD [00]
28 Suelo AD [22] 59 +5V + 5 V (I / O)
29 AD [21] AD [20] 60 ACK64 # REQ64 #
30 AD [19] Suelo 61 +5V +5V
31 + 3.3 V AD [18] 62 +5V +5V
Tabla 62: 64 bits ranura PCI 3.3V Pin de salida
78 revisión 1.2

1 - 12 V TRST # 49 M66EN AD [09]
2 TCK + 12 V 50 Suelo Suelo

3 Suelo TMS 51 Suelo Suelo
4 TDO TDI 52 AD [08] C / BE [0] #
5 +5V +5V 53 AD [07] + 3.3 V

6 +5V INTA # 54 + 3.3 V AD [06]
7 INTB # INTC # 55 AD [05] AD [04]
8 INTD # +5V 56 AD [03] Suelo

9 PRSNT1 # RSV 57 Suelo AD [02]
10 RSV + 3.3 V 58 AD [01] AD [00]
11 PRSNT2 # RSV 59 + 3.3 V + 3.3 V

12 Tecla conector conector 60 ACK64 # REQ64 #
13 Tecla conector conector 61 +5V +5V
14 RSV 3.3 VSB 62 +5V +5V
15 Suelo RST #
dieciséis CLK + 3.3 V

17 Suelo GNT # 63 RSV Suelo
18 REQ # Suelo 64 Suelo C / BE [7] #
19 + 3.3 V PME # C/
sesenta y cinco BE [6] # C / BE [5] #
20 AD [31] AD [30] 66 C / BE [4] # + 3.3 V

21 AD [29] + 3.3 V 67 Suelo PAR64
22 Suelo AD [28] 68 AD [63] AD [62]
23 AD [27] AD [26] 69 AD [61] Suelo

24 AD [25] Suelo 70 + 3.3 V AD [60]
25 + 3.3 V AD [24] 71 AD [59] AD [58]
26 C / BE [3] # IDSEL 72 AD [57] Suelo

27 AD [23] + 3.3 V 73 Suelo AD [56]
28 Suelo AD [22] 74 AD [55] AD [54]
29 AD [21] AD [20] 75 AD [53] + 3.3 V

30 AD [19] Suelo 76 Suelo AD [52]
31 + 3.3 V AD [18] 77 AD [51] AD [50]
32 AD [17] AD [16] 78 AD [49] Suelo

33 C / BE [2] # + 3.3 V 79 + 3.3 V AD [48]
34 Suelo MARCO# 80 AD [47] AD [46]
35 IRDY # Suelo 81 AD [45] Suelo

36 + 3.3 V TRDY # 82 Suelo AD [44]
37 DEVSEL # Suelo 83 AD [43] AD [42]
38 Suelo DETENER# 84 AD [41] + 3.3 V

39 BLOQUEAR# + 3.3 V 85 Suelo AD [40]
40 PERR # SMBUS CLK 86 AD [39] AD [38]
41 + 3.3 V SMBUS DAT 87 AD [37] Suelo

42 SERR # Suelo 88 + 3.3 V AD [36]
43 + 3.3 V PAR 89 AD [35] AD [34]
44 C / BE [1] # AD [15] 90 AD [33] Suelo
revisión 1.2 79

45 AD [14] + 3.3 V 91 Suelo AD [32]
46 Suelo AD [13] 92 RSV RSV
47 AD [12] AD [11] 93 RSV Suelo

48 AD [10] Suelo 94 Suelo RSV
8.6 Conectores de E / S
8.6.1 Conector VGA

La interfaz de conector de vídeo es un conector de 15 pines compatible con VGA estándar. Un controlador de vídeo ATI RAGE XL con 4 MB
de memoria de vídeo de vídeo suministros de a bordo. La siguiente tabla detalla la asignación de pines del conector VGA.
Tabla 63. VGA pines del conector de salida
1 Red (analógico señal de color R) 2
Green (señal G de color analógica)
3 Azul (analógico señal de color B) 4
N/C5
GND 6
GND 7
GND 8
9 GND
VCC fundida (+ 5V) 10
GND
11 N/C
12 DDCDAT 13
HSYNC (sincronización horizontal) 14
VSYNC (sincronización vertical) 15
DDCCLK
8.6.2 Conector SCSI

La placa de servidor SDS2 ofrece dos conectores SCSI accesibles internamente. La siguiente tabla detalla la asignación de pines del
conector SCSI de 68 pines.
Tabla 64. 68-pin conector SCSI Pin de salida
Conector de contacto Número Nombre de la señal Nombre de señal Número de Contacto
1 + DB (12) - DB (12) 35
2 + DB (13) - DB (13) 36
80 revisión 1.2

Conector de contacto Número Nombre de la señal Nombre de señal Número de Contacto
3 + DB (14) - DB (14) 37
4 + DB (15) - DB (15) 38
5 + DB (P1) - DB (P1) 39
6 + DB (0) - DB (0) 40
7 + DB (1) - DB (1) 41
8 + DB (2) - DB (2) 42
9 + DB (3) - DB (3) 43
10 + DB (4) - DB (4) 44
11 + DB (5) - DB (5) 45
12 + DB (6) - DB (6) 46
13 + DB (7) - DB (7) 47
14 + DB (P) - DB (P) 48
15 SUELO SUELO 49
dieciséis SUELO SUELO 50
17 RESERVADO RESERVADO 51
20 SUELO SUELO 54
21 + ATN - ATN 55
22 SUELO SUELO 56
23 BSY + - BSY 57
24 + ACK - ACK 58
25 + RST - RST 59
26 + MSG - MSG 60
27 + SEL - SEL 61
28 +C/D -DISCOS COMPACTOS 62
29 + REQ - REQ 63
30 +I/O -I/O 64
31 + DB (8) - DB (8) sesenta y cinco
32 + DB (9) - DB (9) 66
33 + DB (10) - DB (10) 67
34 + DB (11) - DB (11) 68
8.6.3 Conectores de NIC
La placa de servidor SDS2 soporta dos conectores RJ-45. La siguiente tabla detalla la clavija de salida de estos conectores.
Tabla 65. RJ-45 pines del conector de salida
Pin Nombre de señal Patilla Nombre de la señal
revisión 1.2 81

1 TXDP 7 RXDP
2 TXDM 8 RXDM
3 CAROLINA DEL NORTE 9 LED de actividad del cátodo
4 CAROLINA DEL NORTE 10 Ánodo LED de enlace
5 CAROLINA DEL NORTE 11 Velocidad del ánodo del LED
6 CAROLINA DEL NORTE 12 3VSB
8.6.4 Conector IDE

Hay un canal IDE de la placa de servidor mediante el uso de un conector de 40 pines. El conector de pines se detalla en la siguiente
tabla. Nota actividad de la unidad de disco duro IDE LED de señal (Pin 39) no se encamina al conector del panel frontal. la actividad
del disco duro IDE no hará que los LED del panel frontal para encender.
Tabla 66. IDE de 40 pines pines del conector de salida
Alfiler Nombre de la señal Nombre Pin Señal

1 RESET_L 2 GND
3 DD7 4 IDE_DD8
5 DD6 6 IDE_DD9
7 DD5 8 IDE_DD10
9 DD4 10 IDE_DD11
11 DD3 12 IDE_DD12
13 DD2 14 IDE_DD13
15 DD1 dieciséis IDE_DD14
17 DD0 18 IDE_DD15
19 GND 20 LLAVE
21 IDE_DMARQ_L 22 GND
23 IDE_IOW_L 24 GND
25 IDE_IOR_L 26 GND
27 IDE_IORDY 28 GND
29 IDE_DMAACK_L 30 GND
31 IRQ_IDE 32 CAROLINA DEL NORTE
33 IDE_A1 34 CAROLINA DEL NORTE
35 IDE_A0 36 IDE_A2
37 IDE_DCS0_L 38 IDE_DCS1_L
39 IDE_HD_ACT_L 40 GND
8.6.5 Los conectores USB (Universal Serial Bus)

La placa de servidor proporciona cuatro puertos USB: tres en la E / S posterior y uno internamente a través de una cabecera de 10 pines. La
siguiente tabla detalla la asignación de pines del conector USB de tres puertos apilados.
Tabla 67. apilada de tres puertos USB pines del conector de salida
82 revisión 1.2

1 Condensado de 5
V2 USB_PORT1_D-
3 USB_PORT1_D +
4 5 GND
Condensado de 5
V6 USB_PORT2_D-
7 USB_PORT2_D +
8 9 GND
Condensado de 5
V 10 USB_PORT3_D-
11 USB_PORT3_D +
12 GND
Una cabecera de 10 pines (2X5) situado en CN18 en la placa de servidor proporciona una opción para cable de la USB al panel
frontal. El pasador de salida de la cabecera se detalla en la tabla siguiente que es representativa de la HL07051-P9 Vivienda
Foxconn situado en CN18.
Pin 6 + 5 voltios pin 7 Pin 9 GND Pin 10 N / C

USB_PORT4_D- Pin 8 USB_PORT4_D
+
Pin 1 N / C Pin 2 N / C Pin 3 N / C Pin 4 N / C Pin 5 CLAVE
Tabla 68. 10 pines cabecera de la conexión USB (2 x 5) Pin-cabo
Alfiler nombre de la señal
1 N/C2
N/C3
N/C4
N/C5
CLAVE 6
Condensado de 5
V7 USB_PORT4_D-
8 USB_PORT4_D +
9 GND
10 CAROLINA DEL NORTE
8.6.6 conector de disquete
La siguiente tabla detalla la asignación de pines del conector floppy de 34-pin.
revisión 1.2 83

Tabla 69. 34 pines Floppy pines del conector de salida
1 GND 2 FD_DENSEL
3 GND 4 Punto de prueba
5 LLAVE 6 FD_DRATE0
7 GND 8 FD_INDEX_L
9 GND 10 FD_MTRA_L
11 GND 12 FD_DRVSELB_L
13 GND 14 FD_DRVSELA_L
15 GND dieciséis FD_MTRB_L
17 GND 18 FD_DIR_L
19 GND 20 FD_STEP_L
21 GND 22 FD_WDATA_L
23 GND 24 FD_WGATE_L
25 GND 26 FD_TRK0_L
27 GND 28 FD_WPT_L
29 GND 30 FD_RDATA_L
31 GND 32 FD_HDSEL_L
33 GND 34 FD_DSKCHG_L
8.6.7 Puerto de conexión en serie
Dos puertos serie se proporcionan en la placa de servidor, un conector DB9 se encuentra en la I / O trasero para suministrar COM1 y una
cabecera de 10 pines en la ubicación CN33 ofrece COM2. Las siguientes tablas detallan sus conectores pin-outs.
Tabla 70. DB9 Serial Port Pin de salida
1 DCD Data Carrier Detect
2 RXD Recibir datos
3 TXD Dato transmitido
4 DTR Terminal de datos preparado
5 GND Suelo
6 DSR Conjunto de datos preparado
7 RTS Peticion para enviar
8 CTS Listo para enviar
9 Rhode Island anillo indican
Tabla 71. 10 pines encabezado de la serie clavijas del puerto de salida
84 revisión 1.2

1 DCD Data Carrier Detect
2 RXD Recibir datos
3 TXD Dato transmitido
4 DTR Terminal de datos preparado
5 GND Suelo
6 DSR Conjunto de datos preparado
7 RTS Peticion para enviar
8 CTS Listo para enviar
9 Rhode Island anillo indican
10 LLAVE Llave
8.6.8 Puerto paralelo
conector del puerto paralelo Una DB25 se proporciona en la I / O trasero. La siguiente tabla detalla el alfiler fuera del conector.
Tabla 72. Puerto Paralelo DB25 pin de salida
1 STROBE_L 14 AUTOFD_L
2 Data0 15 ERROR_L
3 DATOS1 dieciséis INIT_L
4 DATOS2 17 SLCT_INPUT_L
5 DATA3 18 GND
6 DATA4 19 GND
7 Dato5 20 GND
8 datos6 21 GND
9 DATA7 22 GND
10 ACK_L 23 GND
11 OCUPADO 24 GND
12 PAPER_END 25 GND
13 SELECCIONAR
8.6.9 Teclado y ratón Conector

Dos puertos PS / 2 se proporcionan para teclado y el ratón y comparten un alojamiento común. El superior está marcado como “ratón” y
la parte inferior está marcado como “teclado”, aunque el conjunto de placa soporta el intercambio de estas conexiones. La siguiente tabla
detalla la clavija de salida de los conectores PS / 2.
Tabla 73. Teclado y ratón PS / 2 pines del conector de salida
revisión 1.2 85

Teclado Ratón
Alfiler Nombre de la señal Alfiler Nombre de la señal
1 KBDATA 1 Msdata
2 CAROLINA DEL NORTE 2 CAROLINA DEL NORTE
3 GND 3 GND
4 fundida 5V 4 fundida 5V
5 KBCLK 5 MSCLK
6 CAROLINA DEL NORTE 6 CAROLINA DEL NORTE
8.7 Encabezados Varios
8.7.1 conectores de los ventiladores
Hay dos conectores de ventilador para procesadores y cuatro conectores de ventilador del sistema. Todos los seis ventiladores son supervisados por el
BMC y todos ellos comparten el mismo pin de salida.
Tabla 74. cabecera del ventilador del Pin de salida
Nombre Pin Señal Tipo Descripción
1 GND Poder TIERRA es la tierra de la fuente de alimentación
2 12V Poder Fuente de alimentación 12 V
3 ventilador Tach Fuera señal FAN_TACH está conectado a la BMC para controlar la velocidad del ventilador
8.7.2 Intrusión en el chasis
El BMC controla el interruptor de intrusión en el chasis mediante el sondeo del dispositivo ADM1026. El cable de la cubierta de la carcasa está
conectado a través de la cabecera de 2-pin a continuación. Para deshabilitar la detección de intrusión al chasis, corta el encabezado 2-pin con un
puente.
Tabla 75. intrusión en el chasis Patilla de salida
1 CHASSIS_INTR 2
GND
8.7.3 Actividad SCSI externa LED de señal de entrada del conector
Un encabezado de 4-pin (etiquetado HDD LED en CN44) se proporciona en la placa de servidor para realizar un seguimiento de actividad de la unidad SCSI
en el cambio en caliente Back-avión. La siguiente tabla detalla la clavija de salida de la cabecera. Esto permite que dos tarjetas controladoras RAID para
conectar sus cables de la actividad del disco a la luz de actividad del disco duro LED del panel frontal. Tenga en cuenta que la actividad del disco duro IDE
LED no está habilitado en el SDS2 a través del conector del panel frontal en CN37. Las patillas 2 y 3 están unidas entre sí enrutan a través de una puerta Y al
pin 9 del conector del panel frontal CN37.
86 revisión 1.2

Tabla 76. Actividad unidad externa Patilla de salida
1 N/C2
DRIVE_ACTIVITY 3
DRIVE_ACTIVITY 4
CAROLINA DEL NORTE
Panel 8.8 trasero I / O

El siguiente diagrama muestra las ubicaciones de teclado, ratón, USB, serie, paralelo, video, y interfaces de conector NIC en el
panel I / O del sistema, como se ve desde la parte trasera del sistema.
Panel Figura 10. Placa de servidor SDS2 trasero I / O
8.9 fabricantes de conectores y de piezas

La siguiente tabla muestra los números de pieza del fabricante cantidad y para los conectores de la placa de servidor. Consulte la
documentación del fabricante para obtener más información sobre las especificaciones mecánicas de los conectores.
Tabla 77. Números de pieza del fabricante del conector de la placa de servidor
números NC Cantidad Fabricante Mfg. Parte # descripcion funcional
U1, U4 2 Molex * 67276-3708 Rev. 4 zócalos de procesador P370
DIMM 1-6 6 FOXCONN * 390170-6 conectores DIMM 168 pines
11,12,15,16 4 FOXCONN EH09201-GY-V conectores de 64-bit PCI (3,3 V)
7, 9 2 FOXCONN EH06001-GV-V conectores de 32-bit PCI (5V)
13, 14 2 FOXCONN QA11343-P1 conectores SCSI de 68 patillas
30, 31 1 FOXCONN HL07207-KD2 conector IDE de 40 pines
24 1 FOXCONN HL07177-KD4 conector floppy 34-pin
3, 4 2 LEGUMBRES* J0026D01B conectores RJ-45 NIC
27 1 AMPERIO* 11076-4 conector de vídeo D-SUB de 15 patillas
revisión 1.2 87

Los puentes De servidor Intel® SDS2
números NC Cantidad Fabricante Mfg. Parte # descripcion funcional
25 1 FOXCONN MH11061-PD2 conector del puerto paralelo D-SUB de 25 patillas
22 1 FOXCONN DT10121-P5T conector de puerto serie DB9
33 1 FOXCONN HL07051-P5 cabecera puerto serie 10-pin
19 1 FOXCONN UB1112C-M1 conector USB de 3 polos
18 1 FOXCONN HL07051-P9 jefe del USB de 10 pines
17 1 FOXCONN MH11061-PD2 PS doble / 2 para teclado conector / ratón
50 1 AMPERIO 171825-2 conector de intrusión en el chasis 2-pin
1 1 MOLEX 39-28-1243 conector de alimentación principal 2x12 pines ATX12
10 1 MOLEX 39-28-1083 2x4-pin conector de alimentación de 12 V
BT1 1 FOXCONN BB10209-A5 Soporte de la batería
40, 41 2 FOXCONN HF55040 HSBP conector de 4 pines
39 1 MOLEX 22-03-5035 conector de 3 pines OEM IPMB
47 1 FOXCONN HB11021 2 pines BMC firmware de protección contra escritura de cabecera
46 1 FOXCONN HB11021 BIOS 2 pines de protección contra escritura de cabecera
48 1 FOXCONN HB11021 2-clavijas de BMC FRB temporizador desactivar
49 1 FOXCONN HB11021 2-clavijas de actualización de BMC FRC
5 1 Speed Tech * H111-1180-031 3-pin cabecera BMC SRAM
8 1 FOXCONN HB11031 3-pin cabecera CPU ITP TDO
2, 20, 21, 29, 36, 38 6 FOXCONN HF08030-P1 Conector del ventilador de 3 pines
44 1 AMPERIO 640456-4 conector de actividad de la unidad 4-pin
6 1 MOLEX 70541-0004 conector de alimentación AUX 5 pines
59 1 TECNOLOGÍA DE VELOCIDAD H112-1180-121 2x6 pines cabecera relación de la velocidad del procesador
37 1 TECNOLOGÍA DE VELOCIDAD H112-1180-121 Conector del panel frontal 2x17 pines
42 1 FOXCONN HC11051 cabecera ajuste de configuración de sistema de 2x5 polos
J2 1 MOLEX ICMB conector de 5 pines
23 1 1x8 pines de cabecera CPLD Programación
9. Puentes
9.1 Puentes de configuración del sistema

En esta sección se describen las opciones de los puentes en la placa de servidor.
cabeceras de puente proporcionan diversas opciones de configuración, como se muestra en la figura siguiente. Todas las cabeceras de puente,
excepto el encabezado de intrusión en el chasis (CN50) se encuentran cerca de la parte frontal del tablero, entre el zócalo de la batería de tipo
botón y el conector IDE. El encabezado de intrusión en el chasis se encuentra cerca de la esquina trasera de la placa, junto al conector de ranura
PCI 6.
88 revisión 1.2

De servidor Intel® SDS2 Los puentes
CN42 DEFECTO FUNCIÓN CN48 DEFECTO FUNCIÓN
ABIERTO CERRADO = borrar CMOS 1 2 ABIERTO CERRADO = FRB3 Timer Disable
3 4 ABIERTO CERRADO = Desactivar contraseña
5 1 6 ABIERTO CERRADO = RSV CN49 DEFECTO FUNCIÓN
7 8 ABIERTO CERRADO CERRADO = RSV = 1 2 ABIERTO CERRADO = BMC actualización Fuerza
9 10 2 ABIERTO recuperación del BIOS
11 12 CERRADO puente de repuesto CN50 DEFECTO FUNCIÓN
1 2 cABLED CERRADO = Chasis intrusión Disable
CN45 DEFECTO FUNCIÓN
1 2 ABIERTO CERRADO = RSV CN59 DEFECTO FUNCIÓN
ABIERTO Seleccione la frecuencia de CPU
CN46 DEFECTO FUNCIÓN 3 4 ABIERTO Seleccione la frecuencia de CPU
1 2 ABIERTO = OPEN Protege bloque de arranque del BIOS 5 1 6 ABIERTO Frecuencia de la CPU Seleccione la
7 8 ABIERTO frecuencia de CPU Seleccione
CN47 DEFECTO FUNCIÓN 9 10 2 ABIERTO CERRADO = RSV
1 2 ABIERTO = OPEN Protege bloque de arranque BMC 11 12 ABIERTO CERRADO = RSV
Figura 11. SDS2 Puentes de configuración
Nota: CN59 frecuencia CPU pines del conector puente de selección no están instalados en Fab4 producción (PBA
A58285-402 o -403) y FAB5 (PBA A58285-502)
La siguiente figura detalla la ubicación de estos puentes.
revisión 1.2 89

CN50 FUNCIÓN
1
Intrusión en el chasis
CN59 FUNCIÓN
Seleccione la frecuencia de CPU
3 4 Seleccione la frecuencia de CPU
5 1 6 Frecuencia de la CPU Seleccione la
7 8 frecuencia de CPU Seleccione
9 10 2 RSV
11 12 RSV
CN42 FUNCIÓN
FUNCIÓN
Borrar CMOS
CN46 1 2 BIOS de protección contra escritura 3 4 Desactivar contraseña
CN47 1 2 BMC de protección contra escritura 5 1 6 RSV
CN48 1 2 FRB3 7 8 RSV
CN49 1 2 FRC 9 10 2 recuperación del BIOS
11 12 puente de repuesto
Figura 12. Ubicaciones SDS2 puente de configuración
90 revisión 1.2

Las siguientes tablas describen cada uno de los puentes opciones.
Tabla 78. Configuración del sistema Opciones de puente
Borrar Cuando los pines del CN42 1 y 2 son OPEN (por defecto), el contenido del CMOS se conservan a través de la reposición del sistema. Cuando están
CMOS cerrados, los contenidos CMOS se establecen en defecto de fabricación durante el reinicio del sistema.
Desactivar Cuando los pines del CN42 3 y 4 son OPEN (por defecto), la contraseña del sistema actual se mantiene durante un restablecimiento del sistema.
contraseña Cuando están cerrados, la contraseña se borra / desactivado en reinicio.
Recuperación Cuando los pines del CN42 9 y 10 son OPEN (por defecto), el sistema intenta arrancar utilizando el BIOS programada en la memoria
del BIOS flash. Cuando están cerrados, el BIOS intenta el arranque de recuperación, la carga de código de la BIOS desde un disquete en el
Habilitar dispositivo flash. Esto se usa típicamente cuando el código del BIOS se ha corrompido.
BIOS de protección Cuando los pines del CN46 1 y 2 son OPEN (por defecto), el bloque de arranque de la BIOS está protegido de ser actualizado. Cuando están cerrados, el bloque
contra escritura de arranque de la BIOS se puede actualizar
BMC de protección Cuando los pines del CN47 1 y 2 son OPEN (por defecto), bloque de arranque BMC está protegido de ser actualizado. Cuando están cerrados,
contra escritura bloque de arranque BMC se puede actualizar.
Intrusión en el Cuando los pines del CN50 1 y 2 están cableados al chasis (por defecto), un interruptor instalado en el chasis indica cuando la cubierta
chasis se ha eliminado. Cuando están cerrados, la función de intrusión del chasis está desactivada.
Desactivar
BMC modo Cuando los pines del CN49 1 y 2 son OPEN (predeterminado), la BMC entra en el modo operacional de la negación de su restablecimiento. Cuando están
de cerrados, el BMC entra forzar el modo de actualización sobre la negación de su restablecimiento.
actualización
forzada
FRB3 Cuando los pines del CN48 1 y 2 son OPEN (por defecto), la operación FRB está activado. Esto permite que el sistema se inicie desde otro
temporizador procesador si el procesador 1 falla. Cuando están cerrados, FRB2 y FRB3 están desactivados.
Desactivar
Tabla 79. Frecuencia de la CPU seleccionar las opciones de los puentes
La CN59 frecuencia de la CPU S Configuración de los puentes elegidos
frecuencia de la CPU 1-2 3-4 5 - 6 En 7-8
533 MHz Abierto Abierto Abierto Abierto
933 MHz Cerrado Abierto Abierto Cerrado
1.0 GHz Cerrado Abierto Abierto Abierto
1.13 GHz Cerrado Abierto Cerrado Cerrado
1.20 GHz Cerrado Abierto Cerrado Abierto
1.26 GHz Cerrado Cerrado Cerrado Abierto
1.33 GHz Abierto Cerrado Abierto Abierto
1.40 GHz Abierto Cerrado Cerrado Cerrado
1,46 GHz Abierto Abierto Abierto Cerrado
1.53 GHz Abierto Cerrado Cerrado Abierto
1.60 GHz Abierto Abierto Cerrado Cerrado
revisión 1.2 91

Tabla 80. Lista de los puentes se reunieron en Producción
Saltador Patas Defecto Operación
CN42 1-2 Abierto Cuando está cerrado, borra CMOS durante la POST
3-4 Abierto Cuando está cerrado, elimina la contraseña del CMOS
5 - 6 En Abierto Reservado (no utilizar)
7-8 Abierto Reservado (no utilizar)
9 - 10 Abierto Cuando está cerrado, obliga a modo de recuperación del BIOS
11 - 12 Cerrado almacenamiento puente de repuesto
CN46 1-2 Abierto Cuando está cerrado, permite bloque de arranque del BIOS que actualizarse
CN47 1-2 Abierto Cuando está cerrado, permite bloque de arranque BMC ser actualizado
CN48 1-2 Abierto Cuando está cerrado, desactiva el temporizador FRB
CN49 1-2 Abierto Cuando está cerrado, obliga a BMC en modo de actualización
CN50 1-2 Cerrado Cuando está cerrado, desactiva sensor de intrusión del chasis
9.2 Realización de borrar CMOS, recuperación de BIOS, BMC y Fuerza de actualización
9.2.1 Realización de borrar CMOS
Clear CMOS de la siguiente manera.
1. Apague el sistema, desenchufe el cable de alimentación y retire el panel de chasis.
2. Añadir un puente en las patillas 1-2 CN42 (CMOS Clear).
3. Sustituir el panel de chasis, conecte el cable de alimentación (s), y la potencia en el sistema.
4. Después de POST, apague el sistema, desconecte el cable (s) de alimentación y retire el panel de chasis.
5. Retire el puente de los pines 1-2 CN42.
6. Vuelva a colocar el panel de chasis y conectar los cables del sistema.
7. Encienda el sistema, pulse F2 en el indicador para ejecutar la utilidad de configuración del BIOS y seleccione
“Obtener valores predeterminados” en el menú de salida.
9.2.2 Realización de recuperación de BIOS Boot
En caso de daños en el BIOS, el siguiente procedimiento puede utilizarse para realizar un inicio de recuperación de BIOS.
1. Prepare un disquete de arranque que contenga los archivos de recuperación de BIOS para la placa de servidor SDS2
obtenidos de los sitios web de Intel.
92 revisión 1.2

3. Agregue un puente en las patas CN42 9-10 (BIOS) de recuperación.
4. Inserte el disquete de recuperación de BIOS en la unidad de disco.
5. Vuelva a instalar el panel de chasis; enchufar el cable de alimentación (s), y la potencia en el sistema.
6. La pantalla permanecerá en blanco mientras que la recuperación del BIOS se lleva a cabo. Al final de la recuperación del BIOS,
dos pitidos agudos sonará y la luz de acceso a la unidad de disquete se apague. La recuperación del BIOS puede tardar
varios minutos en completarse. Cuando la recuperación del BIOS es completa, es seguro para apagar el sistema.
7. Apague el sistema, desenchufe el cable (s) de alimentación y retire el panel de chasis.
8. Retire el puente de recuperación del BIOS de las patas CN42 9-10.
9. Vuelva a colocar el panel de chasis; enchufar el cable de alimentación (s), y la potencia en el sistema.
9.2.3 Realización de BMC Fuerza de actualización
En el caso de una emisión de un BMC firmware actualizado, el siguiente procedimiento puede utilizarse para actualizar el firmware.
1. Prepare un disquete de arranque que contenga los archivos de firmware BMC actualizados para la placa de servidor SDS2
obtenidos de los sitios web de Intel.
3. Agregue un puente en las patillas 1-2 CN49 (BMC Fuerza Actualizar).
4. Inserte un disco flexible BMC firmware en la unidad de disco.
5. Vuelva a instalar el panel de chasis; enchufar el cable de alimentación (s), y la potencia en el sistema.
6. Si se produce algún error de la POST, pulse F1 continuar. BMC actualización del firmware puede tardar
varios minutos en completarse. Cuando el proceso haya completado, es seguro para apagar el sistema.
7. Apague el sistema, desenchufe el cable (s) de alimentación y retire el panel de chasis.
8. Retire el puente BMC Fuerza de actualización de los pines 1-2 CN49.
9. Vuelva a colocar el panel de chasis; enchufar el cable de alimentación (s), y la potencia en el sistema.
Nota: Las instrucciones para BMC Fuerza de actualización son pautas generales. Por favor, siga las instrucciones específicas que se
describen en las notas de la versión.
revisión 1.2 93

Especificaciones eléctricas y térmicas De servidor Intel® SDS2
10. eléctricos y Especificaciones térmicas
En esta sección se describen las especificaciones eléctricas y térmicas necesarias para integrar esta placa en un sistema.
10.1 absolutos máximos

El funcionamiento de la placa de servidor SDS2 en condiciones más allá de los que se muestran en la tabla siguiente puede causar daño
permanente al sistema (proporcionado para probar solamente estrés). La exposición a condiciones absolutos máximos de calificación para
períodos prolongados puede afectar a la fiabilidad del sistema.
Tabla 81. absolutos máximos
Temperatura de funcionamiento 0 ° C a 55 ° do 1
Temperatura de almacenamiento - 55 ° C a 150 ° do
La tensión en ninguna señal con respecto a tierra -0,3

0,3 V a V DD + 0.3V 2
Tensión de alimentación de 3,3 V con respecto a tierra -0.3V a 3.63V
Tensión de alimentación de 5V con respecto a tierra - 0,3 V a 5,5 V

notas:
1. El diseño de chasis debe proporcionar flujo de aire adecuado para evitar exceder procesador Intel® Pentium® III temperatura máxima caso.
2. V DD significa tensión de alimentación para el dispositivo.
Consumo de energía 10.2

La siguiente tabla muestra la potencia consumida en cada línea de suministro de una placa de servidor SDS2 configurado con la
siguiente manera.
• Dos procesadores, cada uno con 30 W máx
• Cuatro DIMMs total de, dos activo (ráfaga) y dos de espera
• Tres tarjetas PCI, dos a 3.3 V y uno de 5V

• Cinco ventiladores en total, dos ventiladores de procesador y tres ventiladores del sistema
• Cinco HD SCSI con plano posterior SCSI
Nota: Los siguientes números se proporcionan como un ejemplo. el consumo de energía real variará dependiendo de la
configuración exacta, la temperatura, nivel de tensión, etc., consultar el documento chasis del sistema apropiado para más
información.
94 revisión 1.2

De servidor Intel® SDS2 Especificaciones eléctricas y térmicas
Tabla 82. Consumo de energía SDS2 Servidor Junta
Dispositivo (s) + 3.3 V +5V + 12 V - 12 V 5 V Standby
placa de servidor 3.85 Un 2.5 A 0.3 A 0.1 A 1.2 A
procesadores - - 6.3A - -
Memoria 8.3A - - - -
Las ranuras PCI 6.1A 2A 0.2A 0.1A -
Aficionados - - 1.3A - -
periféricos - 4.7 A 4.6 A - -
Corriente Total 18.25 A 9.2 A Un 12,7 0.2 A 1.2 A Total
Poder total 60.23 W 46,0 W 152.4 W 2,4 W 6,0 W 267.0W
10.3 Especificación de la fuente de alimentación
Esta sección proporciona directrices de diseño de suministro de energía para un sistema basado en SDS2; incluyendo voltaje y especificaciones
actuales, y fuente de alimentación de encendido / apagado características de secuenciación.
Tabla 83: Especificación de la fuente de alimentación SDS2
Salida min nom Max unidades de Tolerancia
3.3 V 3.14 3.3 3,47 V ± 5%
5V 4.75 5.0 5,25 V ± 5%
12 V 11.40 12.0 12,60 V ± 5%
- 12 V - 10.80 -12.0 - 13.20 V ± 10%
5 VSB 4.75 5.0 5,25 V ± 5%
10.3.1 Momento de energía
Los siguientes son los requisitos de tiempo para la operación única fuente de alimentación. Las tensiones de salida deben aumentar de 10%
a dentro de los límites de regulación (T vout_rise) dentro de 5 a 70 ms. El 3,3 V, 5 V y
+ 12 V tensiones de salida empiezan a subir aproximadamente al mismo tiempo. Todas las salidas deben aumentar de forma monótona. La
salida de 5 V debe ser mayor que la salida de 3,3 V durante cualquier punto de la subida de la tensión, sin embargo, nunca en más de 2,25 V.
Cada tensión de salida deberá llegar a la regulación dentro de los 50 ms (T vout_on) el uno del otro y comienzan a apagar a menos de 400 ms (T vout_off)
el uno del otro. La siguiente tabla muestra los parámetros de sincronización de tensión de salida.
Tabla 84: Parámetros de temporización Voltaje
ít. Descripción min Max Unidades
T vout_rise Salida de tensión tiempo de subida de cada salida principal. 5 70 mseg
T vout_on Todas las salidas principales deben estar dentro de la regulación de la otra dentro de este tiempo. 50 mseg
T vout_off Todas las salidas principales deben salir de la regulación dentro de este tiempo. 400 mseg
revisión 1.2 95

96 revisión 1.2

De servidor Intel® SDS2 Especificaciones eléctricas y térmicas
10.4 Estimateded placa de servidor MTBF

El estimado tiempo medio entre fallos (MTBF) se calcula en 103,996 horas a una temperatura de funcionamiento máxima de 35 C. La siguiente tabla mue
Figura Timing Voltaje 13. Salida
números calculados.
Tabla 87. Estimación del SDS2 placa de servidor MTBF
Tabla 85: Activar / sincronizador Off

Temperatura Sub-montaje
Temperatura Asamblea Accel
Ciclo de trabajo tal como se utiliza en

Sub-montaje Cita Ciclo de
ít. Descripción Mínimo máximo Unidades

Sub-montaje Cita
fr o m Cita (H o ur s)
Subconjunto Cantidad
Total Sub-ensamblaje
descri pag tio norte
Deber subconjunto
Cita Asamblea a la
Ciclo Acc informativa

temperatura interna
MTBF subconjunto
MTBF subconjunto
T sb_on_delay Retardo de AC está aplicando a 5VSB estar dentro de la regulación. 2000 ms
Sistema (%)
Subconjunto
Válido? (Drives-0)
Hecho Acc
Cita (Horas)
yo
T ac_on_delay Retardo de AC se aplica a todos los voltajes de salida que son dentro de la regulación.
Temperatura I
trabajo (%)
2500 ms
en el Sistema
T vout_holdup Tiempo de todos los voltajes de salida se mantienen dentro de la regulación después de la pérdida de AC. 21 mseg
T pwok_holdup Retraso de pérdida de CA para de-afirmación de la PWOK 20 mseg
T pson_on_delay Retardo de PSON # activa a tensiones de salida dentro de los límites de regulación. 5 400 mseg
Zócalo 1 1 83188 55 100 100 50 83188 1,250 1.00 10399
T pson_pwok Retardo de PSON # inactivos a PWOK ser afirmado-DE. 50 mseg
El fracaso total de tarifas (F
T pwok_on Retardo de tensiones de salida dentro de los límites de regulación a PWOK afirmó en encenderse. mseg
100 500
MTBF (hora
T pwok_off Retardo de PWOK de-afirmó a tensiones de salida (3.3V, 5V, 12V, 12V) que abandonan los mseg
1
límites de regulación.
T pwok_low Duración de PWOK estar en el estado de-afirmada durante un apagado / encendido ciclo de uso de CA o la mseg
100
señal PSON.
T sb_vout Retardo de 5VSB estar en la regulación de O / Ps estar en la regulación en el AC se enciende.

50 1000 ms
revisión 1.2 97
100 revisión 1.2

De servidor Intel® SDS2 Especificaciones mecánicas
11. Especificaciones mecánicas
La siguiente figura muestra el dibujo mecánico placa de servidor.
Dibujo mecánica Junta Figura 15. SDS2 servidor
revisión 1.2 101


Información sobre normativas e Integración De servidor Intel® SDS2
12. Información reguladora y de Integración
12.1 Cumplimiento de la normativa
La placa de servidor SDS2 cumple con los siguientes requisitos de la norma de seguridad.
Tabla 88. Normas de seguridad
Regulación Título
UL 1950 / CSA950 Bi-Nacional de Norma para la seguridad de los equipos de tecnología informática, incluidos los
equipos eléctricos empresariales. (EE.UU. y Canadá)
60950 Norma de seguridad de equipos de tecnología informática, incluidos los equipos eléctricos
empresariales. (Comunidad Europea)
IEC60 950 Norma de seguridad de equipos de tecnología informática, incluidos los equipos eléctricos
empresariales. (Internacional)
EMKO-TSE (74-SEC) 207/94 Resumen de las desviaciones nórdicos con la norma EN 60950. (Noruega, Suecia, Dinamarca y Finlandia)
Directiva UE de baja tensión 73/23 / CEE Cumplimiento a la Directiva UE de baja tensión a través de EN60 950 / IEC 60950
La placa de servidor SDS2 ha sido probado y verificado para cumplir con las siguientes normas de compatibilidad electromagnética cuando se instala en un
sistema anfitrión compatible Intel. Para obtener información sobre el sistema anfitrión compatible Intel (s), consulte la página web del constructor de servidor
Intel, o póngase en contacto con su representante local de Intel.
Tabla 89. CEM
Regulación Título
FCC - Clase A Título 47 del Código de Regulaciones Federales, Partes 2 y 15, Subparte B, perteneciente a la radiación no intencional.
(ESTADOS UNIDOS)
ICES-003 - Clase A Equipos que ocasionan interferencias Estándar, Aparatos Digitales, Clase A (incluyendo CRC c. 1374)
(Canadá).
CISPR 22 Límites y métodos de medida de las características de interferencia de radio de equipos de

tecnología informática. (Internacional)
VCCI - Clase A Reglamento de Aplicación para el control voluntario de Radio interferencias causadas por equipos de Procesamiento
de Datos y Máquinas Electrónicas de oficina. (Japón)
EN55022 Límites y métodos de medida de las características de interferencia de radio de equipos de

tecnología informática. (Europa)
EN55024 Norma de inmunidad genérica;
Directiva EMC de la UE 89/336 El cumplimiento con la Directiva EMC de la UE a través de la norma EN55022 y EN55024
/ CEE del Consejo
BSMI (CNS13438) - Clase A La CEM Taiwán basado en CISPR 22 C-tick (AS / NZS 3548)
Australia y Nueva Zelanda normativa del SGA basado en la norma CISPR 22
La placa de servidor SDS2 está marcado con las siguientes marcas reglamentarias:
102 revisión 1.2


De servidor Intel® SDS2 Información sobre normativas e Integración
Marca de reconocimiento UL (EE.UU. / Canadá)
Marca CE (Europa)
Marca C-Tick (Australia)
Marcos GOST (Rusia)
BSMI Marcos (Taiwán)
12.2 Instrucciones de instalación

PRECAUCIÓN: Siga estas pautas para cumplir con la seguridad y los requisitos reglamentarios para instalar este conjunto de la placa.
Lea y siga estas instrucciones y las instrucciones suministradas con el ordenador principal y los módulos asociados. Si las instrucciones
para el equipo host son incompatibles con estas instrucciones o las instrucciones de los módulos asociados, póngase en contacto con
el soporte técnico del proveedor para averiguar cómo asegurarse de que el sistema cumple con la seguridad y los requisitos
reglamentarios. Si las instrucciones no son seguidas, el usuario aumenta el riesgo de la seguridad y la posibilidad de incumplimiento de
las leyes y reglamentos regionales.
12.2.1 garantizar la CEM
Antes de montar el equipo, la carcasa principal, de la fuente de alimentación, y otros módulos deben pasar las pruebas de certificación de
EMC.
En las instrucciones de instalación de la carcasa principal, fuente de alimentación, y otros módulos, preste mucha atención a lo
siguiente:
• Certificaciones.
• E / S externa blindaje de los cables y filtrado.
• Montaje, tierra y los requisitos de unión.

• Codificación de conectores cuando el apareamiento incorrecto de conectores podría ser peligroso.
revisión 1.2 103


Información sobre normativas e Integración De servidor Intel® SDS2
Si la carcasa principal, de la fuente de alimentación, y otros módulos no han pasado las pruebas de certificación de EMC aplicables
antes de la integración, pruebas de EMC debe llevarse a cabo sobre una muestra representativa del equipo recién terminado.
12.2.2 Garantizar ordenador anfitrión y accesorios estén certificados Módulo
El equipo host y cualquier subconjunto añadido (tal como una placa o conjunto de accionamiento, incluyendo el cableado interno o
externo) deben ser certificados por la región (s) donde se utilizará el producto final. Las marcas en el producto son la prueba de
certificación. Las marcas de certificación son los siguientes:
12.2.2.1 Europa
El marcado CE significa el cumplimiento de todos los requisitos europeos relevantes. Si el equipo host no lleva el marcado CE, obtener
declaración de conformidad del proveedor de los estándares apropiados requeridos por la Directiva europea de compatibilidad
electromagnética y la Directiva de baja tensión. Las demás directivas, tales como la maquinaria y las Directivas de telecomunicaciones,
también pueden aplicarse en función del tipo de producto y la configuración final.
12.2.2.2 Estados Unidos
Una marca de certificación por un laboratorio reconocido a nivel nacional (NRTL), tales como UL, CSA o ETL indica que el
cumplimiento de los requisitos de seguridad. También se requiere el cumplimiento de los requisitos de la FCC. FCC Clase A es para
entornos comerciales o industriales; y FCC Clase B es para entornos residenciales.
12.2.2.3 Canadá
Una marca de certificación reconocida a nivel nacional como la CSA o la cUL indica el cumplimiento de los requisitos de seguridad. Se
requiere el cumplimiento de EMC para la Industria de Canadá ICE3-003. Clase A es para entornos comerciales o industriales; y FCC
Clase B son para entornos residenciales.
12.2.3 Evitar la sobrecarga de fuente de alimentación
La salida de la fuente de alimentación no debe estar sobrecargado. Para evitar la sobrecarga de la fuente de alimentación, la carga de corriente
total calculada de todos los módulos dentro del servidor debe ser inferior a la máxima calificación de salida de corriente de la fuente de
alimentación. Si esto no se cumple, la fuente de alimentación puede sobrecalentarse, incendiarse o provocar una descarga eléctrica. Si la carga
dibujado por un módulo no puede ser determinada por las marcas y las instrucciones suministradas con el módulo, póngase en contacto con el
soporte técnico del proveedor de módulos.
12.2.4 Colocación de la pila en el equipo

No hay espacio suficiente en esta placa de servidor para proporcionar instrucciones sobre cómo sustituir y desechar la batería. La
siguiente advertencia debe ser colocado de manera permanente y legible en el servidor host lo más cerca posible de la batería.
ADVERTENCIA: Peligro de explosión si la batería es reemplazada incorrectamente.

Reemplazar con sólo el mismo tipo o equivalente recomendada por el fabricante. Deseche las baterías usadas según
las instrucciones del fabricante.
104 revisión 1.2


De servidor Intel® SDS2 Información sobre normativas e Integración
12.2.5 Utilice únicamente a las aplicaciones previstas
Este producto se evaluó para su uso en ordenadores ITE que se instalará en las oficinas, escuelas, salas de ordenadores y lugares
similares. La idoneidad de este producto para otras categorías de productos distintos de aplicaciones ITE (tales como,, sistemas de
alarma, y el equipo de prueba industrial médico) puede requerir una evaluación adicional.
12.2.6 Precauciones de instalación
Durante la instalación y las pruebas de la junta, el usuario debe observar todas las advertencias y precauciones en las
instrucciones de instalación. Para evitar lesiones, tenga en cuenta lo siguiente:
• patillas afiladas de los conectores.
• patillas afiladas de los conjuntos de circuitos impresos.
• Los bordes y esquinas cortantes de la carcasa.

• Los componentes calientes (procesadores como, reguladores de voltaje, y los sumideros de calor).
• El daño a los cables que podrían causar un cortocircuito.
• Observe todas las advertencias y precauciones que indican que se dirija el mantenimiento del equipo de personal técnico
cualificado.
ADVERTENCIA: No abra la fuente de alimentación. Existe el riesgo de descargas eléctricas y quemaduras de alto voltaje y sobrecalentamiento
rápido. Consulte mantenimiento de la fuente de alimentación al personal técnico cualificado.
12.2.7 ICMB externa Cable Información

Cuando el accesorio ICMB se incorpora como parte de una solución de servidor, el cable externo que se utiliza para conectar las tarjetas
ICMB tendrá que ser fabricados. Tenga en cuenta los conectores hembra en la primera versión y la versión universal de las tarjetas de
ICMB son diferentes, como se muestra en la Tabla 80: ICMB Conectores de cable externo.
Las características eléctricas de este cable están disponibles en el capítulo VIII de la IPMI Intelligent Chassis Management Bus Puente
especificación de la versión 1.0 disponible en la siguiente dirección URL en el sitio web de Intel.
http://developer.intel.com/design/servers/ipmi/license_icmb11_old.htm
Tabla 90. Conectores de cable externo ICMB
Código de producto Descripción Gato femenino de cable externo

AXX2ICMBKIT ICMB tarjeta universal para la integración con: SCB2, RJ45 con llave (tipo B)
SDS2
revisión 1.2 105


Listado de erratas De servidor Intel® SDS2
13. Listado de erratas
13.1 Resumen Errata Tabla

Las siguientes tablas indican las erratas y los cambios en los documentos que se aplican a la SDS2 servidor Intel®. Intel tiene la intención de
solucionar algunas de las erratas en un futuro paso a paso de los componentes, y dar cuenta de las otras cuestiones pendientes a través de
documentación o especificaciones cambios como se ha señalado. Las tablas utilizan las siguientes anotaciones:
Fijar: Intel tiene la intención de corregir esta errata en una versión futura del componente.
Fijo: Esta errata se ha fijado previamente.
Sin arreglo: No hay planes para reparar esta errata.
Tabla 91. Resumen Errata
Sin planes Descripción de erratas
1. Fijo Intel® controlador RAID SRCMR aún no se admite con placa de servidor Intel® SDS2
2. Fijo Placa de servidor Intel® SDS2 BIOS utilidad de actualización no permite actualizaciones desde un servidor PXE o de unidades de red
3. Fijo actualización de servidor Intel® SDS2 FRU / SDR falla con la redirección de consola activada en la configuración BIOS
4. Fijo personajes y las flechas primero no se hizo eco con la redirección de consola
5. Fijo Intel® y ICP Vortex * controladores RAID hará que la placa de servidor Intel® SDS2 para detener durante la POST cuando se activa la pantalla de
inicio de la BIOS
6. Fijo cuestiones de CD-ROM placa de servidor Intel® SDS2
7. Fijo NIC controlador establece 5.12 v.2.3.25 para UnixWare * 7.1.1 pierde la conexión LAN DPC
8. controlador de la NIC fijo ajustado 5,12 v.5.41.27 para Microsoft * Windows * 2000 impide una conexión LAN cuando DPC
el sistema operativo es cargado
9. Fijo RAM ampliada paso desactivar la opción de configuración del BIOS no tiene ningún efecto
10. Fijo los modos de vídeo de alta resolución no funcionan correctamente
11. Fijo rendimiento inferior con latencia CAS memoria 2
12. Fijo SDS2 se reinicia durante la POST con 4 GB o más de memoria total del sistema instalado
13. Fijo Novell NetWare v. * 6.0 no se instala en SDS2
14. Fijo * Adaptec 2100S controlador RAID provoca el bloqueo del sistema y la ausencia de video
15. Fijo SDS2 construir tu propio (BYO) Prueba de confianza de la plataforma (PCT) v. 1.00 falla en la primera prueba
16. nofix SDS2 0B71: La temperatura del sistema de la mensaje POST gama
17. Fijo SDS2 0B75: Tensión del Sistema de la gama mensaje POST
18. Fijo teclas numéricas Mixcellaneous introducidos durante la POST permitirán arranque PXE
19. Fijo Fab temperatura de funcionamiento a nivel de tarjeta SDS2 y modificación tolerancia de la tensión de fuente de alimentación
20. Fijo Fab Recomendación para la instalación de parachoques de goma SDS2 está en la base del chasis SC5200
5
106 revisión 1.2


De servidor Intel® SDS2 Listado de erratas
21. Fijo Teclado y el ratón no funcionan en Microsoft * Windows * 2000, cuando el legado USB está activado en la configuración del BIOS
Fab 5
22. Fijo miscompares de datos cuando se utilizan discos duros Seagate modelo ST310215A * ATA III
23. Fijo De arranque para dar servicio a la partición por módem falla
Fab 5
24. Fijo Las referencias secundarias IDE de agregación a la documentación para Fab 5
Fab 5
25. Sin Fix Potencial Mylex AcceleRAID 352 adaptador de tarjeta interferencia mecánica en la ranura PCI 6.
26. Sin Fix CD de arranque no arranca si está insertada durante la exploración ROM OPCIÓN
27. Sin Fix CD de arranque no arranca si está insertada durante la exploración ROM OPCIÓN
28. No fijar el “On Board” NIC BIOS controla el complemento de PRO100 (P100 + SA) tarjeta de adaptador cuando arranque PRO100
agente es Desactivado.
29. Sin Fix OB P100 NIC no se muestran en la POST pero el disparo de arranque PXE y aparecen en el menú de arranque
30. Sin Fix Dodson: Adaptec 39160 en las ranuras 5 y 6 causas de error de expansión ROM
31. Sin Fix No se puede cambiar la configuración del BIOS Opciones del IDE Con <Enter>
32. No existe una solución de espera mínimo tiempo entre el apagado y encendido a través del botón del panel frontal de alimentación es de un segundo.
33. Fijo No puede arrancar Netware 6.0 (NW6) desde el CD ROM con Adaptec 2100S adaptador en la ranura 6.
34. 3COM fijo * 3C980C-TX NIC hace que Microsoft * Windows * 2000 pantalla azul cuando es mayor que 4 GB de
la memoria del sistema está instalado
35. transacciones PCI No Fix Peer-to-peer no son compatibles entre el bus PCI de 64 bits CIOB controlado y
el legado de bus PCI de 32 bits controlado por el puente norte HE-SL
36. Sin Fix los niveles actuales de ranura PCI SDS2 soportadas por el carril de 5V
37. Sin Fix OB P100 NIC no se muestran en la POST pero el disparo de arranque PXE y aparecen en el menú de arranque
38. N / A Ninguna
A continuación se describen a fondo de cada cambio errata se indica en las tablas anteriores. Los números de erratas y cambiar
a continuación corresponden a los números de las tablas.
revisión 1.2 107


13,2 Errata [ DD1]
1. Intel® controlador RAID SRCMR aún no se admite con placa de servidor Intel®
SDS2
Problema: El SRCMR Intel controlador RAID instalado en el servidor Intel SDS2 es actualmente una configuración no
admitida. Intel ha inducido una condición de fallo en los sistemas de Tarjeta de servidor Intel SDS2
configurados con el controlador RAID Intel SRCMR bajo cargas de trabajo extremas durante las pruebas de
validación final. Intel ha verfied que otros controladores RAID Intel y placas de servidor Intel no están
afectados por este problema. El SRCMR controlador RAID Intel instalado en la placa de servidor SCB2 Intel
no presenta este fracaso.
Implicación: El SRCMR Intel controlador RAID instalado en el SDS2 servidor Intel no está en una
configuración compatible y no debe ser implementado en un entorno de producción. .
Solución: Ninguna.
Estado: No se reparara .
2. Placa de servidor Intel® SDS2 BIOS utilidad de actualización no permite actualizaciones

desde un servidor PXE o de unidades de red
Problema: La utilidad de actualización actual Junta de servidor Intel SDS2 BIOS (PhoenixPhlash) no permite las actualizaciones
de BIOS para llevar a cabo desde un servidor PXE o desde una unidad de red.
Implicación: La Junta de servidor Intel SDS2 BIOS no puede ser actualizada desde un servidor PXE o una unidad de red.
La actualización de la BIOS se debe realizar desde un disquete o desde un disco duro.
Solución: Ninguna.
Estado: Fijo. SDS2 BIOS Producción Release 2.1 (Build 44) añade soporte para la utilidad de actualización del BIOS Intel iFlash.
La utilidad de actualización del BIOS iFlash tiene la capacidad de realizar actualizaciones de la BIOS desde un servidor
PXE o de unidades de red.
3. actualización de servidor Intel® SDS2 FRU / SDR falla con la redirección de consola activada
en la configuración BIOS
Problema: Al utilizar Tarjeta de servidor Intel SDS2 BIOS Producción Release 2 (Build 41), BMC v. 28, y los archivos FRU /
SDR v. 5.0.a, si la redirección de consola se establece en Habilitado
108 revisión 1.2


en la configuración del BIOS, aparecerá el siguiente mensaje de error al intentar actualizar los archivos
FRU / SDR:
La actualización de los registros de datos del sensor y de la FRU
archivo empaquetado es corrupto
Implicación: Si la redirección de consola se establece en habilitado en la configuración BIOS, el SDS2 FRU servidor Intel / SDR
archivos no se puede actualizar.
Solución: Asegúrese de que la redirección de consola se establece en deshabilitado en la configuración BIOS (este es el
configuración predeterminada del BIOS) antes de realizar una actualización de archivos / SDR FRU.
Estado: Fijo. Este problema se corrigió en SDS2 BIOS Producción Release 2.1 (Build 44) y versiones posteriores.
4. personajes y las flechas primero no se hizo eco con la redirección de consola
Problema: Dos problemas se producen con la redirección de consola en el servidor Intel® SDS2:
1. Cuando se arranca el ROM DOS bajo la redirección de consola, el primer carácter de un comando y no
aparecerá en la pantalla hasta que se pulsa la tecla Intro.
2. En la configuración del BIOS bajo la redirección de consola, las teclas de flecha no se repiten correctamente cuando se
presiona.
Implicación: Las primeras teclas de caracteres y las flechas no se hicieron eco correctamente a la pantalla con la redirección de consola.
Solución: El usuario puede solucionar este problema con la tecla ENTER o pulsando las teclas de dirección
varias veces.
5. Intel® y ICP Vortex * controladores RAID hará que la placa de servidor Intel® SDS2 para
detener durante la POST cuando se activa la pantalla de inicio de la BIOS
Problema: Al arrancar el SDS2 servidor Intel con un controlador RAID Intel o controlador RAID Vortex * ICP instalado, el
sistema se detendrá durante la POST cuando se activa la pantalla del logotipo de servidor Intel SDS2 BIOS. Este
problema se produce sólo con controladores RAID Intel corriendo con la versión de firmware y controladores 6.2.6i
Vortex ICP que ejecutan la versión 28 del firmware. Intel ha encontrado la causa principal de este problema a ser un
INT 10 BIOS llamada de interrupción de vídeo durante la POST RAID. el procesador Intel
revisión 1.2 109


Servidor SDS2 no atiende esta interrupción cuando se activa la pantalla de logotipo de BIOS.
Implicación: Al arrancar el SDS2 servidor Intel con un controlador RAID Intel o controlador RAID Vortex * ICP
instalado, el sistema se detendrá durante la POST cuando se activa la pantalla del logotipo de servidor
Intel SDS2 BIOS.
Solución: Una solución para este problema es pulsar la tecla ESC cuando aparezca la pantalla del logotipo de Intel BIOS.
Alternativamente, la pantalla del logotipo de Intel BIOS puede ser desactivada. Para desactivar la pantalla del logotipo de
Intel BIOS, acceda a la configuración del Consejo de servidor Intel SDS2 BIOS (pulsando F2 cuando aparezca la pantalla
del logotipo de Intel BIOS). En la configuración del BIOS, cambiar la avanzada un El inicio en la opción Pantalla de
diagnóstico a “Habilitado”.
Estado: Fijo: Para los controladores RAID PCI Vortex, póngase en contacto con el soporte técnico ICP. Por favor refiérase a
507 Asesor Técnico de los calendarios de lanzamiento de firmware y detalles adicionales.
6. cuestiones de CD-ROM placa de servidor Intel® SDS2
Problema: El recurso del sistema CD-ROM Tarjeta de servidor Intel SDS2 tiene las dos cuestiones siguientes:
1. El Manual de Prueba de confianza de la plataforma BYO sobre el recurso del sistema CD-ROM SDS2
es Rev. 2.0 fecha 9/2001, en lugar de la última fecha Rev. 2.2 10/2001. Las instrucciones del
manual Rev. 2.0 para crear un disquete de arranque Prueba de confianza de la plataforma no son
correctos y no contienen suficiente detalle para el usuario crear con éxito un disquete de arranque.
2. Edición de un archivo con el comando DOS “Editar” después del arranque para el recurso del sistema
CD-ROM SDS2 hará que el sistema se bloquee.
Implicación: Un disquete de arranque Prueba de confianza de la plataforma no se puede crear con éxito siguiendo las
instrucciones del SDS2 BYO Plataforma Confiedence Prueba Manual Rev. 2.0 en el recurso del sistema
CD-ROM SDS2. Intentar editar un archivo con el comando DOS “Editar” después del arranque para el
recurso del sistema CD-ROM SDS2 hará que el sistema se bloquee.
Solución: Los usuarios no deben utilizar el comando “Editar” DOS para editar archivos después de arrancar el CD-ROM de recursos
del sistema SDS2. Los usuarios también deben utilizar los siguientes insturctions para el Manual de Prueba de confianza de
la plataforma BYO Rev. 2.2 para crear un disquete de confianza de la plataforma de prueba flexible de inicio:
Instalar el paquete de prueba de confianza de plataforma para la placa de servidor en el servidor Intel
SDS2:
1. Inserte el CD de recursos en un sistema basado en Windows * y dejar que la función de ejecución automática iniciar la interfaz
gráfica de usuario (si la ejecución automática no se inicia la interfaz gráfica de usuario, iniciar manualmente haciendo
doble clic en su unidad de CD-ROM).
110 revisión 1.2


2. En la página Utilidades, desplegar el menú y seleccione la opción de confianza de la plataforma de

prueba.
3. Haga clic en el icono Crear disquete que aparece y cuando se le solicite, optar por guardar el archivo en
una carpeta temporal en el disco duro.
4. Busque el archivo que acaba de guardar y ejecutar el programa SDS2PCT.exe obtenida desde el CD. Esto va a
extraer los archivos para la prueba de confianza de la plataforma en el disquete junto con un archivo llamado
MKBOOT.BAT.
5. Vuelva a arrancar el servidor desde el CD de recursos e inserte el disquete con los archivos de prueba confianza de la
plataforma en la disquetera.
6. Salir a DOS seleccionando Salir en el menú y luego seleccionando Salir ahora. En el indicador de
DOS, cambie al disquete y ejecute el archivo MKBOOT.BAT. Esto hará que su arranque disquete y
copiar los componentes apropiados de DOS para crear un RAMDRIVE para la prueba de confianza
de la plataforma para extraer a.
7. Reinicie el sistema con el disquete.

8. Se le pedirá a aceptar un acuerdo de licencia antes de la expansión real del archivo que se
produzcan. El acuerdo es el LEGAL.TXT archivo.
9. Un RAMDRIVE se creará en la que las pruebas de diagnóstico se copian.
10. Cuando el proceso de copia, se le presentará un menú de cinco opciones. Estas opciones de
menú se discuten en mayor detalle en el manual de prueba de confianza de la plataforma Rev.
2.2.
Estado: Fijo. El recurso del sistema CD-ROM SDS2 con número de pieza A58098-003 ha corregido estas
cuestiones.
7. NIC controlador establece 5.12 v.2.3.15 para UnixWare * 7.1.1 pierde la conexión LAN DPC
Problema: Cuando el controlador de la NIC establece 5.1.2 v.2.3.15 para UnixWare * 7.1.1 se utiliza en la SDS2
servidor Intel®, la conexión LAN DPC al servidor SDS2 se cae cuando se inicia una acción de control
de potencia.
Implicación: NIC controlador establece 5.1.2 v.2.3.15 para UnixWare 7.1.1 * No se debe utilizar con la SDS2 servidor
Intel® si se está utilizando DPC LAN.
Solución: Intel recomienda el uso de la versión del controlador embebido en el UnixWare * 7.1.1 sistema operativo de
distribución de CD-ROM (v.1.3.9) con el fin de evitar este fracaso.
Estado: Fijo. Intel recomienda el uso de la versión del controlador embebido en el UnixWare *
distribución 7.1.1 de funcionamiento del sistema de CD-ROM (v. 1.3.9) como la solución para este problema.
8. NIC controlador establece 5.12 v.5.41.27 para Microsoft * Windows * 2000 impide una
conexión LAN DPC cuando el sistema operativo se carga
revisión 1.2 111


Problema: Microsoft * Windows * 2000 controlador de la NIC establece 5.1.2 v.5.41.27 evita que la placa de servidor
Intel® SDS2 de hacer una conexión LAN DPC cuando se carga el sistema operativo.
Implicación: NIC controlador establece 5.1.2 v.5.41.27 para Microsoft * Windows * 2000 no se debe utilizar con la SDS2
servidor Intel® si se está utilizando DPC LAN.
Solución: Intel recomienda el uso conjunto de controladores NIC 5.0.1 v.5.40.11 o el controlador establece 5.1.3
v.5.41.32 el fin de evitar este fallo.
Estado: Fijo. Intel recomienda el uso conjunto de controladores NIC 5.0.1 v.5.40.11 o el controlador establece 5.1.3
v.5.41.32 como la solución para este problema.
9. RAM ampliada Paso opción de desactivar en la configuración BIOS no tiene ningún efecto
Problema: Ajuste de la configuración de servidor Intel® SDS2 Advanced BIOS un Configuración de la memoria un Paso
opción de RAM ampliada a “desactivado” no tiene ningún efecto.
Implicación: El SDS2 servidor Intel todavía llevará a cabo el recuento de memoria RAM extendido incluso cuando esta opción se ha
establecido en “Desactivado” en la configuración del BIOS.
Solución: Ninguna.
10. modos de vídeo de alta resolución no funcionan correctamente
Problema: Varios de los modos de vídeo de alta resolución que figuran como apoyada en la Tabla 6 de la placa de servidor
Intel® SDS2 Especificación técnica de producto (TPS) Rev. 1.0 actualmente no son compatibles.
Implicación: Selección de los modos de vídeo de alta sin soporte color de alta resolución y hará que la pantalla del
monitor se vuelva gris o funcionamiento incorrecto. La siguiente tabla indica los modos de vídeo SDS2 que
en la actualidad no son compatibles:
Modo Comentarios de apoyo
640x480 Con el apoyo de todos los modos de vídeo que se indican en el SDS2 TPS.
800x600 Con el apoyo de todos los modos de vídeo que se indican en el SDS2 TPS.
1024x768 Con el apoyo de todos los modos de color en la frecuencia de refresco de 72 Hz e inferiores. Con el apoyo de los
modos de color 8 y 16 bpp solamente en frecuencia de actualización de 75 Hz. No es compatible con la
frecuencia de refresco de 85 Hz y superior.
1280x1024 Apoyado por 8, 16, y 24 modos de color bpp solamente en la frecuencia de refresco de 47 Hz e inferiores.
Admitida en el modo de color de 8 bpp solamente en frecuencia de actualización de 60 Hz. No es
compatible con la frecuencia de refresco de 70 Hz y superior.
112 revisión 1.2


1600x1200 No soportado.
Solución: Utilizar un modo de vídeo que actualmente está soportado por la placa de servidor SDS2.
Estado: Fijo. SDS2 BIOS Producción Release 2.4 (Build 47) y versiones posteriores han añadido soporte para los
modos de vídeo de alta resolución adicionales. Los siguientes modos de vídeo son compatibles con SDS2
BIOS Producción Release 2.4 (Build 47) y versiones posteriores:
640x480: Apoyado en la frecuencia de refresco de 120 Hz e inferiores 800x600: Apoyado

en la frecuencia de refresco de 100 Hz e inferiores 1024x768: Apoyado en la frecuencia
de refresco de 80 Hz e inferiores 1152x864: Apoyado en la frecuencia de refresco de 75
Hz y una menor 1280x1024: Apoyado en la frecuencia de refresco de 60 Hz e inferiores
1600x1200: No compatible
Selección de un modo de vídeo no soportado ya no hace que el monitor se vuelva gris o funcionamiento
incorrecto.
11. rendimiento inferior con CAS latencia de la memoria 2
Problema: Rendimiento del subsistema de memoria placa de servidor Intel® SDS2 es menor de lo esperado cuando se
utiliza la memoria latencia CAS 2. El ancho de banda copia observado con latencia CAS 2 memoria instalada es
menor que el ancho de banda de copia con memoria CAS Latencia 3 instalado.
Implicación: El rendimiento de la copia subsistema de memoria de la placa de servidor SDS2 es menor con latencia
CAS 2 memoria instalada que con latencia CAS 3 memoria instalada.
Solución: El uso de latencia CAS 3 memoria se recomienda para un rendimiento óptimo de la memoria
copia subsistema.
Al utilizar SDS2 BIOS Producción Release 2.4 (Build 47), el ancho de banda copia observado con latencia
CAS 2 memoria instalada es mayor que el ancho de banda de memoria con copia latencia CAS 3 instalado.
12. SDS2 reinicia durante la POST con 4 GB o más de memoria total del sistema
instalado
Problema: Cuando 4 GB o más de memoria total del sistema está instalado en la placa de servidor SDS2, y la opción de RAM paso extendido
en la configuración de la BIOS está configurada como “todos los lugares”, la placa de servidor SDS2 se reiniciará durante la fase
de exploración de la memoria de la POST. Esto es debido a un tiempo de espera del temporizador FRB-2.
revisión 1.2 113


Implicación: La placa de servidor SDS2 a publicar no está completa si hay más de 4 GB o más de memoria total del sistema está
instalado y la opción del paso de RAM extendido en la configuración del BIOS está establecido en “todos los lugares”.
Solución: Elija una opción diferente, además de “Cada ubicación” para la avanzada un Configuración de la memoria un la opción de
configuración del BIOS RAM Paso extendida. El ajuste predeterminado para esta opción es “desactivado”.
13. Novell NetWare v. * 6.0 no se instala en SDS2
Problema: Novell NetWare * v. 6.0 no se instalará en la placa de servidor SDS2. La instalación procede normalmente hasta que el
NetWare v. 6.0 aparece la pantalla de bienvenida por primera vez. La instalación comenzará entonces la iteración de la
parte de la instalación de “inicialización de los recursos del sistema” en la pantalla de bienvenida de forma indefinida.
Implicación: Novell NetWare * v. 6.0 no se puede instalar en la placa de servidor SDS2.
Solución: Ninguna.
Estado: Fijo. Este problema ha sido la raíz causada como Novell NetWare v. * Problema del sistema operativo 6.0.
Novell ha lanzado v NetWare. Apoyo 6.0 pack (SP) 1, que soluciona este problema. Intel ha verificado la
Novell NetWare * v. 6.0 puede ser instalado con éxito a la placa de servidor SDS2 cuando se aplica SP1.
El procedimiento para aplicar SP1 es la siguiente:
1. Crear una partición DOS de arranque 200 MB en el disco duro de instalación.

2. Dar formato a la partición y crear un directorio llamado “nwupdate”.
3. Copia server.exe desde el directorio SP1 “inicio” en el directorio “nwupdate”.
4. Iniciar el Novell NetWare v. * 6.0 instalar y seleccionar el uso de la partición de arranque existente.
14. Adaptec * 2100S controlador RAID provoca el bloqueo del sistema y la ausencia de video
Problema: Cuando un controlador RAID de Adaptec * 2100S se instala en la placa de servidor SDS2, el vídeo en blanco y el
sistema se bloquea durante la POST cuando la opción ROM del controlador SCSI integrado está ajustado en
“Activado” en la configuración SDS2 BIOS (opción defalt).
Implicación: El controlador RAID de Adaptec 2100S * No se puede utilizar con la placa de servidor SDS2 cuando la opción ROM del
controlador SCSI integrado está ajustado en “Activado” en la configuración del BIOS SDS2.
114 revisión 1.2


Solución: Este problema no se produce cuando el SDS2 SCSI opción ROM del controlador de a bordo está ajustado a
“desactivado”. Para desactivar el SDS2 opción ROM controlador SCSI a bordo, acceda a la configuración de placa de
servidor Intel® SDS2 BIOS pulsando F2 durante POST. En la configuración del BIOS, cambiar la avanzada un PCI
Configuration un
SCSI incrustado un Opción ROM opción Escanear a “desactivado”.
Estado: Fijo. Este problema se soluciona en SDS2 BIOS Producción Release 2.5 (Build 48) y versiones posteriores.
15. SDS2 construir su propia (BYO) Prueba de confianza de la plataforma (PCT)

v. 1.00 falla en la primera ejecución
Problema: . La primera vez que el SDS2 BYO PCT v 1.00 se ejecuta en un sistema de SDS2 después de un arranque en
frío, se encontró con el mensaje de error:
* * * ERROR BMC.CHECKCHASSISSTATUS V4.11.1.0107 Chasis Estado

miscompared con valores conocidos. EXP: 210101h, RCVD: 210001h,
MÁSCARA: Código de error estándar = FFFFFFFFh 0BE1501F
BMC.CHECKCHASSISSTATUS FALLIDA
Este problema no se ve si el archivo. SDS2 BYO PCT v 1.00 se vuelve a ejecutar una segunda vez sin necesidad de reiniciar
el sistema, o después de reiniciar el sistema con un arranque en caliente Ctrl-Alt-Supr.
Implicación: El SDS2 PCT v. 1.00 fallará con el BMC verificación de prueba de Estado del chasis cuando la prueba se realiza después de
un arranque en frío.
Solución: Ninguna.
Estado: Fijo. Este problema se debe a la SDS2 BYO PCT v. 1.00 identificar incorrectamente una condición de error.
Este problema se ha solucionado en SDS2 BYO PCT v. 1.01. SDS2 BYO PCT v. 1.01 se añadirá a los
recursos del sistema CD-ROM SDS2 en el futuro orden de modificación (ECO).
16. SDS2 0B71: Temperatura Sistema fuera del mensaje POST gama
Problema: Cuando la placa de servidor SDS2 está instalado en el chasis SC5100, si el cable del panel frontal SC5100
se desconecta de la placa de servidor SDS2 y vuelto a conectar mientras el voltaje de 5V de espera se
aplica al sistema (cable de alimentación de CA conectado al sistema), el mensaje siguiente se verá durante
la POST la próxima vez que el sistema está encendido:
Monitoreo de comprobación del sistema

Temperatura del sistema fuera de la gama: 0B71
(Pulse <F1> para anular la supresión de arranque, o <F2> para entrar en el programa de instalación)
revisión 1.2 115


Además de este mensaje, el LED de estado del sistema del panel frontal SC5100 se iluminará sólido de color ámbar,
indicando un fallo de temperatura del sistema.
Esta condición continuará a aparecer durante la POST cada vez que se reinicia el sistema SDS2, hasta que se desconecta la
alimentación de CA del sistema desconectando el cable de alimentación de corriente alterna.
Implicación: Aparecerá la condición descrita si el cable del panel frontal SC5100 se desconecta de la
placa de servidor SDS2 y vuelto a conectar mientras 5V voltaje de espera se aplica al
sistema.
Solución: Desconectar el cable de alimentación de CA del sistema borrará esta condición.
Estado: Sin arreglo. Desconectar y volver a conectar el cable del panel frontal SC5100 de la placa de servidor SDS2
mientras 5V Tensión de espera se aplica al sistema no es una acción apoyada. Esta acción hace que el sensor
de temperatura del panel frontal SC5100 reportar una lectura de la temperatura no es válida. Los clientes
deben desconectar el cable de alimentación de CA del sistema SDS2 / SC5100 antes de desconectar o volver
a conectar el cable del panel frontal SC5100 a la placa de servidor.
17. SDS2 0B75: Tensión del Sistema de la gama mensaje POST
Problema: El mensaje siguiente puede aparecer durante la POST cuando los archivos de DEG SDS2 FRU / v
5.0.B y versiones anteriores se programan en la placa de servidor SDS2.:
Sistema de seguimiento Comprobar 0B75: Voltaje del

sistema fuera del rango
(Pulse <F1> para anular la supresión de arranque, o <F2> para entrar en el programa de instalación)
Este problema es m
Implicación: La condición descrita puede aparecer si los archivos SDS2 FRU / SDR v. 5.0.B o versiones
anteriores se programan en la placa de servidor SDS2.
Solución: Desconectar el cable de alimentación de CA del sistema borrará esta condición.
Estado: Fijo. SDS2 FRU / SDR archivos v. 5.0.B y versiones anteriores contienen valores incorrectos para SDR
ligeramente la tensión Vbat (tensión de batería de respaldo). Los valores de los sensores de tensión Vbat se han
corregido en 5.0.D y versiones posteriores SDS2 FRU / SDR archivos v..
18. Varios teclas numéricas entraron durante la POST habilitar el arranque PXE
Problema: Introducción de diversas secuencias de teclas numéricas durante la POST hará que el BIOS del sistema SDS2 para
entrar en la secuencia de arranque PXE. El BIOS sólo debe introducir la secuencia de arranque PXE cuando se pulsa la
tecla F12 durante el POST.
116 revisión 1.2


Implicación: El BIOS del sistema SDS2 entrará en la secuencia de arranque PXE si se pulsan varias teclas numéricas
durante la POST.
Solución: No entre teclas numéricas durante el proceso POST.
Estado: Fijo. Este problema se soluciona en SDS2 BIOS Producción Release 2.5 (Build 48) y versiones posteriores.
19. SDS2 temperatura de funcionamiento a nivel de placa y la fuente de alimentación modificación

tolerancia de tensión
Problema: En la Tabla 73 de la placa de servidor Intel® SDS2 Especificación técnica del producto (TPS) Rev. 1.0, la temperatura
de funcionamiento a nivel de placa se especifica como 0 ° C a 55 ° C. En la Tabla 75 de la SDS2 TPS Rev. 1.0, la
tolerancia de la fuente de alimentación se especifica como ± 5% para el carril de 3.3V. Intel ha inducido una condición
de fallo durante la temperatura a nivel de placa y pruebas de margen de voltaje a 55 ° C y ± tensión de 5% en el carril de
3,3 V en placas de SDS2 servidor configurado con adaptadores PCI en las ranuras PCI de 64bit / 66MHz bajo cargas
de trabajo extremas durante las pruebas de validación final. Como resultado de ello, la especificación de la temperatura
de funcionamiento a nivel de placa placa de servidor SDS2 se ha modificado para 0 ° C a 45 ° C, y la especificación de
tolerancia fuente de alimentación para el carril de 3,3 V se ha modificado para ± 3%. La placa de servidor SDS2 pasa
bordo temperatura nivel y pruebas margen de voltaje realizado de acuerdo con estas especificaciones modificadas.
Implicación: el entorno operativo de la placa de servidor SDS2 debe mantenerse dentro de las especificaciones de temperatura de
funcionamiento a nivel de placa modificada de 0 ° C a 45 ° C y la potencia modificado especificación de tolerancia de
suministro de ± 3% para el carril de 3.3V. La especificación de tolerancia fuente de alimentación para los raíles de reserva
de 5V, 12V, y 5V es todavía
± 5%. La especificación de temperatura de funcionamiento a nivel de sistema de la SDS2 servidor Intel® integrado en
el procesador Intel® SC5100 chasis de servidor sigue siendo 0 ° C a 35 ° C. El Intel SC5100 chasis de servidor sistema
de refrigeración es capaz de mantener una temperatura a nivel de tarjeta SDS2 por debajo de 45 ° C en un 35 ° sistema
C de temperatura ambiente.
Solución: Ninguna.
Estado: Fijar. Intel ha identificado una solución para este problema, que será incorporado en la placa de servidor
SDS2 FAB 5.
20. Recomendación para la instalación de goma parachoques SDS2
Problema: Un tope de goma se incluye con el SDS2 servidor Intel®. Intel recomienda instalar esta pegatina en
el chasis antes de integrar la placa en el chasis, con el fin de mejorar la tolerancia de la junta a las
vibraciones que pueden producirse durante el transporte del producto sistema integrado.
revisión 1.2 117


Implicación: Si va a instalar el SDS2 servidor Intel en el chasis de servidor Intel SC5100, Intel recomienda instalar el
tope de goma incluido con la placa de servidor. Si va a instalar el SDS2 servidor Intel en un chasis que
no sea el de Intel SC5100 chasis de servidor, comparar la altura del parachoques de goma a la altura
chassi enfrentamiento. Si la defensa es la misma altura que los separadores en el chasis, instalar el
tope de goma incluido con la placa de servidor SDS2. Si el suport no es la misma altura, procurar un
parachoques que coincida con la altura de los separadores utilizados en su chasis. El tope de goma
debe estar instalado en el chasis de la siguiente manera:
Para el chasis Intel SC5100:
1.Retire el respaldo de uno de los topes de goma incluidos con su chasis.
2.Press el tope de goma firmemente en su lugar aproximadamente ½ pulgada (2 cm) a la derecha del orificio de
chasis de la placa base marcado “9.” Ver ubicación UN abajo.
Por otra chasis:
1.Retire el respaldo de uno de los topes de goma incluidos con su chasis.
2.Localice el enfrentamiento chasis denominado “1” en su chasis.

3. Coloque el tope de goma en un lugar de 6,25 pulgadas (16 cm) hacia la parte delantera del chasis y 7,75
pulgadas (19 cm) hacia el centro del chasis de enfrentamiento 1. Véase ubicación segundo abajo.
4. Pulse el caucho firmemente en su lugar.
118 revisión 1.2


Figura 1. La colocación del tope de goma en el chasis
Solución: Utilizando el tope de goma con la placa de servidor SDS2 es una solución para los problemas que pueden ocurrir
debido a la vibración durante el transporte del producto sistema integrado.
Estado: Sin arreglo.
21. Teclado y ratón no funcionan en Microsoft * Windows * 2000, cuando el legado USB
está activado en la configuración del BIOS
Problema: Cuando la opción Legacy USB Support está ajustado en “Activado” en la configuración del BIOS, un teclado
PS / 2 y el ratón no funcionan bajo Microsoft * Windows * 2000. Esto no se ha visto que ocurra con otros
sistemas operativos.
Implicación: Al activar la opción Legacy USB Support en la configuración del BIOS hará a / 2 para teclado y
ratón PS no funcional en Microsoft * Windows * 2000.
Solución: Deje la opción Legacy USB Support en la configuración del BIOS establecido en “Desactivado”, que es una opción por defecto,
si Microsoft * Windows * 2000 está siendo utilizado.
SDS2 FAB 5.
revisión 1.2 119


22. miscompares datos al utilizar discos duros Seagate modelo ST310215A *

ATA III
Problema: Intel ha inducido miscompares de datos en Sytems SDS2 configurados con un disco duro modelo ST310215A
Seagate * ATA III bajo cargas de trabajo extremas durante las pruebas de validación. Intel ha verfied que otros
modelos de disco duro no se ven afectados por este problema.
Implicación: El disco duro Seagate modelo ST310215A * ATA III instalado en el servidor Intel® SDS2 no está en
una configuración compatible y no debe ser implementado en un entorno de producción.
Solución: Ninguna.
SDS2 FAB 5.
23. Bota para dar servicio a la partición por módem falla
Problema: Cuando se utiliza la función de control de la plataforma directa (DPC) de v software de Intel Server Control (ISC). 3.5.2
para arrancar una placa de servidor SDS2 a la partición de servicio a través de módem, la placa de servidor se bloquea
durante la carga ROM-DOS.
Implicación: La función DPC de software de ISC v. 3.5.2 no se puede utilizar para arrancar de forma remota la placa de servidor SDS2 a
la partición de servicio a través del módem.
Solución: Ninguna.
Estado: Fijo. SDS2 BIOS Producción Release 2.6, Build 49 y versiones posteriores incluyen una solución para este problema.
24. secundarios Referencias IDE Añadido a la documentación para FAB 5
Problema: Nueva FAB5 Axxxx-502 tiene el segundo IDE activado (ATA 100) conector.
Implicación: Los usuarios ahora tienen segundo canal IDE para su uso en configuraciones de sistemas
Solución: Ninguna
Estado: Fija con el lanzamiento de FAB5 SDS2 severboard en octubre de 2002.
25. Potencial Mylex AcceleRAID 352 tarjeta de adaptador de interferencia mecánica en la

ranura PCI 6.
120 revisión 1.2


Problema: interferencia mecánica entre el Myelex instalado módulo de memoria (DIMM) y el conector SCSI a
bordo se produce si un cable SCSI Ended ancha o Singled está instalado en SCSI A o B conector
incrustado. conectores de cable SCSI LVD no INTERFER.
Implicación: interferencia mecánica puede dañar el conector del módulo de memoria Mylex y DIMM cuando los Mylex AcceleRADI
352 ins tarjeta adaptadora completamente insertados en conector de ranura PCI 6.
Solución: Asegurar el conector del cable SCSI correcta si se utiliza un cable están instalados en los conectores
SCSI a bordo en SCSI A o B.
Estado: No se reparara.
26. CD de arranque no arranca si está insertada durante la exploración ROM OPCIÓN
Problema: Durante la POST, mientras que la exploración de la ROM de opción para los dispositivos de a bordo (OB) y añadir en
los adaptadores PCI está en proceso, si un CD-ROM de arranque se inserta en él para CD-ROM, el sistema no
intentará arrancar desde el CD ROM. Se hizo un intento para arrancar el disquete y luego el sistema operativo en el
disco duro arranca. No se hizo ningún intento de arrancar en el CD-ROM de arranque.
Implicación: CD-ROM de arranque debe insertarse antes de la POST comienza o se reinicia el sistema.
Solución: Restablecimiento del sistema después de que se inserta CD-ROM.
27. Intercambio de arranque de CD-ROM no sea de arranque durante la POST causas colgar en el
arranque.
Problema: Desarrollado en el sistema con un CD de arranque Win2k AS en la unidad de CDROM. Tan pronto como el BIOS
comenzó a POST tarjetas de expansión con la ROM de opción de CD de arranque fue expulsado y se inserta un
CD no es de arranque. Cuando el sistema ha completado la POST y trató de arrancar, la unidad de disquete
mostró un intento de acceso. Entonces, el sistema ahorcado con un cursor parpadeante en un fondo negro. El
orden de inicio se estableció con 1) Floppy 2) CD-ROM 3) del disco duro.
Solución: Restablecer el sistema. BIOS no repite el análisis de estado de los dispositivos de arranque tras la finalización de la
POST.
revisión 1.2 121


28. OB P100 NIC no se muestran en la POST pero el disparo de arranque PXE y aparecen en el menú de
arranque
Problema: A bordo NIC no se muestran durante el post pero no aparecerá en el menú del dispositivo de inicio. Estos controladores también
intentarán hacer un arranque PXE si no se encuentran en otros dispositivos de arranque.
Implicación: No todos los dispositivos de inicio que aparecen durante la POST cuando se activa la pantalla de diagnóstico.
Solución: Ninguna. Esto es por diseño. El BIOS del sistema construye la ROM opcional controlador de red de a
bordo con una opción que siempre hace que el OpROM “tranquila”. Por lo tanto, no muestra mensajes
de texto y no permitiendo la opción CTRL-S.
29. Dodson: Adaptec 39160 en las ranuras 5 y 6 causas de error de expansión ROM
Problema: Agregar a Adaptec 39160 Ultra controlador 160 instaladas en las ranuras 5 y 6 provoca un error ROM de expansión después
de la POST último sistema. No hay otros adaptadores están presentes.
Implicación: Error mensaje: Expansion ROM no inicializado - controlador de almacenamiento masivo PCI en la ranura 06. Bus: 02,
dispositivo: 09, función: 01
Solución: Opción imagen ROM único de Adaptec requiere un 'maestro' control de canal que se establece mediante el
<Ctrl-A> Seleccionar SCSI utilidad. Cada canal carga la ROM de opción, determina si es el canal 'maestro', y si no
se descargue completamente. Si es el 'maestro', se procede a escanear todos los dispositivos y la lista de todas
las unidades posibles. Sólo un canal hace esto de exploración, pero todos los canales de cargar el ROM de opción
inicialmente si la ROM de opción está habilitada en la ranura.
El error viene desde el segundo canal de la Adaptec 39160, a pesar de que el primer canal ya ha
completado el 'maestro' escanear. La razón por la que sólo está ocurriendo en las ranuras 5 y 6 y cuando
las ROM opcionales NIC son todos cargados es porque es cuando el espacio Opción ROM disponible es
mínimo. La ROM opcional de NIC son pequeñas, pero al parecer produce suficiente diferencia. El CODEC
7899 cargas Opción ROM después de Slots 1-4, pero antes de las ranuras 5 y 6.
La solución a este problema es permitir que el canal B de la ASC39160 como el canal de 'maestro'. Cuando se hace
esto, el canal A se carga la ROM opcional, ve que no es el 'maestro', y se descarga. Entonces canal B carga la ROM
de opción, hace el análisis completo de todos los dispositivos, y permanece en la memoria. En este punto no se
encuentran otros canales, por lo que ningún otro error dispositivos. La clave aquí es que el canal de Adaptec
disponibles ÚLTIMO debe aparecer como el Maestro - por desgracia, esto es opuesta a su defecto - los valores
predeterminados: el primer canal disponible.
122 revisión 1.2


30. No se puede cambiar la configuración del BIOS Opciones del IDE Con <Enter>
Problema: En SETUP, al intentar cambiar cualquier opción en el controlador IDE sub-menú primaria / secundaria,
uno debe utilizar la barra de espacio. La tecla enter no funciona. El TPS no menciona tener que
utilizar la barra espaciadora para cambiar las opciones.
Implicación: Posible confusión sobre cómo seleccionar las opciones en el menú de configuración del BIOS IDE secundario.
Solución: Ninguna.
31. Espera mínimo tiempo entre el apagado y encendido a través del botón del panel frontal de
alimentación es de un segundo.
Problema: el tiempo mínimo de espera entre la alimentación y el poder sobre el uso del botón de alimentación del panel frontal en el
chasis SC5100 no está documentada.
Implicación: Sistema no responderá al botón de encendido hasta que haya transcurrido un segundo.
Solución: Espere más de un segundo cuando el ciclismo la alimentación de CA a través del panel frontal
botón de encendido.
32. No es posible arrancar Netware 6.0 (NW6) desde el CD ROM con Adaptec 2100S adaptador en la
ranura 6.
Problema: No se puede instalar o de arranque para NW6 desde el CD Rom con SCSI de Adaptec 2100S adaptador instalado en la
ranura 6. NW6 requiere controladores actualizados SP1 para ser instalados.
Implicación: El sistema se bloquea y no se puede cargar completamente los conductores. No puede arrancar a SSU disquete si el CD NW6 está
instalado en la unidad de CD-ROM.
Solución: metodología de instalación recomendada es instalar desde el CD de NetWare 6 SP1 superposición. Este
CD se instala NetWare 6 con todas las revisiones de SP1 ya incorporadas.
El CD Overlay Service Pack 1 está disponible de

http://support.novell.com/filefinder/13659/index.html
revisión 1.2 123


Como alternativa, los controladores actualizados pueden instalar usando el siguiente procedimiento para instalar NW6. .
a) Arranque en DOS y fdisk / formato de la partición C:.
b) Boot a C: conducir y cargar loddvc.com y cdex desde allí:
"Loddvc aoatapi.sys / D: cdr0m001 cdex.exe

/ D: cdr0m001 / L: z"
(Aotapi.sys es lo que el conductor es apropiado para el CD - / L: z requiere lastdrive = z en
config.sys)
c) Copia server.exe de SP1 a la nwupdate.
d) Ejecutar "Install.bat" de la Z: unidad
Estado: Fijo.
33. 3COM * 3C980C-TX NIC hace que Microsoft * Windows * 2000 pantalla azul cuando es mayor
que 4 GB de memoria del sistema está instalado
Problema: Intel ha inducido pantallas azules en Microsoft * Windows * 2000 en Sytems SDS2 configurados con un
3COM * 3C980C-TX NIC con v3.48.0.0 controlador el98xn5.sys, y mayor que 4 GB de memoria del sistema
instalado, bajo cargas de trabajo extremas durante las pruebas de validación de redes . Este problema no se
ve cuando hasta 4 GB de memoria del sistema se instala en el sistema SDS2.
Implicación: Pantallas azules se pueden encontrar en Microsoft * Windows * 2000 cuando se utiliza un 3COM *
3C980C-TX NIC en un sistema SDS2 con más de 4 GB de memoria del sistema instalado.
Solución: Esta cuestión resultados debido a que el 3COM 3C980C-TX NIC no sean soporte físico de los ciclos de
dirección dual (DAC), por lo tanto, la tarjeta de red no es capaz de acceder a direcciones físicas por encima de 4
GB. Debido al impacto en el rendimiento negativo, Intel no recomienda el uso de un adaptador de tarjeta de red
que no es compatible DAC de 64 bits o PCI en un sistema con más de 4 GB de memoria del sistema instalado.
Intel recomienda instalar un máximo de 4 GB de memoria del sistema en el sistema cuando se utiliza el SDS2
3COM * 3C980C-TX NIC.
Este problema no se produce cuando v4.0.0.15 3COM controlador el98xn5.sys, que está disponible en el
Microsoft * Windows.NET * CD-ROM, se utiliza, en lugar de v3.48.0.0 3COM controlador el98xn5.sys. Esta
es otra solución posible para este problema.
Estado: Fijo.
124 revisión 1.2


34. transacciones PCI-Peer-to-peer no son compatibles entre el bus PCI de 64 bits

CIOB controlado y el legado de bus PCI de 32 bits controlado por el puente
norte HE-SL
Problema: transacciones PCI-Peer-to-peer son compatibles entre la CIOB- dos pares controlada, buses de 64 bits, 66
MHz, 3.3V PCI. transacciones PCI-peer-to-peer no son compatibles entre la controlada por CIOB de 64
bits, 66 MHz, el bus PCI 3.3V y el legado de 32 bits, 33 MHz, el bus PCI de 5 V, que es controlada por el
puente norte HE-SL.
Esta información no está documentada oficialmente en hojas de datos ServerWorks o documentos

confidenciales del chipset.
Implicación: transacciones de tarjetas de adaptador PCI entre el bus PCI de 64 bits y el bus PCI de 32 bits se producirá un error.
Solución: Peer-to-peer transacciones PCI deben utilizar los buses de 64 bits controlados por el CIOB.
35. SDS2 ranura PCI niveles actuales soportados por el carril 5V
Problema: La tarjeta de servidor SDS2 es capaz de soportar un total máximo de 21 amperios en el riel de 5V a las seis
ranuras PCI en la placa de servidor.
Implicación: La placa de servidor SDS2 puede soportar un total máximo de 21 amperios en el riel de 5V a las seis ranuras PCI en
la placa de servidor. Integradores deben tenerlo en cuenta al seleccionar configuraciones de tarjetas PCI para su uso
en la placa de servidor SDS2.
Solución: Seleccione las tarjetas PCI que utilizan una combinación de 3,3 V y la tensión de 5 V con el fin de reducir al mínimo la
corriente utilizada por las tarjetas PCI en el riel de 5V.
36. OB P100 NIC no se muestran en la POST pero el disparo de arranque PXE y aparecen en el menú de
arranque
Problema: A bordo NIC no se muestran durante el post pero no aparecerá en el menú del dispositivo de inicio. Estos controladores también
intentarán hacer un arranque PXE si no se encuentran en otros dispositivos de arranque.
Implicación: No todos los dispositivos de inicio que aparecen durante la POST cuando se activa la pantalla de diagnóstico.
Solución: Ninguna. Esto es por diseño. El BIOS del sistema construye la ROM opcional controlador de red de a bordo con
una opción que siempre hace que el OpROM “tranquila”. Eso
revisión 1.2 125


por lo tanto, no se muestra ningún mensaje de texto y no permitiendo la opción CTRL-S.
126 revisión 1.2


De servidor Intel® SDS2 Glosario
Glosario
Este apéndice contiene términos importantes que se utilizan en los capítulos anteriores. Para facilidad de uso, las entradas numéricas se
enumeran primero (por ejemplo, “82460GX”) con las entradas de alfa siguiente (por ejemplo, “AGP 4x”). se introducen a continuación, siglas en
su respectivo lugar, con los no-siglas siguiente.
Término Definición
ACPI Configuración avanzada e interfaz de energía
ASIC Circuito Integrado de Aplicacion Especifica
BIOS Basic Input Output System
BIST Una función de auto-test
BMC Controlador de administración de la placa
Puente Circuitos de conexión de un bus de ordenador a otro, permitiendo que un agente en una para acceder a la otra.
Byte la cantidad de 8 bits.
BYO Construye tu propio
CIOB PCI cubo 64 bits
CMOS En términos de esta especificación, esto describe la región compatible PC-AT de la batería de respaldo 128 bytes de memoria,
que normalmente reside en el zócalo.
CSB5 Legado I / O hub controlador
EEPROM Eléctricamente programable y borrable memoria de sólo lectura
EMP Puerto de administración de emergencia
EPS Especificación de producto externa
FRB Fallo de arranque resiliente
FRU unidad reemplazable de campo
GB 1024 MB.
GPIO Propósito General I / O
GTL Gunning Transceiver Logic
HSC controlador de intercambio en caliente
hz Hertz (1 ciclo / segundo)
yo 2 do bus de circuito integrado de Inter
IA Intel ® arquitectura
ICMB Bus de administración de chasis inteligente
IERR Error interno
IPMB Bus de administración de plataforma inteligente
IPMI Interfaz de administración de plataforma inteligente
ITP En-destino de la sonda
KB 1024 bytes.
LAN Red de área local
LPC bajo recuento de pin
LUN número de unidad lógica
MAC El control de acceso a medios
MEGABYTE 1024 KB
Sra milisegundos
revisión 1.2 yo

Glosario De servidor Intel® SDS2
Término Definición
Mux multiplexor
NMI No enmascarable Interrupt
OEM Fabricante Original de Equipo
Ohm Unidad de resistencia eléctrica
P32-A Segmento PCI de 32 bits
P64-B Encuadre de cuerpo entero 64/66 MHz PCI Segmento
P64-C Encuadre de cuerpo entero 64/66 MHz PCI Segmento
PBGA Bola del Pin Grid Array
PCT Prueba de confianza de la plataforma
PLD dispositivo lógico programable
PMI interrupción de administración de plataforma
ENVIAR Poder en la auto prueba
RAM Memoria de acceso aleatorio
ROM Memoria de sólo lectura
RTC Reloj en tiempo real. Componente de la viruta periférica ICH en la placa base.
SDRAM Síncrona RAM dinámica
SEEPROM Serial borrable eléctricamente de sólo lectura programable SEL memoria
registro de eventos del sistema
SM Management Server
SMI interrumpir la administración de servidores. SMI es la más alta prioridad de interrupción no enmascarable.
SMM el modo de administración de servidores.
SMS software de gestión de servidores
SNMP Protocolo Simple de Manejo de Red.
TBD Por definir
UART receptor asíncrono universal y del transmisor
USB Universal Serial Bus
II revisión 1.2

De servidor Intel® SDS2 Referencia Documentos
Documentos de referencia
Consulte los siguientes documentos para obtener información adicional:
Consulte los siguientes documentos para obtener información adicional:
• Coppermine-T Hoja de Procesador de Datos Rev 1.0, FM-2051
• Tualatin procesador eléctrico, mecánico, y la Especificación térmica Rev 0.9, FM-2024
• Tualatin procesador de doble plataforma de diseño Guía Rev 1.0, OR2660
• ServerWorks Campeón North Bridge 2.0 HE Versión 1.8
• ServerWorks Campeón North Bridge 2.0 HE SuperLite Versión 1.2
• ServerWorks Campeón IO Puente versión 1.6
• ServerWorks Campeón del sur del puente Versión 1.5
• La especificación de bus local PCI revisión 2.2
• Especificación USB, Revisión 1.0
• Adaptec AIC-7902 PCI Bus Master de dos canales Ultra320 SCSI Controller Hoja de datos, preliminares
• ATI RAGE XL Especificaciones del controlador de gráficos, Manual de referencia técnica, Rev 2.01
• VRM 8,5 convertidor DC-DC Especificación
• Intel • 82550 Hoja de datos del controlador PCI Fast Ethernet
• Interfaz de administración de plataforma inteligente (IPMI) Especificación
• SDS2 administración de la placa del controlador externo Especificaciones del producto Ap 0,81, Ref. NO. 10282
revisión 1.2 III


Índice De servidor Intel® SDS2
Índice
1 segundo
1.25V, 39 Temperatura de la placa base, 40
12V, 39 Códigos de sonido, 6, 35, 45, 50
- 12V, 39 Códigos de sonido, 44 BIOS, 45, 46,
47, 48 componentes del BIOS, 34

2 BIOS definida, 34 características del
BIOS, 34 de BIOS flash, aplicación 34

2,5 V niveles lógicos, 68
BIOS, 34
2.5V, 39
29LV008B, 3, 20
2 vías SDRAM intercalada, 6, 9
BIOS LCD comando, 37 configuración
del BIOS, 34, 90
3
3.3 V niveles lógicos, 68

do
3.3v de espera, 39
Las marcas de certificación, 101 de estructuras
3.3VI, 39
de memoria encadenada, 15 intrusión en el
chasis, 27, 38 de chasis de detección de
5
intrusos, la cabecera 84 intrusión en el chasis,
5V, 39
86 de selección de chip, 11, 12 falla chipset, 38
CIOB20, 2, 4, 8, 9, 11, 12, 31 , 38 CIOB20 I / O
8
Puente, 2, 11, 12 CMOS, 45, 46, 66 CMOS
82550, 2, 11, 12, 15, 16 claro, 65 CMOS claro, 89, 90 CMOS claro
82550PM, 9, 20 puente, 51, mapa 65 CMOS, modificación 65
8259, 16 82C59, CMOS, 51 CN49, 89, 90 , 91 CN50, 86, 89, 90
17, 20 CNB2.0HE-SL, 38 CNB20, 2 CNB20HE-SL, 8, 9
registros de configuración, 14, 16, 20 Controller,
UN 45 CPU Fan 1, 41 CPU Fan 2, 41 ventiladores
de CPU, 3
Un convertidor A / D, 38 modo de CA
enlace, registros de control 33 ACPI, 8
terminadores activos, 14 ADM1026, 27, 31,
84 menú avanzado, 51, 54, el medio
ambiente de señalización 57 AGTL, módulo
terminador 4 AGTL, 4 AIC-7899W, 3 , 10,
13, 14 Alert on LAN, 15
canales de medición analógicos, 27 Eventos

ASF Progreso, 43 de apoyo negociación
CSB5, 2, 3, 8, 9, 10, 11, 12, 16, 17, 18, 20, 21, 22,
automática, 15 conectores de señal auxiliar, 72
30, 32, 68
CSB5 Puente Sur, 2, 11, 12
especificaciones actuales, 93
IV revisión 1.2

re Gráficos Controller, 2
Los canales de datos, 21 de

H
transferencia de datos, 8 ID
de dispositivo, 11, 12 DIMM, restablecimiento completo, 30 Hecetas, HE-27
42 SL Puente CNB20 Norte, 2 HE-SL registros de
zócalos DIMM, 2, 6 modo memoria, interfaz de bus de host 8, 4 controlador
DMA, 17 DP8473, 19 de host, 21
mi
yo
Errata Tabla resumen, 103 manejo de
errores, 34, el registro 35 Error, 35 I / O APIC, 17, 20, 21 I puente /
pasadores de error, 32 O, 8, 10 I / O Puente, 8, 10, 31

bus I / O, 11 I / O núcleo
bloque de parámetros ESCD, 65 de subsistema, 8 I 2 C * bus, 8 botón
registro de eventos, 39 ID, 33 ID LED, 33, canales 75
Evento, Gatillo, 37 Salir del IDE, 16, 80 controlador IDE, 8
menú, 51, 54, 64 señal IDSEL, 11, 12 de interfaz

imbus, 9, 10 Instalación, 47
F logo Intel, 66 controlador de

interrupción, 45 ISA, 47
conectores de ventilador, 84
Fan medición de la velocidad, 27

tacómetros Ventilador, 27 controlador
IDE rápida, 16 Fault arranque Resilient,
29 Flash ROM, Flash ROM 34, 65, 66
conector Floppy, 3, 81, factor de 85
Form, 2
Conector del panel frontal, 3, 86 de teclado y el ratón, 18, 19, 83 Barra de
restablecimiento del panel frontal, 45 comandos del teclado, 51, 52
frontal Temperatura Panel, 40 Soporte
completo duplex, 15 L
Language, 54, 66 indicadores LED, 75 de soporte

GRAMO Legacy, 2 de carga de velocidad de respuesta, 95
propósito general de E / S, 16 Lógica de legado de baja velocidad I / O, 8 bus LPC, 2, 8, 16
propósito general de E / S, 27 Generador ID, 35 LVDS SCSI canal 1 terminador, canal2 SCSI 40 LVDS
terminador 1, 40
Obtener SDR Tiempo comando, 43

Obtener SEL Tiempo comando, 43 pin
GPI, 17
GPIO, 8, 11, 17, 18 pines
GPIO, 8 GPO pin, 17 METRO
Menú Principal, 51, 52, 54 de la

Tarjetas de Video, 2, 9, 14 del memoria, la capacidad 39 de
acelerador de gráficos, 11 memoria, 2, 6
revisión 1.2 II

De servidor Intel® SDS2 Índice
requisitos de configuración de memoria, controlador de Plug-n-play Gestor de configuración automática, de 51 años
memoria 6, 2, 4, 6, 8 intercalado de la memoria, de tarjeta-80h Puerto, 44 POST, 45 códigos POST, 44 Error de la
fregado 6 Memoria, 6, 9 MIRQ #, 32 POST, los códigos de error 39 de la POST, 43, 49 rutinas de POST,
51 postal, el conector 44 de energía, 72, 86 consumtion de Potencia ,
92 botones de control de potencia, 75 estado de alimentación,
Falta el módulo de la CPU, 41 MPS, conexión de suministro de energía 39, 72 de alimentación Unidad
57 Reduncancy, 39 post
la detección de errores de múltiples bits, 6
errores múltiple bits, 4
norte
N_KBD_PINITL, 30
N_PWRGD + 00, 30
N_RST_BMCRST_L, 28, 30
N_RST_P6_PWRGOOD, 30
Ver POST, 45 secuencia de
N844077, 19
restablecimiento del encendido, 30 Proc 1
Tarjeta de red, 2, 11 conector NIC, 85
Status, 42 Proc 1 Temp, 40 Proc 2 Status, 42
NMI, 39
Proc 2 Temp, 40 Procesador fracaso BIST,
cadena de ID 38 del producto, el diodo 34 de

North Bridge, 2, 4, 8, 9, 11, 31
protección, 14
NVRAM, 65
modificación de la NVRAM, archivo 51
NVRAM.LST, 65
O
Q
logo OEM, 57, 66
Quiet Boot Logo, 65
PAG
R
P32-A, 2, 9, 11, 12, 19, 20 P64-B, 2, 10, 11, 12,
RAGE XL, 2, 9, 11, 12, 14, 20, 78 RAIDIOS, 14
13, 19, 20, 68 P64-C, 3, 10, 11, 12, 13, 19, 20,
reloj de tiempo real, 19, 43 Recovey disquetes,
68 de puerto paralelo, 18, 19, 83, 85
66 etiquetas normativas, 99 Restablecer
configuración de contraseña, 65 PC87417, 18,
configuración de datos, 65 de fusible reajustable,
segmentos de bus 31 PCI, maestros 11 PCI, 12,
14
13 PDB temp, 40 PERR #, 32, 37, 76, 77
Phlash, 34
S0, 17, 33
utilidad PHLASH, 65, 66 Seguridad S1, 17, 33
Física ViolationI, 39 Modo PIO, 17 S4, 17, 33
PLATCBLU.BIN, 65 PLATCXLU.BIN, S5, 17, 33
65, 66 PLATCXLX.BIN, 65 requisitos de la norma de seguridad, 99 Dispersión
PLATCXXX.BIN, 65 plataforma de / mecanismo de reunir, 17 SCSI BIOS, 65
seguridad VioIation, 39 conectores SCSI, 78, 85 controlador SCSI, 3, 10,
11, 14, 18, 65
revisión 1.2
III

Controlador SCSI, 13, 68 conectores Medición de la temperatura, 27 tensión de

SDRAM DIMM, 73 de seguridad, 51, 54 terminación, 14, 27 módulo Terminator, 5
procesador, 45, 46 SEL Log Sensores, 38 requisitos de temporización, 93
Evento sensor, 37 Fallo del T

sensor, 43 Sensor, procesador,
Ultra DMA 66, 16 de modo Ultra DMA,
45, 46 puertos serie, 3, 18, 19, 82
17 Ultra160, 2, 3, 10, 14 Ultra160 SCSI,
IRQ serializados, 21 SERIRQ, 21
2 errores incorregibles, 38 de bus serie
universal, 46 USB, el conector 46 de
USB, 17, 80, interfaz del conector 85 de
SERR #, 32, 37, 76, 77 USB, el controlador 17 USB , 8, 16, 17
ServerSet * III HE-SL chipset, 2 de interfaz USB, 16 puertos USB, 3,
Establecer NMI Fuente comando, 37
binario 80 de usuario, 35, 65, 66, 67
Ajuste SEL Tiempo comando, 43 utilidad de
configuración, 51 Utilidad de configuración,
65
navegación utilidad de configuración, 52
utilidad de configuración, el entrar, 52
Shadow, 45, 46, 47
de corrección de errores de un solo bit, 6 V

errores de un bit, 4, 17, 32 dispositivo
Vbat, 40 VID, 6, 27 BIOS de vídeo, 65
esclavo, 21 SMI, 35, 38
interfaz de conector Video, 78 Controlador
de vídeo, 2, 11, 12 memoria de vídeo, 14,
controlador SMI, 35, 37 SMI Timeout, 42 Socket
78 de vídeo SDRAM, 14 de distribución de
370 FCPGA2, 2 Socket370, 2, 4 Restablecimiento
voltaje, 70 de generación de tensión, 70 de
de software, ID 30 Software, 35 Puente del Sur, 8,
identificación de voltaje, 6 Regulador de
9, 32 de comienzo de trama, 21 marco de tope, 21
voltaje Módulo , 6 reguladores de voltaje,
de Super controlador I / O, 3 relojes síncronos,
70, 102 especificaciones de voltaje, 93
errores 68 del sistema, 32, 35 Sistema de 7Ah
VRM, 6 VRM1, 40 VRM2, 40
Evento, 42 Sistema de registro de eventos, 38, 49
Sistema de registro de eventos completo, 38
Sistema de registro de eventos de marca de
tiempo, flash 43 del sistema, la utilidad de
configuración 34 del sistema, la temperatura 34
del sistema, 27 monitor de los sistemas ASIC, 27
Watchdogl, 39
X-Bus, 3
T Z
Tacómetro del ventilador, 41
Cero Raid Canal, 14, 105
revisión 1.2 IV

De servidor Intel® SDS2 Índice
controlador RAID Zero-canal, 14
revisión 1.2
V

Manual en Español Sds2.en - Es

Caricato da

Informazioni sul documento

Titolo originale

Copyright

Formati disponibili

Condividi questo documento

Condividi o incorpora il documento

Opzioni di condivisione

Hai trovato utile questo documento?

Questo contenuto è inappropriato?

Copyright:

Formati disponibili

Manual en Español Sds2.en - Es

Caricato da

Copyright:

Formati disponibili

De servidor Intel® SDS2

Especificación técnica del producto

Número de pedido: A85874-002

2 de diciembre de, de 2002

Empresa Plataformas y Servicios de Marketing

Más manuales de usuario en ManualsBase.com

Fecha Número de modificaciones

Más manuales de usuario en ManualsBase.com

* Otras marcas y nombres pueden ser reclamados como propiedad de otros.

Copyright © 2002 Intel Corporation.

revisión 1.2 iii

Más manuales de usuario en ManualsBase.com

1. Introducción ................................................. .................................................. .......................... 1

2. Arquitectura ................................................. .................................................. .......................... 2

3. Procesador y chipset ............................................... .................................................. ......... 4

3.1 Procesadores ................................................. .................................................. ...................... 4

3.1.1 Procesador de tensión del módulo regulador (VRM) ........................................... ..................... 6

3.2 Subsistema de memoria ................................................ .................................................. .......... 6

3.2.1 Configuración de la memoria ................................................ .................................................. 0.6

3.2.2 I 2 C Bus ................................................ .................................................. ........................ 8

3.3 Chipset ................................................. .................................................. ............................. 8

3.3.1 CNB20HE-SL Campeón North Bridge ............................................ ............................. 9

3.3.2 CIOB20 Campeón de E / S Puente ............................................ ........................................ 10

3.3.3 CSB5 Puente Sur ............................................... .................................................. .... 10

4. I / O Subsistema .............................................. .................................................. ........................ 11

4.1 PCI Subsistema ................................................ .................................................. ............... 11

4.1.1 32 bits, 33 MHz PCI Subsistema ......................................... ......................................... 11

4.1.2 64 bits, 66 MHz PCI Subsistema ......................................... ......................................... 12

4.2 Ultra 160 SCSI ................................................ .................................................. ................. 14

4.3 Controlador de vídeo ................................................ .................................................. .............. 14

4.3.1 Modos de vídeo ................................................ .................................................. .............. 14

4.4 Controlador de Interfaz de Red (NIC) ............................................ ........................................15

4.4.1 Conector del NIC y el LED de estado ............................................. ...................................dieciséis

4.5.1 Interfaz de bus PCI ............................................... .................................................. .......dieciséis

4.5.2 PCI Bus Master IDE interfaz ............................................. ........................................dieciséis

4.5.3 Interfaz USB................................................ .................................................. ............ 17

4.5.4 Compatibilidad control de interrupción ............................................... ...................................... 17

4.5.5 APIC ................................................. .................................................. ......................... 17

4.5.6 Administración de energía ................................................ .................................................. ..17

4.5.7 General de Entrada y Salida Propósito pernos ............................................ ......................... 17

4.6 Componentes de soporte chipset ............................................... ........................................... 18

4.6.1 Super I / O .............................................. .................................................. ..................... 18

Más manuales de usuario en ManualsBase.com

4.6.2 Flash BIOS ................................................ .................................................. ................ 20

4.7 Direccionamiento de las interrupciones ................................................ .................................................. ............. 20

4.7.1 Legado direccionamiento de las interrupciones ............................................... .............................................. 20

4.7.2 APIC direccionamiento de las interrupciones ............................................... ................................................. 21

4.7.3 IRQ serie ............................................... ................................................ 21

4.7.4 Analizar en busca de IRQ PCIIRQ .............................................. .................................................. ..21

5. Servidor de gestión ................................................ .................................................. ........... 25

5.1 Sahalee Controlador de administración de la placa .............................................. ..................... 27

5.1.1 Fallo arranque Resilient ............................................... ................................................. 29

5.2 System Reset control ............................................... .................................................. ..... 30

5.2.1 De reinicio de .............................................. .................................................. .......... 30

5.2.2 Hard Reset ................................................ .................................................. ................ 30

5.2.3 Reinicio suave ................................................ .................................................. ................. 30

5.3 Los autobuses inteligentes de administración de plataforma .............................................. ............................. 30

5.4 Error al reportar................................................ .................................................. ............... 32

5.4.1 Fuentes de error y tipos .............................................. ............................................. 32

5.4.2 Los errores de bus PCI ............................................... .................................................. ........... 32

5.4.3 Intel® Pentium® III Errores procesador de barra de .......................................... ........................ 32

5.4.4 Los errores de memoria de bus ............................................... .................................................. .... 33

5.4.5 ID LED ................................................ .................................................. ....................... 33