Universidad de Pamplona

Pamplona - Norte de Santander - Colombia

Tels: (7) 5685303 - 5685304 - 5685305 - Fax: 5682750 - www.unipamplona.edu.co

CIRCUITO LÓGICO CON REGISTRO A LA DERECHA USANDO

FLIP FLOP (0101)

Autor: Camargo Pacheco Jesús Andrés 1

1 Ingeniero eléctrico en formación

Ingeniería Eléctrica, Facultad de Ingenierías y Arquitectura
Universidad de Pamplona
jacp_3008@hotmail.com
Resumen: Para establecer las señales de reloj se usaron 2 compuertas 555
con configuración astable y monoestable, se determinó mediante cálculos los
valores de las resistencias correspondientes a cada configuración para valores
de capacitores y tiempos específicos. Mediante una compuerta AND se
integraron las dos señales de reloj respectivamente, obteniendo una señal que
se asigna al pin CLK de cada Flip Flop y a la entrada (D) del primer Flip Flip,
que corresponde al bit más significativo del número binario, para esta práctica
es de (0101). Debido a que el flip flop cuenta con dos salidas (Q y /Q) se
concluyó que se pueden obtener diferentes combinaciones de números
binarios de cuatro bits para la misma configuración del circuito lógico
modificando únicamente las salidas Q y /Q

Palabras clave: Flip flop, circuito lógico, astable, monoestable, registro

Introducción
En el siguiente trabajo escrito se realizará un informe escrito para el montaje
de un circuito lógico, el cual hace un registro de cuatro bits con desplazamiento
a la derecha mediante el uso de cuatro flip flop (Un bit por cada Flip Flip). El
flip flop almacena un bit en su salida el cual irá a la entrada del siguiente flip
flop, y así consecutivamente. Mediante el uso de LEDs se comprobó el
funcionamiento del circuito que se montó en protoboard y previamente se
realizó una simulación en Proteus.

Formando líderes para la construcción de un 1

nuevo país en paz
 Universidad de Pamplona
Pamplona - Norte de Santander - Colombia
Tels: (7) 5685303 - 5685304 - 5685305 - Fax: 5682750 - www.unipamplona.edu.co

CIRCUITO INTEGRADO 555 Y FLIP FLOP D

Circuito integrado 555

El dispositivo 555 es un circuito integrado muy estable cuya función primordial

es la de producir pulsos de temporización con una gran precisión y que,
además, puede funcionar como oscilador. [1]

Sus características más destacables son:

 Temporización desde microsegundos hasta horas.

 Modos de funcionamiento:
o Monoestable.
o Astable.
 Aplicaciones:
o Temporizador.
o Oscilador.
o Divisor de frecuencia.
o Modulador de frecuencia.
o Generador de señales triangulares

Funcionamiento monoestable

Cuando la señal de disparo está a nivel alto (ej. 5V con Vcc 5V) la salida se
mantiene a nivel bajo (0V), que es el estado de reposo. [1]

Una vez se produce el flanco descendente de la señal de disparo y se pasa

por el valor de disparo, la salida se mantiene a nivel alto (Vcc) hasta
transcurrido el tiempo determinado por la ecuación: [1]

𝑇 = 1.1 ∗ 𝑅𝑎 ∗ 𝐶 (1)

Fig 1. Configuración monoestable del circuito integrado 555 [1]

Funcionamiento astable

La señal cuadrada tendrá como valor alto Vcc (aproximadamente) y como

valor bajo 0V. Si se desea ajustar el tiempo que está a nivel alto y bajo se
deben aplicar las fórmulas: [1]

Salida a nivel alto:

Formando líderes para la construcción de un 2

nuevo país en paz
 Universidad de Pamplona
Pamplona - Norte de Santander - Colombia
Tels: (7) 5685303 - 5685304 - 5685305 - Fax: 5682750 - www.unipamplona.edu.co

𝑇1 = 0.693 ∗ (𝑅𝑎 + 𝑅𝑏) ∗ 𝐶 (2)

Salida a nivel bajo:

𝑇2 = 0.693 ∗ 𝑅𝑏 ∗ 𝐶 (3)

Fig 2. Configuración astable del circuito integrado 555 [1]

El flip-flop D

El flip flop es el nombre común que se le da a los dispositivos de dos estados

(biestables), que sirven como memoria básica para las operaciones de lógica
secuencial. [2]
El flip-flop D es uno de los FF más sencillos. Su función es dejar pasar lo que
entra por D, a la salida Q, después de un pulso del reloj. [2]

Fig 3. Esquema eléctrico del flip flop D [2]

ANÁLISIS Y SIMULACIÓN
configuración monoestable

Para la configuración monoestable se estableció un tiempo de 60 segundos y

capacitor de 10µF. De la ecuación (1) tenemos que:

𝑇 = 1.1 ∗ 𝑅𝑎 ∗ 𝐶

𝑅𝑎 = 𝑇/ 1.1 ∗ 𝐶

Formando líderes para la construcción de un 3

nuevo país en paz
 Universidad de Pamplona
Pamplona - Norte de Santander - Colombia
Tels: (7) 5685303 - 5685304 - 5685305 - Fax: 5682750 - www.unipamplona.edu.co

𝑅𝑎 = 60/ 1.1 ∗ 10µF

𝑅𝑎 = 5.45𝑀Ω

Configuración astable

Para la configuración monoestable se estableció un tiempo en nivel alto de 0.4

segundos, un tiempo en nivel bajo de 0.35 segundos y capacitor de 10µF. De
la ecuación (2) y (3) tenemos que:

Salida a nivel alto:

𝑇1 = 0.693 ∗ (𝑅𝑎 + 𝑅𝑏) ∗ 𝐶

(𝑅𝑎 + 𝑅𝑏) = 𝑇1/0.693 ∗ 𝐶

(𝑅𝑎 + 𝑅𝑏) = 0.4/0.693 ∗ 10µF

(𝑅𝑎 + 𝑅𝑏) = 57.72𝐾Ω

Salida a nivel bajo:

𝑇2 = 0.693 ∗ 𝑅𝑏 ∗ 𝐶

𝑅𝑏 = 𝑇2/0.693 ∗ 𝐶

𝑅𝑏 = 0.35/0.693 ∗ 10µF

𝑅𝑏 = 50.50𝐾Ω

Simulación en Proteus

Fig 4. Simulación circuito lógico de registro con desplazamiento a la derecha

Formando líderes para la construcción de un 4

nuevo país en paz
 Universidad de Pamplona
Pamplona - Norte de Santander - Colombia
Tels: (7) 5685303 - 5685304 - 5685305 - Fax: 5682750 - www.unipamplona.edu.co

CONCLUSIONES

El flip flop al tener dos salidas Q y /Q se puede establecer múltiples

combinaciones de números binarios variando únicamente las
salidas. Esto permite que las entradas PRE de los flip flop se
conecten mutuamente de igual forma con las entradas CLR.

El uso de la compuerta lógica AND permite obtener una señal

cuadrada establecida por la configuración astable mientras que la
configuración monoestable se encuentra en nivel alto, cuando esta
se encuentra en nivel bajo no hay señal de reloj y el registro no
existe.

REFERENCIAS

[1] UV, "UV," [En línea]. Available: https://www.uv.es/marinjl/electro/555.htm.

[Último acceso: 17 Mayo 2018].

[2] Ingmecafenix, "Ingmecafenix," [En línea]. Available:

http://www.ingmecafenix.com/electronica/flipflop/. [Último acceso: 17
Mayo 2018].

Formando líderes para la construcción de un 5

nuevo país en paz