1.

Enunciado

Realizar un sistema de recuento de votos que pueda proporcionar un número de votos

afirmativos y negativos, de solamente 6 votantes

​Objetivos

General

● Identificar por medio del contador de votos cual es el funcionamiento de un

sumador completo y los sumadores completos en paralelo
Específicos
● Comparar los resultados obtenidos de los displays con los resultados en
número binario que deberían darse a partir de los sumadores completos
● Identificar como es el funcionamiento del contador de votos ya que
momento de ir sumando los votos que muestra un display se van
descontando al mismo tiempo.
2. Teoría

SUMADOR
Sumador completo en paralelo
Un ​decodificador​ es un circuito lógico combinacional, que convierte un código de entrada binario
de ​N​ bits en ​M​ líneas de salida (​N​ puede ser cualquier entero y ​M​ es un entero menor o
igual a ​2​N​), tales que​ c​ ada línea de salida será ​activada​ para una sola de
las ​combinaciones​ posibles de entrada.

El circuito integrado 7447 o subfamilia (74LS47, 74F47, 74S47, 74HCT47,..) es un circuito integrado
que convierte el código binario de entrada en formato BCD a niveles lógicos que permiten
activar un display de 7 segmentos de ánodo común en donde la posición de cada barra forma
el número decodificado.
Familia TTL

3. Materiales

● 6 interruptores 3 estados
● 2 compuertas HD74LS04P
● 6 compuertas HD74LS283
● 2 compuertas SN74LS47N
● 2 SN74LS47N con su DISPLAY ANODO 7
● 14 resistencias 1k ohmios
4. Diseño Lógico
 5. Conclusiones

A partir del funcionamiento del contador de votos podemos observar que cada sumador
completo puede generar hasta tres votos (3 votos para sí y 3 votos para no) y sus
salidas (acarreo y la sumatoria) se conectan a las entradas de un sumador en
paralelo de dos bits los recogerán el total de tres para cada compuerta 74283, cuyo
resultado se mostrara en el display.

6. Bibliografía

[1]. Dagoberto Rodriguez . (2017). sumadores y restadores . 2017, de ud

Sitioweb:​http://ingenieria1.udistrital.edu.co/udin1/pluginfile.php/12765/
mod_resource/content/2/Sumadores_Restadores.pdf
[2]. ClRueda. (2013). Sumador Paralelo. 2017, de upbbga Sitio web:
http://clrueda.docentes.upbbga.edu.co/web_digitales/Tema_3/sumador.
html
[3]. azul. (2012). decodificadores y codificadores . 2017, de bnct Sitio web:
http://azul2.bnct.ipn.mx/clogicos/codificadores_decodificadores/codifica
dores_decodificadores.htm
[4]. electronica. (2013). teoria y practica. 2017, de electronica Sitio web:
http://electronica-teoriaypractica.com/circuito-7447-ttl/
[5]. Dagoberto Rodriguez . (2017). compuertas logicas . 2017, de UD Sitio web:
http://es.calameo.com/read/0026263710798f289a1b4
[6].​dagoberto rodriguez. (2017). familias ttl. 2017, de udin Sitio web:
http://ingenieria1.udistrital.edu.co/udin1/pluginfile.php/12757/mod_res