Diseño Combinatorio con MSI

Luis Parraguez
Sección de Sistemas Digitales y Control
Departamento de Electricidad
Ingeniería, Anzoátegui, UDO

AD DE O
SID R
ER

I EN
UNIV

TE *
*

A
V

N
E

E Z U E
Contenido
Introducción
Sumador Binario
Hacia la Unidad Aritmético Lógica

Dispositivos MSI
El Decodificador
El Multiplexor
Unidad Lógica
Unidad Aritmético Lógica

Otras Funciones Lógicas

Comparador Binario

Síntesis de la Lógica Combinatoria

Sumador Binario Incompleto (1 bit)
x c
y Sum s
x c
y
x\y 0 1 s
0 0 1
1 1 10 c(x,y ) = Σ (3) = xy
x y c s s(x,y ) = Σ (1, 2)
0 0 0 0
0 1 0 1
= xy + xy
1 0 0 1
= x ⊕y
1 1 1 0
Sumador Binario Completo (1 bit)
x c x
y y c
z
Sum s

x y z c s z
s
0 0 0 0 0
0 0 1 0 1 c = Σ (3, 5, 6, 7)
0 1 0 0 1 = xyz + zy z + xy z + xyz
0 1 1 1 0 = z (xy + xy ) + xy
1 0 0 0 1 = z (x ⊕ y ) + xy
1 0 1 1 0
s = Σ (1, 2, 4, 7)
1 1 0 1 0 = x y z + xy z + xy z + xyz
1 1 1 1 1 = x ⊕y ⊕z
 Sumador Binario de 2 bits
c = Σ (7, 10, 11, 13, 14, 15)
x1 c s = Σ (2, 3, 5, 6, 8, 9, 12, 15)
x0 s1 1
y1 Sum s0
y0 s0 = Σ (1, 3, 4, 6, 9, 11, 12, 14)
x1 x0 y1 y0 c s1 s0 x1 x0 y1 y0 c s1 s0
0 0 0 0 0 0 0 1 0 0 0 0 1 0
0 0 0 1 0 0 1 1 0 0 1 0 1 1
0 0 1 0 0 1 0 1 0 1 0 1 0 0
0 0 1 1 0 1 1 1 0 1 1 1 0 1
0 1 0 0 0 0 1 1 1 0 0 0 1 1
0 1 0 1 0 1 0 1 1 0 1 1 0 0
0 1 1 0 0 1 1 1 1 1 0 1 0 1
0 1 1 1 1 0 0 1 1 1 1 1 1 0
La "explosión" combinatoria
x7 x1x0 y7 y1y0

Sumador

cos7 s2s1s0

Entradas Salidas
x7 x6 ... x0 y7 y6 ... y0 c s7 s6 ... s0
0 0 0 ... 0 0 0 ... 0 0 0 0 ... 0
1 0 0 ... 0 0 0 ... 1 0 0 0 ... 1
... ... ... ... ... ... ... ... ... ... ... ... ... ...
65535 1 1 ... 1 1 1 ... 1 1 1 1 ... 0
El sumador de n bits

11 0 0
1 1 00
+ 1 1 10
11 0 10
xn−1yn−1 x2 y2 x1 y1 x0 y0

Sum Sum Sum Sum ci = 0

co2 co1 co0

co sn−1 s2 s1 s0
Estabilidad del resultado

0 0 0 0 0 0 0 0 0 0 1 0 0 1 1 0 1 1 1 0
0 1 1 1 0 1 1 1 0 1 1 1 0 1 1 1 0 1 1 1
1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1
0 0 0 0 1 1 1 0 1 1 0 0 1 0 0 0 0 0 0 0
0 0 0 0 0 0 0 1 0 0 1 1 0 1 1 1 1 1 1 1
t0 tp 2tp 3tp 4tp

xn−1yn−1 x2 y2 x1 y1 x0 y0

Sum Sum Sum Sum ci = 0

co2 co1 co0

co sn−1 s2 s1 s0
Xor como inversor controlado

Control F
B

Con B F
0 0 0 
B , Con = 0
0 1 1 F=
B , Con = 1
1 0 1
1 1 0
Sumador/Restador
y7 y0
Control

x7 x1x0
m7 mo

Sumador

co f7 f2 f1 f0

Con Función Descr.

0 F = X + Y + 0 Suma
1 F = X + Y + 1 Resta
Unidad Aritmética
Conc1 c0 Función Descripción
000 F = X +Y +0 Suma
101 F = X +Y +1 Resta
10 F = X + 10 s + 0 Decremento
11 F = X + 0 + 1 Incremento
y7 y0

c1
x7 x1x0 M M c0
m7 mo

Sumador

co f7 f2 f1 f0
Diseño del Módulo Modificador
c1 c0 Función Descripción
00 F = X + Y + 0 Suma c1 c0 y M
01 F = X + Y + 1 Resta 0 0 0 0
10 F = X + 10 s + 0 Decremento 0 0 1 1
11 F = X + 0 + 1 Incremento 0 1 0 1
y7 y0 0 1 1 0
1 0 0 1
c1 1 0 1 1
x7 x1x0 M M c0
m7 mo 1 1 0 0
1 1 1 0
Sumador
M = Σ (1, 2, 4, 5)
co f7 f2 f1 f0
 El Decodificador

Decodificador 2 a 4 Dec 2 a 4
m3 S1 O3
O3 S0 O2
O1
m2 O2 E O0
m1 O1
Entradas Salidas
m0 O0 E s1 s0 O3 O2 O1 O0
0 x x z z z z
S1 1 0 0 0 0 0 1
1 0 1 0 0 1 0
S0 1 1 0 0 1 0 0
E 1 1 1 1 0 0 0
Ejemplo

M(c1,c0,y ) = Σ (1, 2, 4, 5)
Dec 3 a 8
O7
O6
O5
c1 S2 O4
c0 S1 O3 M
y S0 O2
O1
Vcc E O0
Ejemplo 2

M(c1,c0,y ) = Σ (1, 2, 4, 5)
Dec 2 a 4
c0 S1 O3
y S0 O2
O1
E O0
Dec 2 a 4 M
S1 O3
S0 O2
O1
c1 E O0
Ejemplo 3
M(c1,c0,y ) = Σ (1, 2, 4, 5)
Dec 1 a 2
y S0 O1
E O0
Dec 1 a 2
S0 O1
E O0
Dec 1 a 2 M
S0 O1
Dec 2 a 4 E O0
c1 S1 O3 Dec 1 a 2
c0 S0 O2
O1 S0 O1
Vcc E O0 E O0
Una visión comercial
M(c1 ,c0 ,y ) = Σ (1, 2, 4, 5)
= m1 + m2 + m4 + m5
= m1 + m2 + m4 + m5
= m1 ∗ m2 ∗ m4 ∗ m5
Vcc 16 7
VCC Y7
3 9
c1 C Y6
10
Vcc
2 1 14
c0 B Y5 A1 VCC
1 11 2 13
y A Y4 B1 D2
6 12 3 12
G1 Y3 NC C2
5 13 4 11
G2b Y2 C1 NC
4 14 5 10
G2a Y1 D1 B2
8 15 6 9
GND Y0 Y1 A2
7 8
GND Y2
74LS138
74LS20
M
El Multiplexor
Mux 4 a 1
I3
I2
I3 I1 Y
I0
I2 Y
E
S1 S0
I1

I0 Entradas
S1 E S1 S0 I3 I2 I1 I0 Y
S0 0 x x x x x x z
E 1 0 0 x x x x I0
1 0 1 x x x x I1
Y = I0 m0 + I1 m1 + I2 m2 + I3 m3 1 1 0 x x x x I2
1 1 1 x x x x I3
Ejemplo

M(c1,c0,y ) = Σ (1, 2, 4, 5)
Vcc Mux 8 a 1
I7
I6
I5
I4
I3
I2 Y M
I1
I0

E
S2 S1 S0

c1c0 y
El Multiplexor Reducido

M(c1,c0,y ) = Σ (1, 2, 4, 5)

Vcc Mux 4 a 1
Io I1 I2 I3 I3
c1 I2
c1 m0 m1 m2 m3 I1 Y M
I0
c1 m4 m5 m6 m7 E
S1 S0
c1 1 c1 0
c0 y
Unidad Lógica
0 * / A \ B ⊕ + ↓ ⇔ B ⇐ A ⇒ ↑ 1
A B F00 F01 F02 F03 F04 F05 F06 F07 F08 F09 F10 F11 F12 F13 F14 F15
0 0 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1
0 1 0 0 0 0 1 1 1 1 0 0 0 0 1 1 1 1
1 0 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1
1 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1
Fi Fn−1 F1 F0
Y Y Y Y
Op3 I3 Op3 I3 I3 I3
Op2 I2 Mux Op2 I2 Mux I2 Mux I2 Mux
Op1 I1 Op1 I1 I1 I1
Op0 I0 Op0 I0
S1 S0
I0
S1 S0
I0
S1 S0
S1 S0

Ai Bi An−1Bn−1 A1B1 A0B0

Unidad Aritmético Lógica

¡Simulación para la casa!

Comparador Binario de un bit
Dec 2 a 4
Comparador 1b a I1 O3
A A>B b I0 O2 A>B
B A<B O1 A<B
E A=B 1 E O0

A=B

E a b > < = ma(a,b)=Σ (2)=ab

0 x x z z z
1 0 0 0 0 1 me(a,b)=Σ (1)=ab
1 0 1 0 1 0
1 1 0 1 0 0
ig(a,b) = Σ (0, 3)
1 0 1 0 0 1 = a b + ab
= a⊕b
Comparador Binario de 2 bits
Comparador 2b
A1
A0 A>B
B1 A<B
B0 A=B
E

a1 a0 b1 b0 > < = a1 a0 b1 b0 > < =

0 0 0 0 0 0 1 1 0 0 0 1 0 0
0 0 0 1 0 1 0 1 0 0 1 1 0 0
0 0 1 0 0 1 0 1 0 1 0 0 0 1
0 0 1 1 0 1 0 1 0 1 1 0 1 0
0 1 0 0 1 0 0 1 1 0 0 1 0 0
0 1 0 1 0 0 1 1 1 0 1 1 0 0
0 1 1 0 0 1 0 1 1 1 0 1 0 0
0 1 1 1 0 1 0 1 1 1 1 0 0 1
Comparador Binario de n bits
==<
A 1 1 0 0
B 1 1 1 0
An−1 An−2 A0
Bn−1 Bn−2 B0
A B A B A B
1 E A=B E A=B E A=B A=B
A>B A<B A>B A<B A>B A<B

A<B

A>B
Comparador Binario de 4 bits (7485)

10 12 13 15 9 11 14 1

A0 A1 A2 A3 B0 B1 B2 B3
2 7
3
IA<B 7485 OA<B
6
IA=B OA=B
4 5
IA>B OA>B

10 12 13 15 9 11 14 1 10 12 13 15 9 11 14 1

A0 A1 A2 A3 B0 B1 B2 B3 A0 A1 A2 A3 B0 B1 B2 B3
2 7 2 7
3
IA<B 7485 OA<B
6 3
IA<B 7485 OA<B
6
IA=B OA=B IA=B OA=B
4 5 4 5
IA>B OA>B IA>B OA>B
Ejemplo de Aplicación

111111
000000
0
111111
100000
0
1
0
1
Bomba

Control
Ref

11
00 Comp(N, R) B V
00
11 A/D
Válvula = 0 0
Sensor de > 0 1
Nivel < 1 0
Síntesis de la Lógica Combinatoria

I Planteamiento del Problema:

I Descripción de Especificaciones.
I Conceptualización:
I Obtención de un Modelo: Ecuaciones algebraicas, Tablas,
Mapas, etc.
I Solución / Simplificación:
I ¿Existe como C.I.?
I ¿Minimizable? (Mapas VK, Método QM, HDL, etc.).
I ¿Mejor implementación? (SSI, MSI, LSI, VLSI, ULSI, PLD,
etc.).
I Simulación / Realización.